CN113540057A - 包括去耦电容器的半导体封装 - Google Patents

包括去耦电容器的半导体封装 Download PDF

Info

Publication number
CN113540057A
CN113540057A CN202010729832.2A CN202010729832A CN113540057A CN 113540057 A CN113540057 A CN 113540057A CN 202010729832 A CN202010729832 A CN 202010729832A CN 113540057 A CN113540057 A CN 113540057A
Authority
CN
China
Prior art keywords
ground
pattern
electrode plate
dummy
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010729832.2A
Other languages
English (en)
Inventor
李在薰
赵亨皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113540057A publication Critical patent/CN113540057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

包括去耦电容器的半导体封装。一种半导体封装包括基板和设置在基板上方的半导体芯片。该基板包括：基层，其包括面向半导体芯片的上表面；上接地电极板，其设置在基层的上表面上方并且被配置为将接地电压传输到半导体芯片；以及虚设电源图案，其设置在上接地电极板中并且具有由上接地电极板围绕并与上接地电极板间隔开的侧表面，并且在虚设电源图案和上接地电极板之间具有绝缘材料。从上接地电极板到半导体芯片的接地电压传输路径与虚设电源图案间隔开。

Description

包括去耦电容器的半导体封装
技术领域
本专利文献涉及半导体封装，更具体地，涉及一种包括去耦电容器的半导体封装。
背景技术
近来，对半导体装置的高速操作和大容量数据处理的需求增加。为此，需要增加同时传输到半导体装置的信号的数量或者信号传输速度。
然而，存在随着半导体装置以更高速操作以及同时传输的信号的数量增加，电源/接地噪声增加的问题。为了解决该问题，目前广泛使用通过添加去耦电容器来使电源/接地供应稳定的方法。
发明内容
在实施方式中，一种半导体封装可包括基板和设置在基板上方的半导体芯片。该基板包括：基层，其包括面向半导体芯片的上表面；上接地电极板，其设置在基层的上表面上方并且被配置为将接地电压传输到半导体芯片；以及虚设电源图案，其设置在上接地电极板中并且具有由上接地电极板围绕并与上接地电极板间隔开的侧表面，并且在虚设电源图案和上接地电极板之间具有绝缘材料。从上接地电极板到半导体芯片的接地电压传输路径与虚设电源图案间隔开。
在另一实施方式中，一种半导体封装可包括基板和设置在基板上方的半导体芯片。该基板包括：基层，其包括面向半导体芯片的上表面；上电源电极板，其设置在基层的上表面上方并且被配置为将电源电压传输到半导体芯片；以及虚设接地图案，其设置在上电源电极板中并且具有由上电源电极板围绕并与上电源电极板间隔开的侧表面，并且在虚设接地图案和上电源电极板之间具有绝缘材料。从上电源电极板到半导体芯片的电源电压传输路径与虚设接地图案间隔开。
附图说明
图1A和图1B是例示了根据本公开的实施方式的半导体封装的基板的上布线层和下布线层的平面图。
图1C是例示了根据本公开的实施方式的半导体封装的半导体芯片的平面图。
图2是参考图1A和图1B的线A-A’截取的横截面图。
图3是参考图1A和图1B的线B-B’截取的横截面图。
图4是参考图1A和图1B的线C-C’截取的横截面图。
图5是参考图1A和图1B的线D-D’截取的横截面图。
图6是参考图1A和图1B的线E-E’截取的横截面图。
图7是例示了根据本公开的另一实施方式的虚设电源图案和接地电极板的形状的平面图。
图8示出例示了采用包括根据实施方式的半导体封装的存储卡的电子***的框图。
图9示出例示了包括根据实施方式的半导体封装的另一电子***的框图。
具体实施方式
以下，将参照附图详细描述本公开的实施方式的各种示例。
附图可能未必按比例，在一些情况下，附图中的至少一些结构的比例可能已被夸大，以便清楚地示出所描述的示例或实现方式的特定特征。在以多层结构呈现具有两个或更多个层的附图或描述中的特定示例时，如所示的这些层的相对位置关系或布置层的顺序反映了所描述或示出的示例的特定实现方式，不同的相对位置关系或布置层的顺序可能是可能的。另外，多层结构的所描述或示出的示例可能没有反映该特定多层结构中所存在的所有层(例如，两个所示层之间可存在一个或更多个附加层)。作为特定示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“上方”或者在基板“上”或“上方”时，第一层可直接形成在第二层或基板上，但也可表示第一层和第二层或基板之间可存在一个或更多个其它中间层的结构。
以下，将参照图1A至图6描述根据本公开的实施方式的半导体封装。
图1A和图1B是示出根据本公开的实施方式的半导体封装的基板的上布线层和下布线层的平面图，图1C是示出根据本公开的实施方式的半导体封装的半导体芯片的平面图。作为参考，为了描述方便，图1A中还示出半导体芯片。另外，图1A和图1B中示出上布线层和下布线层之间的通孔。图1C示出半导体芯片的下表面。图2至图5是示出根据本公开的实施方式的半导体封装的横截面图。图2是参考图1A和图1B的线A-A’截取的横截面图，图3是参考图1A和图1B的线B-B’截取的横截面图，图4是参考图1A和图1B的线C-C’截取的横截面图，图5是参考图1A和图1B的线D-D’截取的横截面图，图6是参考图1A和图1B的线E-E’截取的横截面图。与线A-A’和线B-B’平行的方向将被称为第一方向，与线C-C’和线D-D’平行并与第一方向垂直的方向将被称为第二方向。如果需要，将参照全部或部分附图进行描述。
首先，参照图2至图6，本实施方式的半导体封装可包括基板100和设置在基板100上方的半导体芯片200。
这里，基板100可具有电路和/或布线结构以用于半导体芯片200与下述外部连接端子(参见图3的“300”)之间的电信号传输。作为示例，基板100可以是印刷电路板(PCB)。
半导体芯片200可在基板100上方与基板100的一部分交叠。一起参照图1A和图1C，半导体芯片200可包括布置在第二方向上的第一区域200A和第二区域200B。第一区域200A可以是与上接地电极板120A(将稍后描述)交叠的区域，第二区域200B可以是与上电源电极板120B(将稍后描述)交叠的区域。
另外，半导体芯片200可从基板100接收各种电源或信号并相应地执行各种操作。为此，进一步参照图1C，半导体芯片200可包括多个连接端子210以用于连接到基板100并从基板100接收电源或信号。作为示例，连接端子210可以是形成在半导体芯片200的面向基板100的下表面上方的导电凸块。连接端子210可包括设置在第一区域200A中的第一连接端子210A和设置在第二区域200B中的第二连接端子210B。作为示例，第一连接端子210A的数量和第二连接端子210B的数量可相同。另外，作为示例，第一连接端子210A可沿着第一方向布置成一排，第二连接端子210B可沿着第一方向布置成一排。然而，第一区域200A和第二区域200B中的连接端子210的形状、布置、数量等可不同地修改。第一连接端子210A可包括施加有电源电压的第一电源端子212A、施加有信号的第一信号端子213A和施加有接地电压的第一接地端子214A。另外，第二连接端子210B可包括施加有电源电压的第二电源端子212B、施加有信号的第二信号端子213B以及施加有接地电压的第二接地端子214B。
半导体芯片200可以是存储器芯片，这包括诸如NAND闪存、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)等的非易失性存储器、或者诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等的易失性存储器。然而，本公开不限于此，半导体芯片200可包括各种有源元件、无源元件、逻辑电路等。
基板100可具有布线结构以用于将电源电压、接地电压和信号传输到半导体芯片200。作为示例，基板100包括基层110、形成在基层110的上表面111上方的上布线层L1和上绝缘层140、以及形成在基层110的下表面112上方的下布线层L2和下绝缘层150。
基层110可具有板形状，其包括面向半导体芯片200的上表面111、被设置为与上表面111相反的下表面112以及连接上表面111和下表面112的侧表面。基层110可形成基板100的主体或芯，并且可包括诸如环氧树脂、聚酰亚胺等的绝缘材料。
上布线层L1可形成在基层110的上表面111上方。上布线层L1可具有各种形状，并且可包括接收各种电源或信号的多个导电图案。导电图案可包括诸如金属、金属氮化物等的各种导电材料。作为示例，进一步参照图1A，上布线层L1可包括在彼此间隔开的同时彼此相邻地形成的上接地电极板120A和上电源电极板120B。具体地，上接地电极板120A可设置在第二方向上的一侧(例如，左侧)，上电源电极板120B可设置在第二方向上的另一侧(例如，右侧)。
上接地电极板120A可用于将接地电压传输到半导体芯片200，并且可具有板形状。具体地，一起参照图1A和图1C，上接地电极板120A可与半导体芯片200的第一区域200A交叠并且连接到第一接地端子214。为了描述方便，将在描述第一上电源图案122A和第一上信号图案123A之后描述上接地电极板120A与第一接地端子214A之间的连接。
一起参照图1A、图1C和图5，第一上电源图案122A可形成在上接地电极板120A中。
第一上电源图案122A可用于将电源电压传输到半导体芯片200。具体地，第一上电源图案122A可与半导体芯片200的第一区域200A交叠并且连接到第一电源端子212A。在上接地电极板120A中形成第一上电源图案122A的原因是因为第一电源端子212A设置在半导体芯片200的与上接地电极板120A交叠的第一区域200A中。如果上接地电极板120A中不存在第一上电源图案122A，则应该从上电源电极板120B到不与上电源电极板120B交叠的第一电源端子212A形成电源供应路径。因此，在这种情况下，可能出现电源供应路径的长度较长并且电源供应路径的形成工艺困难的问题。然而，在本实施方式中，可解决此问题。
在平面图中，第一上电源图案122A可具有岛形状。这里，岛形状可意指不与其它组件连接的孤立形状。第一上电源图案122A可处于侧表面由上接地电极板120A围绕并与上接地电极板120A间隔开的状态。由于第一上电源图案122A和上接地电极板120A彼此绝缘，所以第一上电源图案122A和上接地电极板120A之间的空间可由上绝缘层140填充。
第一上电源图案122A的下表面可连接到第一电源通孔162A(将稍后描述)，第一上电源图案122A的上表面可连接到第一电源端子212A。具体地，为了将第一上电源图案122A和第一电源端子212A连接，第一上电源图案122A的上表面的一部分可通过形成在上绝缘层140中的开口暴露。第一上电源图案122A的上表面的通过开口暴露的部分将被称为第一上电源焊盘122A-P。第一电源端子212A可通过形成在上绝缘层140中的开口来接触第一上电源焊盘122A-P。在平面图中，第一上电源图案122A可具有在第二方向上较长而在第一方向上较短的条形状。具体地，如图1A的平面图中所示，第一上电源图案122A可包括线部分和端部。线部分可在第二方向上延伸并具有相对窄的宽度。端部可位于线部分的两端并且与线部分相比具有相对大的宽度。在这种情况下，一个端部(例如，左端部)可与第一电源通孔162A交叠和/或连接，另一端部(例如，右端部)可与第一电源端子212A交叠和/或连接。
另外，一起参照图1A、图1C和图4，第一上信号图案123A可形成在上接地电极板120A中。
第一上信号图案123A可用于将信号传输到半导体芯片200。具体地，第一上信号图案123A可与半导体芯片200的第一区域200A交叠并且连接到第一信号端子213A。在上接地电极板120A中形成第一上信号图案123A的原因是因为第一信号端子213A设置在半导体芯片200的与上接地电极板120A交叠的第一区域200A中。如果上接地电极板120A中不存在第一上信号图案123A，则应该经由另一地方形成信号传输路径。因此，在这种情况下，可能出现信号传输路径的长度较长并且信号传输路径的形成工艺困难的问题。然而，在本实施方式中，可解决此问题。
第一上信号图案123A可具有与第一上电源图案122A相同或相似的形状。第一上信号图案123A可具有岛形状，并且第一上信号图案123A的侧表面可由上接地电极板120A围绕。然而，由于第一上信号图案123A和上接地电极板120A彼此绝缘，所以第一上信号图案123A和上接地电极板120A可彼此间隔开，并且第一上信号图案123A与上接地电极板120A之间的空间可由上绝缘层140填充。
第一上信号图案123A的下表面可连接到第一信号通孔163A(将稍后描述)，第一上信号图案123A的上表面可连接到第一信号端子213A。具体地，为了将第一上信号图案123A和第一信号端子213A连接，第一上信号图案123A的上表面的一部分可通过形成在上绝缘层140中的开口暴露。第一上信号图案123A的上表面的通过开口暴露的部分将被称为第一上信号焊盘123A-P。第一信号端子213A可通过形成在上绝缘层140中的开口来接触第一上信号焊盘123A-P。在平面图中，第一上信号图案123A可具有在第二方向上较长而在第一方向上较短的条形状。具体地，如图1A的平面图中所示，第一上信号图案123A可包括线部分和端部。线部分可在第二方向上延伸并且具有相对窄的宽度。端部可位于线部分的两端并且与线部分相比具有相对大的宽度。一个端部(例如，左端部)可与第一信号通孔163A交叠和/或连接，另一端部(例如，右端部)可与第一信号端子213A交叠和/或连接。
此外，一起参照图1A、图1C和图6，由于上接地电极板120A与第一接地端子214A交叠，所以不需要在上接地电极板120A中形成附加接地图案。然而，为了将上接地电极板120A和第一接地端子214A连接，上接地电极板120A的上表面的一部分可通过形成在上绝缘层140中的开口暴露。上接地电极板120A的上表面的通过开口暴露的部分将被称为第一上接地焊盘124A-P。上接地电极板120A的下表面可连接到第一接地通孔164A(将稍后描述)。为了描述方便，具有岛形状并与第一上接地焊盘124A-P和第一接地通孔164A二者交叠的虚拟区域由实线表示，并且将被称为第一上接地图案124A。第一上接地图案124A是上接地电极板120A的一部分，并且被示出为与第一上电源图案122A和/或第一上信号图案123A相同的形状。
第一上电源图案122A、第一上信号图案123A和第一上接地图案124A可与半导体芯片200的第一区域200A交叠，并且沿着第一方向布置成一排，如图1A所示。第一上电源图案122A的两端、第一上信号图案123A的两端和第一上接地图案124A的两端可彼此对准。因此，第一上电源焊盘122A-P、第一上信号焊盘123A-P和第一上接地焊盘124A-P可沿着第一方向布置成一排，并且分别连接到图1C的半导体芯片200的第一电源端子212A、第一信号端子213A和第一接地端子214A。作为示例，第一电源通孔162A、第一信号通孔163A和第一接地通孔164A可沿着第一方向布置成一排。
此外，参照图1A、图2、图4、图5和图6，虚设电源图案121A可进一步形成在上接地电极板120A中。虚设电源图案121A可电连接到电源供应部分(例如，将稍后描述的下电源图案135A)。虚设电源图案121A可不用于将电源电压传输到半导体芯片200，而是可与上接地电极板120A一起实现去耦电容器。因此，其被称为虚设电源图案121A以与用于传输电源电压的电源电极板和/或电源图案相区分。虚设电源图案121A的下表面可连接到虚设电源通孔161A。虚设电源图案121A的上表面可由上绝缘层140覆盖。
虚设电源图案121A可具有岛形状，并且虚设电源图案121A的侧表面可由上接地电极板120A围绕。然而，由于虚设电源图案121A和上接地电极板120A彼此绝缘，所以虚设电源图案121A和上接地电极板120A可彼此间隔开，并且虚设电源图案121A与上接地电极板120A之间的空间可由上绝缘层140填充。虚设电源图案121A、上接地电极板120A以及它们之间的上绝缘层140可形成去耦电容器。虚设电源图案121A可具有在第一方向上的长度相对短并且在第二方向上的长度相对长的条形状。这是为了通过增加虚设电源图案121A的侧表面的面积来改进去耦电容器的电容。具体地，如图1A的平面图中所示，虚设电源图案121A可具有线部分和端部。线部分可在第二方向上延伸并且具有相对窄的宽度。端部可位于线部分的两端并且与线部分相比具有相对大的宽度。在这种情况下，虚设电源图案121A的端部可分别与两个虚设电源通孔161A交叠和/或连接。作为示例，两个虚设电源通孔161A之一可被省略。
在本实施方式中，多个虚设电源图案121A可彼此间隔开，以使得去耦电容器的电容可进一步增加。此外，多个虚设电源图案121A可布置在第一方向上并且可彼此对准。这是为了增加虚设电源图案121A的数量以在减小形成有多个虚设电源图案121A的区域的面积的同时改进去耦电容器的电容。
虚设电源图案121A可形成在形成有第一上电源图案122A、第一上信号图案123A和第一上接地图案124A的区域以外的区域中。这是为了使虚设电源图案121A避开通过第一上电源图案122A的电源电压传输路径、通过第一上信号图案123A的信号传输路径以及通过第一上接地图案124A的接地电压传输路径。当虚设电源图案121A位于电源电压传输路径、信号传输路径或接地电压传输路径中时，它可能中断电源电压、信号或接地电压的传输。作为示例，虚设电源图案121A可设置在上接地电极板120A的不与半导体芯片200交叠的区域中。
再一起参照图1A和图1C，上电源电极板120B可用于将电源电压传输到半导体芯片200，并且可具有板形状。具体地，上电源电极板120B可与半导体芯片200的第二区域200B交叠并且连接到第二电源端子212B。为了描述方便，将在描述第二上接地图案124B和第二上信号图案123B之后描述上电源电极板120B与第二电源端子212B之间的连接。
一起参照图1A、图1C和图5，第二上接地图案124B可形成在上电源电极板120B中。
第二上接地图案124B可用于将接地电压传送到半导体芯片200。具体地，第二上接地图案124B可与半导体芯片200的第二区域200B交叠并且连接到第二接地端子214B。在上电源电极板120B中形成第二上接地图案124B的原因是因为第二接地端子214B与上电源电极板120B交叠。
第二上接地图案124B可具有岛形状，并且第二上接地图案124B的侧表面可由上电源电极板120B围绕。第二上接地图案124B和上电源电极板120B可彼此间隔开，并且第二上接地图案124B与上电源电极板120B之间的空间可由上绝缘层140填充。
第二上接地图案124B的下表面可连接到第二接地通孔164B(将稍后描述)，第二上接地图案124B的上表面可连接到第二接地端子214B。第二上接地图案124B的上表面的通过形成在上绝缘层140中的用于第二上接地图案124B和第二接地端子214B之间的连接的开口暴露的一部分将被称为第二上接地焊盘124B-P。第二接地端子214B可通过形成在上绝缘层140中的开口来接触第二上接地焊盘124B-P。在平面图中，第二上接地图案124B可具有在第二方向上较长而在第一方向上较短的条形状。具体地，如图1A的平面图中所示，第二上接地图案124B可包括线部分和端部。线部分可在第二方向上延伸并且具有相对窄的宽度。端部可位于线部分的两端并且与线部分相比具有相对大的宽度。在这种情况下，一个端部(例如，左端部)可与第二接地端子214B交叠和/或连接，另一端部(例如，右端部)可与第二接地通孔164B交叠和/或连接。
另外，一起参照图1A、图1C和图4，第二上信号图案123B可形成在上电源电极板120B中。
第二上信号图案123B可用于将信号传输到半导体芯片200。具体地，第二上信号图案123B可与半导体芯片200的第二区域200B交叠并且连接到第二信号端子213B。在上电源电极板120B中形成第二上信号图案123B的原因是因为第二信号端子213B与上电源电极板120B交叠。
第二上信号图案123B可具有岛形状，并且第二上信号图案123的侧表面可由上电源电极板120B围绕。第二上信号图案123B和上电源电极板120B可彼此间隔开，并且第二上信号图案123B与上电源电极板120B之间的空间可由上绝缘层140填充。
第二上信号图案123B的下表面可连接到第二信号通孔163B(将稍后描述)，第二上信号图案123B的上表面可连接到第二信号端子213B。具体地，第二上信号图案123B的上表面的通过形成在上绝缘层140中的用于第二上信号图案123B和第二信号端子213B之间的连接的开口暴露的一部分将被称为第二上信号焊盘123B-P。第二信号端子213B可通过形成在上绝缘层140中的开口来接触第二上信号焊盘123B-P。在平面图中，第二上信号图案123B可具有在第二方向上较长而在第一方向上较短的条形状。具体地，如图1A的平面图中所示，第二上信号图案120B可包括线部分和端部。线部分可在第二方向上延伸并且具有相对窄的宽度。端部可位于线部分的两端并且与线部分相比具有相对大的宽度。在这种情况下，一个端部(例如，左端部)可与第二信号端子213B交叠和/或连接，另一端部(例如，右端部)可与第二信号通孔163B交叠和/或连接。
一起参照图1A、图1C和图6，由于上电源电极板120B与第二电源端子212B交叠，所以不需要在上电源电极板120B中形成附加电源图案。为了将上电源电极板120B和第二电源端子212B连接，上电源电极板120B的上表面的一部分可通过形成在上绝缘层140中的开口而暴露。上电源电极板120B的上表面的通过开口暴露的部分将被称为第二上电源焊盘122B-P。上电源电极板120B的下表面可连接到第二电源通孔162B(将稍后描述)。为了描述方便，具有岛形状并且与第二上电源焊盘122B-P和第二电源通孔162B二者交叠的虚拟区域由实线表示，并且将被称为第二上电源图案122B。第二上电源图案122B可以是上电源电极板120B的一部分，并且被示出为与第二上接地图案124B和/或第二上信号图案123B相同的形状。
第二上电源图案122B、第二上信号图案123B和第二上接地图案124B可与半导体芯片200的第二区域200B交叠并且沿着第一方向布置成一排，如图1A所示。第二上电源图案122B的两端、第二上信号图案123B的两端和第二上接地图案124B的两端可彼此对准。因此，第二上电源焊盘122B-P、第二上信号焊盘123B-P和第二上接地焊盘124B-P可沿着第一方向布置成一排，并且分别连接到图2的半导体芯片200的第二电源端子212B、第二信号端子213B和第二接地端子214B。作为示例，第二电源通孔162B、第二信号通孔163B和第二接地通孔164B可沿着第一方向布置成一排。
此外，一起参照图1A、图1C、图4、图5和图6，虚设接地图案121B可进一步形成在上电源电极板120B中。虚设接地图案121B可电连接到接地电压供应部分(例如，将稍后描述的下接地图案135B)。虚设接地图案121B可不用于将接地电压传输到半导体芯片200，而是可与上电源电极板120B一起实现去耦电容器。因此，其被称为虚设接地图案121B以便与用于传输接地电压的接地电极板和/或接地图案相区分。虚设接地图案121B的下表面可连接到虚设接地通孔161B。虚设接地图案121B的上表面可由上绝缘层140覆盖。
虚设接地图案121B可具有岛形状，并且虚设接地图案121B的侧表面可由上电源电极板120B围绕。虚设接地图案121B和上电源电极板120B可彼此间隔开，并且虚设接地图案121B与上电源电极板120B之间的空间可由上绝缘层140填充。虚设接地图案121B、上电源电极板120B以及它们之间的上绝缘层140可形成去耦电容器。虚设接地图案121B可具有在第一方向上的长度相对短并且在第二方向上的长度相对长的条形状。此外，如图1A的平面图中所示，虚设接地图案121B可包括线部分和端部。线部分可在第二方向上延伸并且具有相对窄的宽度。端部可位于线部分的两端并且与线部分相比具有相对大的宽度。在这种情况下，虚设接地图案121B的端部可分别与两个虚设接地通孔161B交叠和/或连接。作为示例，两个虚设接地通孔161B之一可被省略。
在本实施方式中，多个虚设接地图案121B可被布置为彼此间隔开。此外，多个虚设接地图案121B可布置在第一方向上并且可彼此对准。
虚设接地图案121B形成在形成有第二上电源图案122B、第二上信号图案123B和第二上接地图案124B的区域以外的区域中。因此，虚设接地图案124B可避开通过第二上电源图案122B、第二上信号图案123B或第二上接地图案124B的电压或信号传输路径。作为示例，虚设接地图案121B可设置在上电源电极板120B的不与半导体芯片200交叠的区域中。
下布线层L2可形成在基层110的下表面112上方，并且可包括接收各种电源或信号的多个导电图案。作为示例，进一步参照图1B，下布线层L2可包括在彼此间隔开的同时彼此相邻形成的下接地电极板130A和下电源电极板130B。下接地电极板130A可设置在第二方向上的一侧(例如，左侧)，下电源电极板130B可设置在第二方向上的另一侧(例如，右侧)。
一起参照图1A和图1B，下接地电极板130A可用于将接地电压传输到上接地电极板120A(具体地，第一上接地图案124A)。为此，下接地电极板130A的上表面可连接到第一接地通孔164A。下接地电极板130A可具有板形状，并且可被设置为与上接地电极板120A交叠并面向上接地电极板120A。
一起参照图1B、图2、图3、图4、图5和图6，下电源图案135A可形成在下接地电极板130A中。
下电源图案135A可用于将电源电压传输到图1A所示的第一上电源图案122A和虚设电源图案121A。为此，下电源图案135A的上表面可连接到虚设电源通孔161A和第一电源通孔162A。下电源图案135A可包括板部分和突出部分。板部分可同时与多个虚设电源通孔161A交叠。突出部分可在朝着第一电源通孔162A的方向上(例如，在右方向上)突出，以用于与第一电源通孔162A连接。
下电源图案135A可具有由下接地电极板130A围绕的侧表面。下电源图案135A和下接地电极板130A可彼此间隔开，并且下电源图案135A与下接地电极板130A之间的空间可由下绝缘层150填充。
另外，一起参照图1B和图4，第一下信号图案133A可形成在下接地电极板130A中。
第一下信号图案133A可用于将信号传输到图1A所示的第一上信号图案123A。为此，第一下信号图案133A的上表面可连接到第一信号通孔163A。第一下信号图案133A可包括用于与第一信号通孔163A连接的一端、从所述一端在预定方向上延伸的线部分以及在连接到线部分的同时被设置为与所述一端相反的另一端。除了下电源图案135A和第一接地通孔164A所占据的区域之外，第一下信号图案133A可在下接地电极板130A内在任何方向上延伸。
第一下信号图案133A的侧表面可由下接地电极板130A围绕。第一下信号图案133A和下接地电极板130A可彼此间隔开，并且第一下信号图案133A与下接地电极板130A之间的空间可由下绝缘层150填充。
此外，一起参照图1B和图3，下接地电极板130A、下电源图案135A和第一下信号图案133A的下表面可连接到外部连接端子300。为了下接地电极板130A与外部连接端子300之间的连接，下接地电极板130A的下表面的一部分可通过形成在下绝缘层150中的开口而暴露。下接地电极板130A的下表面的通过开口暴露的部分将被称为第一下接地焊盘130A-P。另外，下电源图案135A的下表面的通过形成在下绝缘层150中的用于下电源图案135A和外部连接端子300之间的连接的开口暴露的一部分将被称为第一下电源焊盘135A-P。另外，第一下信号图案133A的下表面的通过形成在下绝缘层150中的用于第一下信号图案133A和外部连接端子300之间的连接的开口暴露的一部分将被称为第一下信号焊盘133A-P。
第一下接地焊盘130A-P、第一下信号焊盘133A-P和第一下电源焊盘135A-P可具有远比图1A的上布线层L1的上述焊盘122A-P、123A-P和124A-P大的平面面积。这是因为第一下接地焊盘130A-P、第一下信号焊盘133A-P和第一下电源焊盘135A-P用作球焊盘以用于与用作外部连接端子300的焊球连接。
因此，一起参照图1A至图1C，可从连接到第一下接地焊盘130A-P的外部连接端子300到半导体芯片200的第一接地端子214A形成传输接地电压的电流路径(参见箭头①)。具体地，电流路径①可形成为穿过连接到第一下接地焊盘130A-P的外部连接端子300、下接地电极板130A、第一接地通孔164A、第一上接地图案124A和连接到第一上接地焊盘124A-P的第一接地端子214A。这里，电流路径①通常形成为具有最短长度。这是因为电流在具有最低电阻的路径(即，最短路径)中流动。因此，下接地电极板130A中的电流路径①可从下电源图案135A或第一下信号图案133A移位，并且可具有从第一下接地焊盘130A-P到第一接地通孔164A的最短路径。第一下接地焊盘130A-P可位于下接地电极板130A中的任何地方。
另外，可从连接到第一下信号焊盘133A-P的外部连接端子300到半导体芯片200的第一信号端子213A形成用于传输信号的电流路径(参见箭头②)。具体地，电流路径②可形成为穿过连接到第一下信号焊盘133A-P的外部连接端子300、第一下信号图案133A、第一信号通孔163A、第一上信号图案123A和连接到第一上信号焊盘123A-P的第一信号端子213A。
另外，可从连接到第一下电源焊盘135A-P的外部连接端子300到半导体芯片200的第一电源端子212A形成用于传输电源电压的电流路径(参见箭头③)。具体地，电流路径③可形成为穿过连接到第一下电源焊盘135A-P的外部连接端子300、下电源图案135A、第一电源通孔162A、第一上电源图案122A和连接到第一上电源焊盘122A-P的第一电源端子212A。通常，电流路径③可形成为具有最短长度。因此，下电源图案135A中的电流路径③可具有连接第一下电源焊盘135A-P和第一电源通孔162A的笔直路径。
此外，如上所述，形成有虚设电源图案121A的区域应该避开用于传输电源电压、接地电压和信号的电流路径。电流路径①和电流路径②无法与形成有虚设电源图案121A的区域相遇。然而，电流路径③可与形成有虚设电源图案121A的区域相遇。这是因为连接到虚设电源图案121A的虚设电源通孔161A和连接到第一上电源图案122A的第一电源通孔162A二者与下电源图案135A交叠和连接。因此，当围绕所有多个虚设电源通孔161A的区域被称为虚设电源区域DP时，第一下电源焊盘135A-P可位于虚设电源区域DP外部。另外，下电源图案135A中的电流路径③可位于虚设电源区域DP外部。
一起参照图1A和图1B，下电源电极板130B可用于将电源电压传输到上电源电极板120B(具体地，第二上电源图案122B)。为此，下电源电极板130B的上表面可连接到第二电源通孔162B。下电源电极板130B可具有板形状并且可被设置为与上电源电极板120B交叠并面向上电源电极板120B。
一起参照图1B、图4、图5和图6，下接地图案135B可形成在下电源电极板130B中。
下接地图案135B可用于将接地电压传送到图1A的第二上接地图案124B和虚设接地图案121B。为此，下接地图案135B的上表面可连接到虚设接地通孔161B和第二接地通孔164B。下接地图案135B可包括板部分和突出部分。板部分可同时与多个虚设接地通孔161B交叠。突出部分可在朝着第二接地通孔164B的方向上(例如，在左方向上)突出，以用于与第二接地通孔164B连接。
下接地图案135B可具有由下电源电极板130B围绕的侧表面。下接地图案135B和下电源电极板130B可彼此间隔开，并且下接地图案135B与下电源电极板130B之间的空间可由下绝缘层150填充。
另外，一起参照图1B和图4，第二下信号图案133B可形成在下电源电极板130B中。
第二下信号图案133B可用于将信号传输到图1A的第二上信号图案123B。为此，第二下信号图案133B的上表面可连接到第二信号通孔163B。第二下信号图案133B可包括用于与第二信号通孔163B连接的一端、从所述一端在预定方向上延伸的线部分以及在连接到线部分的同时被设置为与所述一端相反的另一端。除了下接地图案135B和第二电源通孔162B所占据的区域之外，第二下信号图案133B可在下电源电极板130B中在任何方向上延伸。
第二下信号图案133B的侧表面可由下电源电极板130B围绕。第二下信号图案133B和下电源电极板130B可彼此间隔开，并且第二下信号图案133B与下电源电极板130B之间的空间可由下绝缘层150填充。
此外，一起参照图1B和图3，下电源电极板130B、下接地图案135B和第二下信号图案133B的下表面可连接到外部连接端子300。下电源电极板130B的下表面的通过形成在下绝缘层150中以用于下电源电极板130B和外部连接端子300之间的连接的开口暴露的一部分将被称为第二下电源焊盘130B-P。另外，下接地图案135B的下表面的通过形成在下绝缘层150中以用于下接地图案135B和外部连接端子300之间的连接的开口暴露的一部分将被称为第二下接地焊盘135B-P。另外，第二下信号图案133B的下表面的通过形成在下绝缘层150中以用于第二下信号图案133B和外部连接端子300之间的连接的开口暴露的一部分将被称为下信号焊盘133B-P。
因此，一起参照图1A至图1C，可从连接到第二下电源焊盘130B-P的外部连接端子300到半导体芯片200的第二电源端子212B形成用于传输电源电压的电流路径(参见箭头④)。
另外，可从连接到第二下信号焊盘133B-P的外部连接端子300到半导体芯片200的第二信号端子213B形成用于传输信号的电流路径(参见箭头⑤)。
另外，可从连接到第二下接地焊盘135B-P的外部连接端子300到半导体芯片200的第二接地端子214B形成用于传输接地电压的电流路径(参见箭头⑥)。具体地，当围绕所有多个虚设接地通孔161B的区域被称为虚设接地区域DG时，第二下接地焊盘135B-P可位于虚设接地区域DG外部。另外，下接地图案135B中的电流路径⑥可位于虚设接地区域DG外部。
上述上布线层L1和下布线层L2可通过穿透基层110的导电通孔彼此连接。导电通孔可由诸如金属的导电材料形成。具体地，参照图1A、图1B和图6，上接地电极板120A和下接地电极板130A可通过第一接地通孔164A连接。参照图1A、图1B、图2、图4、图5和图6，虚设电源图案121A和下电源图案135A可通过虚设电源通孔161A连接。参照图1A、图1B和图5，第一上电源图案122A和下电源图案135A可通过第一电源通孔162A连接。参照图1A、图1B和图4，第一上信号图案123A和第一下信号图案133A可通过第一信号通孔163A连接。参照图1A、图1B和图6，上电源电极板120B和下电源电极板130B可通过第二电源通孔162B连接。参照图1A、图1B和图4，第二上信号图案123B和第二下信号图案133B可通过第二信号通孔163B连接。参照图1A、图1B、图4、图5和图6，虚设接地图案121B和下接地图案135B可通过虚设接地通孔161B连接。参照图1A、图1B和图5，第二上接地图案124B和下接地图案135B可通过第二接地通孔164B连接。
再参照图2至图6，上绝缘层140和下绝缘层150可包括各种开口以暴露上布线层L1和下布线层L2的必要部分。上绝缘层140和下绝缘层150可包括诸如阻焊剂等的各种绝缘材料。
此外，参照图3，本公开的半导体封装还可包括外部连接端子300。
外部连接端子300可包括焊球，但本公开不限于此，各种形状和材料的导电图案可用作外部连接端子300。此外，界面层310可进一步形成在外部连接端子300和下布线层L2之间，以改进它们之间的粘合性质并减轻热和机械冲击。界面层310可包括诸如镍(Ni)或金(Au)的金属。
再参照图2至图6，本实施方式的半导体封装还可包括密封剂400。密封剂400可形成在基板100上方以围绕半导体芯片200。密封剂400可包括诸如EMC(环氧模塑料)等的各种模制材料。
上述半导体封装具有以下优点。
首先，可在基板的接地电极板中形成独立于电源供应的虚设电源图案。因此，可实现由接地电极板、虚设电源图案以及它们之间的绝缘材料形成的去耦电容器。另外，可在基板的接地电极板中形成独立于接地供应的虚设接地图案。因此，可实现由电源电极板、虚设接地图案以及它们之间的绝缘材料形成的去耦电容器。结果，半导体芯片的电源/接地电压供应特性可改进。
此外，通过在半导体芯片和基板之间与电流路径分开布置虚设电源图案和/或虚设接地图案，虚设电源图案和/或虚设接地图案无法干扰半导体芯片与基板之间的电流传送。
此外，可在接地电极板中另外形成与半导体芯片交叠的电源图案和信号图案，并且可在电源电极板中另外形成与半导体芯片交叠的接地图案和信号图案。因此，半导体芯片与基板之间的电流传送可更高效。
图7是例示了根据本公开的另一实施方式的虚设电源图案和接地电极板的形状的平面图。
参照图7，本实施方式的虚设电源图案121A’可包括线部分L1以及端部E1和E2。线部分L1可在第二方向上延伸。端部E1和E2可位于线部分L1的两端并且与虚设电源通孔161A’交叠。
这里，在虚设电源图案121A’的线部分L1中，第一方向上的两个侧表面可具有不平形状。即，如图7所示，线部分L1可包括朝着上接地电极板120A’突出的凸部L1-1以及朝着上接地电极板120A’的相反侧凹陷的凹部L1-2。
上接地电极板120A’可形成为与虚设电源图案121A’间隔开，并且可沿着虚设电源图案121A’的侧轮廓形成。因此，上接地电极板120A’的侧表面可具有不平形状。即，上接地电极板120A’的与凹部L1-2对应的部分可朝着线部分L1突出，上接地电极板120A’的与凸部L1-1对应的另一部分可远离线部分L1凹陷。
与所示不同，线部分L1的凸部L1-1和凹部L1-2的数量或形状可不同地修改。此外，在本实施方式中，线部分L1的第一方向的两侧具有不平形状，但是两侧中的一侧可具有不平形状，另一侧可具有笔直形状。
根据本实施方式，由于虚设电源图案121A’的侧表面与上接地电极板120A’的侧表面之间的相对面积增加，所以由其形成的去耦电容器的电容可进一步增加。
尽管未示出，上电源电极板和形成在其中的虚设接地图案可分别具有与上接地电极板120A’和虚设电源图案121A’相似的形状。
根据本公开的实施方式，在半导体封装的基板中在垂直方向和水平方向上实现去耦电容器以方便电源供应。
图8示出例示了包括采用根据实施方式的半导体封装中的至少一个的存储卡7800的电子***的框图。存储卡7800包括诸如非易失性存储器装置的存储器7810以及存储控制器7820。存储器7810和存储控制器7820可存储数据或读出所存储的数据。存储器7810和存储控制器7820中的至少一个可包括根据所描述的实施方式的半导体封装中的至少一个。
存储器7810可包括应用了本公开的实施方式的技术的非易失性存储器装置。存储控制器7820可控制存储器7810，使得响应于来自主机7830的读/写请求，读出所存储的数据或者存储数据。
图9示出例示了包括根据所描述的实施方式的半导体封装中的至少一个的电子***8710的框图。电子***8710可包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过提供数据移动的路径的总线8715彼此联接。
在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件。控制器8711或存储器8713可包括根据本公开的实施方式的半导体封装中的一个或更多个。输入/输出装置8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储要由控制器8711执行的数据和/或命令等。
存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理***。闪存可构成固态盘(SSD)。在这种情况下，电子***8710可在闪存***中稳定地存储大量数据。
电子***8710还可包括被配置为向通信网络发送数据以及从通信网络接收数据的接口8714。接口8714可为有线或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子***8710可被实现为移动***、个人计算机、工业计算机或者执行各种功能的逻辑***。例如，移动***可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐***和信息发送/接收***中的任一个。
如果电子***8710表示能够执行无线通信的设备，则电子***8710可用在使用CDMA(码分多址)、GSM(全球移动通信***)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信***中。
尽管出于例示性目的描述了各种实施方式，但对于本领域技术人员而言将显而易见的是，在不脱离以下权利要求中限定的本公开的精神和范围的情况下，可进行各种改变和修改。
相关申请的交叉引用
本申请要求2020年4月16日提交的韩国专利申请No.10-2020-0045885的优先权，其整体通过引用并入本文。

Claims (32)

1.一种半导体封装，该半导体封装包括：
基板；以及
半导体芯片，该半导体芯片设置在所述基板上方，
其中，所述基板包括：
基层，该基层包括面向所述半导体芯片的上表面；
上接地电极板，该上接地电极板设置在所述基层的所述上表面上方并且被配置为将接地电压传输到所述半导体芯片；以及
虚设电源图案，该虚设电源图案设置在所述上接地电极板中并且具有由所述上接地电极板围绕并与所述上接地电极板间隔开的侧表面，在所述虚设电源图案和所述上接地电极板之间具有绝缘材料，并且
其中，从所述上接地电极板到所述半导体芯片的接地电压传输路径与所述虚设电源图案间隔开。
2.根据权利要求1所述的半导体封装，其中，所述虚设电源图案包括彼此间隔开的多个虚设电源图案，并且
所述接地电压传输路径与围绕所述多个虚设电源图案的区域间隔开。
3.根据权利要求1所述的半导体封装，其中，在平面图中，所述虚设电源图案具有在第一方向上的长度相对短并且在垂直于所述第一方向的第二方向上的长度相对长的条形状。
4.根据权利要求3所述的半导体封装，其中，所述虚设电源图案包括彼此间隔开的多个虚设电源图案，并且
所述多个虚设电源图案在所述第一方向上布置成一排。
5.根据权利要求3所述的半导体封装，其中，所述虚设电源图案的所述侧表面包括凹部和凸部。
6.根据权利要求1所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第一接地端子，
所述第一接地端子与所述上接地电极板的上表面的一部分交叠和连接，并且
所述虚设电源图案设置在不与所述半导体芯片交叠的区域中。
7.根据权利要求1所述的半导体封装，其中，所述基板还包括：
第一上信号图案和第一上电源图案，所述第一上信号图案和所述第一上电源图案各自设置在所述上接地电极板中并且具有由所述上接地电极板围绕并通过绝缘材料与所述上接地电极板间隔开的侧表面，并且
其中，所述第一上信号图案被配置为将信号传输到所述半导体芯片，
所述第一上电源图案被配置为将电源电压传输到所述半导体芯片，并且
从所述第一上信号图案到所述半导体芯片的信号传输路径以及从所述第一上电源图案到所述半导体芯片的电源电压传输路径与所述虚设电源图案间隔开。
8.根据权利要求7所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第一信号端子和第一电源端子，
所述第一信号端子与所述第一上信号图案的上表面的一部分交叠和连接，
所述第一电源端子与所述第一上电源图案的上表面的一部分交叠和连接，并且
所述虚设电源图案设置在不与所述半导体芯片交叠的区域中。
9.根据权利要求1所述的半导体封装，其中，所述基板还包括：
下接地电极板，该下接地电极板设置在所述基层的被设置为与所述基层的所述上表面相反的下表面上并且与所述上接地电极板交叠；
第一接地通孔，该第一接地通孔穿透所述基层并且具有分别连接到所述上接地电极板和所述下接地电极板的两端，该第一接地通孔被配置为将所述接地电压从所述下接地电极板传输到所述上接地电极板；
下电源图案，该下电源图案设置在所述下接地电极板中并且具有由所述下接地电极板围绕并与所述下接地电极板间隔开的侧表面，并且在所述下电源图案和所述下接地电极板之间具有绝缘材料；以及
虚设电源通孔，该虚设电源通孔穿透所述基层并且具有分别连接到所述虚设电源图案和所述下电源图案的两端，所述虚设电源通孔被配置为将电源电压从所述下电源图案传输到所述虚设电源图案。
10.根据权利要求9所述的半导体封装，其中，所述虚设电源图案包括彼此间隔开的多个虚设电源图案，
所述虚设电源通孔包括分别连接到所述多个虚设电源图案的多个虚设电源通孔，并且
所述下电源图案具有与所有所述多个虚设电源通孔交叠的板形状。
11.根据权利要求9所述的半导体封装，其中，所述基板还包括：
第一上电源图案，该第一上电源图案设置在所述上接地电极板中并且具有由所述上接地电极板围绕并与所述上接地电极板间隔开的侧表面，并且在所述第一上电源图案和所述上接地电极板之间具有绝缘材料；以及
第一电源通孔，该第一电源通孔穿透所述基层并且具有分别连接到所述第一上电源图案和所述下电源图案的两端，该第一电源通孔被配置为将所述电源电压从所述下电源图案传输到所述第一上电源图案，
其中，从所述下电源图案到所述第一电源通孔的电源电压传输路径与所述虚设电源通孔间隔开。
12.根据权利要求9所述的半导体封装，其中，所述基板还包括：
第一上信号图案，该第一上信号图案设置在所述上接地电极板中并且具有由所述上接地电极板围绕并与所述上接地电极板间隔开的侧表面，并且在所述第一上信号图案和所述上接地电极板之间具有绝缘材料；
第一下信号图案，该第一下信号图案设置在所述下接地电极板中并且具有由所述下接地电极板围绕并与所述下接地电极板间隔开的侧表面，并且在所述第一下信号图案和所述下接地电极板之间具有绝缘材料；以及
第一信号通孔，该第一信号通孔穿透所述基层并且具有分别连接到所述第一上信号图案和所述第一下信号图案的两端。
13.根据权利要求1所述的半导体封装，其中，所述基板还包括：
上电源电极板，该上电源电极板设置在所述基层的所述上表面上以与所述上接地电极板间隔开，并且被配置为将电源电压传输到所述半导体芯片；以及
虚设接地图案，该虚设接地图案设置在所述上电源电极板中并且具有由所述上电源电极板围绕并与所述上电源电极板间隔开的侧表面，并且在所述虚设接地图案和所述上电源电极板之间具有绝缘材料，
其中，从所述上电源电极板到所述半导体芯片的电源电压传输路径与所述虚设接地图案间隔开。
14.根据权利要求13所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，并且
所述电源电压传输路径与围绕所述多个虚设接地图案的区域间隔开。
15.根据权利要求13所述的半导体封装，其中，在平面图中，所述虚设接地图案具有在第一方向上的长度相对短并且在垂直于所述第一方向的第二方向上的长度相对长的条形状。
16.根据权利要求15所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，并且
所述多个虚设接地图案在所述第一方向上布置成一排。
17.根据权利要求15所述的半导体封装，其中，所述虚设接地图案的所述侧表面包括凹部和凸部。
18.根据权利要求13所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第二电源端子，
所述第二电源端子与所述上电源电极板的上表面的一部分交叠和连接，并且
所述虚设接地图案设置在不与所述半导体芯片交叠的区域中。
19.根据权利要求13所述的半导体封装，其中，所述基板还包括：
第二上信号图案和第二上接地图案，所述第二上信号图案和所述第二上接地图案各自设置在所述上电源电极板中并且具有由所述上电源电极板围绕并通过绝缘材料与所述上电源电极板间隔开的侧表面，并且
其中，所述第二上信号图案被配置为将信号传输到所述半导体芯片，
所述第二上接地图案被配置为将所述接地电压传输到所述半导体芯片，并且
从所述第二上信号图案到所述半导体芯片的信号传输路径以及从所述第二上接地图案到所述半导体芯片的接地电压传输路径与所述虚设接地图案间隔开。
20.根据权利要求19所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第二信号端子和第二接地端子，
所述第二信号端子与所述第二上信号图案的上表面的一部分交叠和连接，
所述第二接地端子与所述第二上接地图案的上表面的一部分交叠和连接，并且
所述虚设接地图案设置在不与所述半导体芯片交叠的区域中。
21.一种半导体封装，该半导体封装包括：
基板；以及
半导体芯片，该半导体芯片设置在所述基板上方，
其中，所述基板包括：
基层，该基层包括面向所述半导体芯片的上表面；
上电源电极板，该上电源电极板设置在所述基层的所述上表面上方并且被配置为将电源电压传输到所述半导体芯片；以及
虚设接地图案，该虚设接地图案设置在所述上电源电极板中并且具有由所述上电源电极板围绕并与所述上电源电极板间隔开的侧表面，并且在所述虚设接地图案和所述上电源电极板之间具有绝缘材料，并且
其中，从所述上电源电极板到所述半导体芯片的电源电压传输路径与所述虚设接地图案间隔开。
22.根据权利要求21所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，并且
所述电源电压传输路径与围绕所述多个虚设接地图案的区域间隔开。
23.根据权利要求21所述的半导体封装，其中，在平面图中，所述虚设接地图案具有在第一方向上的长度相对短并且在垂直于所述第一方向的第二方向上的长度相对长的条形状。
24.根据权利要求23所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，并且
所述多个虚设接地图案在所述第一方向上布置成一排。
25.根据权利要求23所述的半导体封装，其中，所述虚设电源图案的所述侧表面包括凹部和凸部。
26.根据权利要求21所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第二电源端子，
所述第二电源端子与所述上电源电极板的上表面的一部分交叠和连接，并且
所述虚设接地图案设置在不与所述半导体芯片交叠的区域中。
27.根据权利要求21所述的半导体封装，其中，所述基板还包括：
第二上信号图案和第二上接地图案，所述第二上信号图案和所述第二上接地图案各自设置在所述上电源电极板中并且具有由所述上电源电极板围绕并通过绝缘材料与所述上电源电极板间隔开的侧表面，并且
其中，所述第二上信号图案被配置为将信号传输到所述半导体芯片，
所述第二上接地图案被配置为将接地电压传输到所述半导体芯片，并且
从所述第二上信号图案到所述半导体芯片的信号传输路径以及从所述第二上接地图案到所述半导体芯片的接地电压传输路径与所述虚设接地图案间隔开。
28.根据权利要求27所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第二信号端子和第二接地端子，
所述第二信号端子与所述第二上信号图案的上表面的一部分交叠和连接，
所述第二接地端子与所述第二上接地图案的上表面的一部分交叠和连接，并且
所述虚设接地图案设置在不与所述半导体芯片交叠的区域中。
29.根据权利要求21所述的半导体封装，其中，所述基板还包括：
下电源电极板，该下电源电极板设置在所述基层的被设置为与所述基层的所述上表面相反的下表面上并且与所述上电源电极板交叠；
第二电源通孔，该第二电源通孔穿过所述基层并且具有分别连接到所述上电源电极板和所述下电源电极板的两端，该第二电源通孔被配置为将所述电源电压从所述下电源电极板传输到所述上电源电极板；
下接地图案，该下接地图案设置在所述下电源电极板中并且具有由所述下电源电极板围绕并与所述下电源电极板间隔开的侧表面，并且在所述下接地图案和所述下电源电极板之间具有绝缘材料；以及
虚设接地通孔，该虚设接地通孔穿透所述基层并且具有分别连接到所述虚设接地图案和所述下接地图案的两端，该虚设接地通孔被配置为将接地电压从所述下接地图案传输到所述虚设接地图案。
30.根据权利要求29所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，
所述虚设接地通孔包括分别连接到所述多个虚设接地图案的多个虚设接地通孔，并且
所述下接地图案具有与所有所述多个虚设接地通孔交叠的板形状。
31.根据权利要求29所述的半导体封装，其中，所述基板还包括：
第二上接地图案，该第二上接地图案设置在所述上电源电极板中并且具有由所述上电源电极板围绕并与所述上电源电极板间隔开的侧表面，并且在所述第二上接地图案和所述上电源电极板之间具有绝缘材料；以及
第二接地通孔，该第二接地通孔穿透所述基层并且具有分别连接到所述第二上接地图案和所述下接地图案的两端，该第二接地通孔被配置为将所述接地电压从所述下接地图案传输到所述第二上接地图案，
其中，从所述下接地图案到所述第二接地通孔的接地电压传输路径与所述虚设接地通孔间隔开。
32.根据权利要求29所述的半导体封装，其中，所述基板还包括：
第二上信号图案，该第二上信号图案设置在所述上电源电极板中并且具有由所述上电源电极板围绕并与所述上电源电极板间隔开的侧表面，并且在所述第二上信号图案和所述上电源电极板之间具有绝缘材料；
第二下信号图案，该第二下信号图案设置在所述下电源电极板中并且具有由所述下电源电极板围绕并与所述下电源电极板间隔开的侧表面，并且在所述第二下信号图案和所述下电源电极板之间具有绝缘材料；以及
第二信号通孔，该第二信号通孔穿透所述基层并且具有分别连接到所述第二上信号图案和所述第二下信号图案的两端。
CN202010729832.2A 2020-04-16 2020-07-27 包括去耦电容器的半导体封装 Pending CN113540057A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200045885A KR20210128115A (ko) 2020-04-16 2020-04-16 디커플링 캐패시터를 포함하는 반도체 패키지
KR10-2020-0045885 2020-04-16

Publications (1)

Publication Number Publication Date
CN113540057A true CN113540057A (zh) 2021-10-22

Family

ID=78082155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010729832.2A Pending CN113540057A (zh) 2020-04-16 2020-07-27 包括去耦电容器的半导体封装

Country Status (3)

Country Link
US (2) US11183470B2 (zh)
KR (1) KR20210128115A (zh)
CN (1) CN113540057A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210128115A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 디커플링 캐패시터를 포함하는 반도체 패키지
US11848261B2 (en) * 2020-10-08 2023-12-19 Ciena Corporation Low RF crosstalk devices via a slot for isolation
US11955417B2 (en) * 2021-12-14 2024-04-09 Industrial Technology Research Institute Electronic device having substrate with electrically floating vias

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177135B2 (en) * 2003-09-23 2007-02-13 Samsung Electronics Co., Ltd. On-chip bypass capacitor and method of manufacturing the same
KR100535181B1 (ko) 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US8692306B2 (en) * 2012-01-05 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor and method of making same
KR101971281B1 (ko) 2012-12-21 2019-04-22 에스케이하이닉스 주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR102386906B1 (ko) * 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
KR20210128115A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 디커플링 캐패시터를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR20210128115A (ko) 2021-10-26
US11183470B2 (en) 2021-11-23
US11715708B2 (en) 2023-08-01
US20220028806A1 (en) 2022-01-27
US20210327830A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US11715708B2 (en) Semiconductor package including decoupling capacitor
US9640473B2 (en) Semiconductor packages
CN112397486B (zh) 包括层叠的半导体芯片的半导体封装
US10998281B2 (en) Semiconductor packages
KR20120034386A (ko) 매립 디커플링 커패시터를 포함하는 회로 기판 및 이를 포함하는 반도체 패키지
US20230317683A1 (en) Semiconductor package including heat dissipation layer
CN112466866B (zh) 包括电磁干扰屏蔽层的半导体封装
CN111276458B (zh) 半导体封装件
CN115223975A (zh) 半导体封装件和包括该半导体封装件的半导体模块
KR101739742B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US20220328412A1 (en) Semiconductor packages
CN112201641B (zh) 包括层叠的半导体芯片的半导体封装件
US11322475B2 (en) Stack semiconductor packages having wire-bonding connection structure
CN113948484A (zh) 半导体芯片及包括该半导体芯片的半导体封装件
US11764128B2 (en) Semiconductor chip including through electrode, and semiconductor package including the same
US20230058485A1 (en) Semiconductor packages
CN106257662A (zh) 具有滑动互连结构的半导体封装
CN114093863A (zh) 包括存储器芯片和存储器控制器的存储器封装件
TW202310278A (zh) 半導體封裝件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination