CN113484604A - 可消除测量电路影响的set脉冲测量电路及集成电路芯片 - Google Patents

可消除测量电路影响的set脉冲测量电路及集成电路芯片 Download PDF

Info

Publication number
CN113484604A
CN113484604A CN202110774788.1A CN202110774788A CN113484604A CN 113484604 A CN113484604 A CN 113484604A CN 202110774788 A CN202110774788 A CN 202110774788A CN 113484604 A CN113484604 A CN 113484604A
Authority
CN
China
Prior art keywords
set pulse
circuit
latch
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110774788.1A
Other languages
English (en)
Other versions
CN113484604B (zh
Inventor
梁斌
张啸宇
池雅庆
陈建军
袁珩洲
罗登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202110774788.1A priority Critical patent/CN113484604B/zh
Publication of CN113484604A publication Critical patent/CN113484604A/zh
Priority to US17/852,787 priority patent/US11828788B2/en
Application granted granted Critical
Publication of CN113484604B publication Critical patent/CN113484604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/22—Tong testers acting as secondary windings of current transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/181—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using coils without a magnetic core, e.g. Rogowski coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/183—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using transformers with a magnetic core
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20—Instruments transformers
    • H01F38/22—Instruments transformers for single phase ac
    • H01F38/28—Current transformers
    • H01F38/30—Constructions
    • H01F2038/305—Constructions with toroidal magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20—Instruments transformers
    • H01F38/22—Instruments transformers for single phase ac
    • H01F38/28—Current transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20—Instruments transformers
    • H01F38/22—Instruments transformers for single phase ac
    • H01F38/28—Current transformers
    • H01F38/30—Constructions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种可消除测量电路影响的SET脉冲测量电路及集成电路芯片，其中可消除测量电路影响的SET脉冲测量电路包括SET脉冲测试链、锁存电路、触发器测试电路、锁存自触发电路四个部分；集成电路芯片中设有测试链模块和两套前述可消除测量电路影响的SET脉冲测量电路，且两套可消除测量电路影响的SET脉冲测量电路的输入相同，且均与测试链模块的输出端相连。本发明能够完全消除测量电路被轰击所产生的额外SET脉冲影响，使测试芯片的实验结果能够更准确地反映芯片的抗辐照性能，对抗辐照集成电路的研究更具有指导意义。

Description

可消除测量电路影响的SET脉冲测量电路及集成电路芯片
技术领域
本发明涉及集成电路测试技术，具体涉及一种可消除测量电路影响的SET脉冲测量电路及集成电路芯片。
背景技术
应用于航天、航空的微电子***很容易受到辐射效应的影响而失效。辐射效应根据损伤机制的不同，可以分为总剂量效应TID(Total Ionizing Dose)、位移损伤效应与单粒子效应SEE(Single-Event Effect)。随着集成电路器件工艺尺寸的缩减，总剂量效应对芯片的影响在逐渐减小，单粒子效应已经成为辐射故障的主要因素。
单粒子瞬态SET(Single-Event Transient)作为单粒子效应的一种，通常是由宇宙射线、太阳粒子事件、超铀材料自然衰变或者是核武器***所产生的高能粒子轰击电路所导致电路功能突变的现象。半导体器件在受到单粒子轰击后，高能粒子的能量沉积会导致粒子的碰撞电离，在浓度梯度和电场的作用下电离出的电荷被收集和输运，导致电路结点出现电流和电压瞬时突变。单粒子瞬态脉冲被锁存电路锁存，就会产生软错误。因此如何减小单粒子瞬态脉冲宽度，是国内外学者所关注的重点；精确测量单粒子瞬态脉冲的宽度，是抗辐照集成电路设计与加固的基础。
目前国际上广泛采用的SET脉冲测量电路如图1所示(Narasimham等人2006年在IEEE Transaction on Device and Materials Reliability上发表的“On-ChipCharacterization of Single-Event Transient Pulsewidths”文章中首次提出的一种可测量SET脉冲宽度的片上自触发电路)。其原理为将图1输入固定为0或者1，在没有SET脉冲的情况下，测量电路将保持规律的01序列；当出现SET脉冲时，某些反相器的输出将发生翻转，且脉冲的前沿或后沿所影响的反相器状态也是可知的，这样反相器链中将出现两个连续反相器输出一致的节点，通过两个节点之间的反相器数量与反相器传播延时即可计算出SET脉冲宽度。
这一测量电路能够得到较为准确的SET脉冲宽度，其精度与测量电路中反相器的传播延时相关。然而在实际实验中，整个芯片都将暴露在单粒子环境中，测量电路被轰击产生SET脉冲也将被记录，从而使被测电路的SET脉冲数量增多。同时，当测量电路某个节点被轰击后产生翻转，将前后两个SET脉冲相连，就会产生较大的脉冲，从而无法准确评估测试芯片的抗辐照能力。随着工艺尺寸的缩减，电路时钟频率也在不断上升，这会使上述情况愈发频繁。
以上分析表明，消除测量电路的影响，对于准确测量被测电路SET脉冲宽度具有十分重要的意义。
发明内容
本发明要解决的技术问题：在抗辐照测试芯片的实验过程中，由于整个电路完全暴露在辐照环境中，SET脉冲测量电路将不可避免地产生额外的SET脉冲，导致测试芯片的实验结果与芯片实际抗辐照性能有所偏差。针对现有技术的上述问题，提供一种可消除测量电路影响的SET脉冲测量电路及集成电路芯片，本发明旨在针对目前抗辐照测试芯片中SET脉冲测量电路所存在的问题，本发明能够完全消除测量电路被轰击所产生的额外SET脉冲影响，使测试芯片的实验结果能够更准确地反映芯片的抗辐照性能，对抗辐照集成电路的研究更具有指导意义。
为了解决上述技术问题，本发明采用的技术方案为：
一种可消除测量电路影响的SET脉冲测量电路，包括：
SET脉冲测试链，用于传播脉冲状态信息，由多个反相器依次级联呈链状；
锁存电路，包括与SET脉冲测试链中的反相器一一对应的锁存器，每一级反相器的输出都被接到对应的锁存器上以用于保存该级反相器节点的电平信息；
触发器测试电路，用于将锁存电路中的保持状态保存到移位寄存器中，同时在后续的时钟周期中实现串行输出；
锁存自触发电路，采用SET脉冲测试链中偶数级i的反相器的输出作为输入控制信号，用于在SET脉冲测试链中脉冲信号传播至偶数级i的反相器的输出端时触发产生一个由高变为低的维持信号HOLD及其反信号PASS，所述维持信号HOLD连接到锁存电路中的各个锁存器已使锁存器变为保持状态，使得此时各锁存器中的信号是SET脉冲测试链中各反相器节点的当前状态值。
可选地，所述锁存电路中的锁存器高电平穿通、低电平锁存，由HOLD信号有效来控制锁存测试链上脉冲的状态信息。
可选地，所述触发器测试电路中的移位寄存器为由与锁存电路中的锁存器一一对应的选择器和触发器组成，选择器用于在W/R控制下在对应锁存器的输出Qi、上一级触发器的输出或初始信号D中选择其一作为同一级触发器的输入，并将触发器的输出作为下一级选择器的一路输入，使得最末级的触发器的输出信号通过输出端Q输出，且第一级选择器的控制信号S0在维持信号HOLD变为低电平后会变为高，从而将锁存器信号存至移位寄存器中，随后控制信号S0将变回低电平，这样使得触发器测试电路的输出端Q将会串行的输出SET脉冲测试链中各节点的信号值。
可选地，所述锁存自触发电路包括与非门、锁存器和两条由多个反相器串联组成的反相器串联支路，其中与非门的一路输入为SET脉冲测试链中偶数级i的反相器的输出、另一路输入为重启控制信号RESET，与非门的输出经过锁存后，由锁存器的输出端通过一条反相器串联支路生成维持信号HOLD、锁存器的反相输出端通过另一条反相器串联支路生成维持信号HOLD的反信号PASS。
可选地，所述反相器串联支路由四个反相器串联组成。
可选地，所述SET脉冲测试链由多个反相器依次级联，所述采用SET脉冲测试链中偶数级i的反相器的输出作为输入控制信号是指采用SET脉冲测试链中第26级反相器的输出作为输入控制信号。
此外，本实施例还提供一种集成电路芯片，所述集成电路芯片中设有所述的可消除测量电路影响的SET脉冲测量电路。
此外，本实施例还提供一种集成电路芯片，所述集成电路芯片中设有测试链模块和两套所述的可消除测量电路影响的SET脉冲测量电路，且两套可消除测量电路影响的SET脉冲测量电路的输入相同，且均与测试链模块的输出端相连。此外，本实施例还提供一种所述集成电路芯片的SET脉冲测量方法，包括：
S1)为被测的集成电路芯片上电；
S2)将被测的集成电路芯片置于辐照环境中进行SET实验，在SET实验中若粒子轰击过程中，捕获可消除测量电路影响的SET脉冲测量电路的脉冲宽度，并判断两套可消除测量电路影响的SET脉冲测量电路的输出是否完全一致，若完全一致，则判定测得的脉冲宽度为外部输入的SET脉冲。
可选地，步骤S1)之后、S2)之前还包括检测被测的集成电路芯片的两套可消除测量电路影响的SET脉冲测量电路的输出是否一致的步骤，若一致则跳转执行步骤S2)，否则结束并退出。
和现有技术相比，本发明具有下述优点：
在抗辐照测试芯片的实验过程中，由于整个电路完全暴露在辐照环境中，SET脉冲测量电路将不可避免地产生额外的SET脉冲，导致测试芯片的实验结果与芯片实际抗辐照性能有所偏差。本发明能够完全消除测量电路被轰击所产生的额外SET脉冲影响，使测试芯片的实验结果能够更准确地反映芯片的抗辐照性能，对抗辐照集成电路的研究更具有指导意义。
附图说明
图1为现有技术广泛采用的SET脉冲测量电路。
图2为本发明采用的单条SET脉冲测量电路模块。
图3为本发明的完全消除测量电路影响的SET脉冲宽度测量电路。
图4为利用本发明的完全消除测量电路影响的SET脉冲宽度测量方法测量外部输入的SET脉冲宽度的Spectre模拟结果。
图5为利用本发明的完全消除测量电路影响的SET脉冲宽度测量方法测量电路本身产生的SET脉冲宽度的Spectre模拟结果。
具体实施方式
如图2所示，本实施例消除测量电路影响的SET脉冲测量电路包括：
SET脉冲测试链，用于传播脉冲状态信息，由多个反相器依次级联呈链状；锁存电路，包括与SET脉冲测试链中的反相器一一对应的锁存器，每一级反相器的输出都被接到对应的锁存器上以用于保存该级反相器节点的电平信息；
触发器测试电路，用于将锁存电路中的保持状态保存到移位寄存器中，同时在后续的时钟周期中实现串行输出；
锁存自触发电路，采用SET脉冲测试链中偶数级i的反相器的输出作为输入控制信号，用于在SET脉冲测试链中脉冲信号传播至偶数级i的反相器的输出端时触发产生一个由高变为低的维持信号HOLD及其反信号PASS，所述维持信号HOLD连接到锁存电路中的各个锁存器已使锁存器变为保持状态，使得此时各锁存器中的信号是SET脉冲测试链中各反相器节点的当前状态值。
本实施例中，锁存电路中的锁存器高电平穿通、低电平锁存，由HOLD信号有效来控制锁存测试链上脉冲的状态信息。
本实施例中，触发器测试电路中的移位寄存器为由与锁存电路中的锁存器一一对应的选择器和触发器组成，选择器用于在W/R控制下在对应锁存器的输出Qi、上一级触发器的输出或初始信号D中选择其一作为同一级触发器的输入，并将触发器的输出作为下一级选择器的一路输入，使得最末级的触发器的输出信号通过输出端Q输出，且第一级选择器的控制信号S0在维持信号HOLD变为低电平后会变为高，从而将锁存器信号存至移位寄存器中，随后控制信号S0将变回低电平，这样使得触发器测试电路的输出端Q将会串行的输出SET脉冲测试链中各节点的信号值。
本实施例中，锁存自触发电路包括与非门、锁存器和两条由多个反相器串联组成的反相器串联支路，其中与非门的一路输入为SET脉冲测试链中偶数级i的反相器的输出、另一路输入为重启控制信号RESET，与非门的输出经过锁存后，由锁存器的输出端通过一条反相器串联支路生成维持信号HOLD、锁存器的反相输出端通过另一条反相器串联支路生成维持信号HOLD的反信号PASS。
本实施例中，反相器串联支路由四个反相器串联组成。
本实施例中，SET脉冲测试链由多个(本实施例中为40个)反相器依次级联，所述采用SET脉冲测试链中偶数级i的反相器的输出作为输入控制信号是指采用SET脉冲测试链中第26级反相器的输出作为输入控制信号。
参见图2，本实施例消除测量电路影响的SET脉冲测量电路包括下述几个部分：第一部分是SET脉冲测试链(反相器链)，用于传播反映脉冲的状态信息。在反相器链的A端口输入稳定电平时，反相器链中各级节点的电平也是确定的。当链中有瞬态脉冲传播时，这个脉冲将会使某些反相器的输出发生翻转，而且脉冲的前沿或者后沿所影响下一级反相器的状态也是可知的，这样在反相器链中就存在两个连续反相器输出一致的节点。若这两个节点之间相隔N个反相器，则瞬态脉冲的宽度为N*反相器的传播延时。如果测试链中有多个脉冲传播，需要区分出来。第二部分是锁存电路，每一级反相器的输出都被接到了一个锁存器上，用于保存该节点的电平信息。该锁存器都是高电平穿通，低电平锁存，由HOLD信号有效来控制锁存测试链上脉冲的状态信息。第三部分是触发器测试电路，通过触发器的输出Q可以反映出SET瞬态脉冲的个数以及宽度。每个触发器的输入信号由一个二选一的选择器提供，选择器的两个输入数据分别是第二部分对应锁存器信号和前级触发器的输出信号，这样可以将电路第二部分锁存器的保持状态保存到移位寄存器中，同时在后续的时钟周期中实现串行输出。选择信号S0为高是选通锁存器信号，为低时选择前级触发器输出信号。第四部分是锁存自触发电路，测试链的第i级反相器(i为偶数级)的输出作为触发电路的输入控制信号。当反相器链中的脉冲信号传播至第i级输出端时，触发电路将产生一个由高变为低的HOLD信号，PASS是其反信号。HOLD信号将使能第二部分锁存电路，使锁存器变为保持状态，此时各锁存器中的信号是反相器链中各节点的当前状态值，只要将这些信号输出即可获得测试所需的数据。同时，在HOLD变为低电平后，将S0信号变为高，从而将锁存器信号存至移位寄存器中，随后S0信号将变回低电平，这样第三部分的输出端Q将会串行的输出反相器链中各节点的信号值。
此外，本实施例还提供一种集成电路芯片，集成电路芯片中设有前述的可消除测量电路影响的SET脉冲测量电路。
此外，如图3所示，本实施例还提供一种集成电路芯片，集成电路芯片中设有测试链模块(Test Chain Module)和两套前述的可消除测量电路影响的SET脉冲测量电路(右侧的两个图框)，且两套可消除测量电路影响的SET脉冲测量电路的输入相同，且均与测试链模块的输出端相连，输出端口则接外部主机。由于输入相同，电路结构、各项工艺参数必须完全一致，在被测电路产生SET脉冲时，两条测量电路将会记录到完全相同的SET脉冲；而某条测量电路被轰击所产生的SET脉冲，将与另一条测量电路有所区别。
图4为利用本发明的完全消除测量电路影响的SET脉冲宽度测量方法测量外部输入的SET脉冲宽度的Spectre模拟结果。该模拟采用图3所示的测量电路，如图4所示，先将“RESET_0”置“0”，将电路复位后再置“1”。将“SOLO_TEST”端置“1”，关闭SET自测功能，使电路能够测量输入端口“A”输入的脉冲宽度。将“DELAY_TEST”置“1”，关闭电路延时测量功能。CK端输入20MHz的时钟信号，输入端口“A”输入一个309ps的“010”脉冲。图中所示为四个输出端口“Q1”、“Q2”、“Q3”、“Q4”所对应的波形，其中“Q1”、“Q2”与“Q3”、“Q4”分别为测量电路1与测量电路2的输出。从模拟波形可以直观地看出，两条测量电路的输出完全相同，表明所测得的脉冲宽度为外部输入的SET脉冲。由图中波形所示的输出信号计算得到“Q1”、“Q3”有59位发生翻转，“Q2”、“Q4”有57位发生翻转，因此总共应有58位发生翻转，结合反相器延时5.36ps可计算得出，捕获的SET脉冲宽度为311ps，与模拟输入的309ps接近。
图5为利用本发明的完全消除测量电路影响的SET脉冲宽度测量方法测量电路本身产生的SET脉冲宽度的Spectre模拟结果。该模拟仍采用图3所示的测量电路，输入端口“A”接地，保持“0”，以确保外部没有输入SET脉冲，其余端口输入与上一模拟保持完全一致。在测量电路1中输入一个309ps的“010”脉冲，模拟测量电路本身产生的SET脉冲。由图中波形所示的输出信号计算得到“Q1”有59位发生翻转，“Q2”有57位发生翻转，“Q3”、“Q4”均没有翻转。表明测得的为测量电路本身产生的SET脉冲宽度。在实际实验过程中，可以通过软件对比两条测量电路的输出是否一致，从而把测量电路本身产生的SET脉冲过滤掉，使实验结果更符合实际情况。
此外，本实施例还提供一种前述集成电路芯片的SET脉冲测量方法，包括：
S1)为被测的集成电路芯片上电；
S2)将被测的集成电路芯片置于辐照环境中进行SET实验，在SET实验中若粒子轰击过程中，捕获可消除测量电路影响的SET脉冲测量电路的脉冲宽度，并判断两套可消除测量电路影响的SET脉冲测量电路的输出是否完全一致，若完全一致，则判定测得的脉冲宽度为外部输入的SET脉冲。
本实施例中，步骤S1)之后、S2)之前还包括检测被测的集成电路芯片的两套可消除测量电路影响的SET脉冲测量电路的输出是否一致的步骤，若一致则跳转执行步骤S2)，否则结束并退出。当某一条测量电路被轰击产生SET脉冲后，将与另一条测量电路产生不同的输出，此输出将被软件过滤；当两条电路产生完全相同的SET脉冲时，记录其宽度，便可得到由被测电路本身被轰击所产生的SET脉冲宽度。
本领域内的技术人员应明白，本申请的实施例可提供为方法、***、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可读存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种可消除测量电路影响的SET脉冲测量电路，其特征在于，包括：
SET脉冲测试链，用于传播脉冲状态信息，由多个反相器依次级联呈链状；
锁存电路，包括与SET脉冲测试链中的反相器一一对应的锁存器，每一级反相器的输出都被接到对应的锁存器上以用于保存该级反相器节点的电平信息；
触发器测试电路，用于将锁存电路中的保持状态保存到移位寄存器中，同时在后续的时钟周期中实现串行输出；
锁存自触发电路，采用SET脉冲测试链中偶数级i的反相器的输出作为输入控制信号，用于在SET脉冲测试链中脉冲信号传播至偶数级i的反相器的输出端时触发产生一个由高变为低的维持信号HOLD及其反信号PASS，所述维持信号HOLD连接到锁存电路中的各个锁存器已使锁存器变为保持状态，使得此时各锁存器中的信号是SET脉冲测试链中各反相器节点的当前状态值。
2.根据权利要求1所述的可消除测量电路影响的SET脉冲测量电路，其特征在于，所述锁存电路中的锁存器高电平穿通、低电平锁存，由HOLD信号有效来控制锁存测试链上脉冲的状态信息。
3.根据权利要求2所述的可消除测量电路影响的SET脉冲测量电路，其特征在于，所述触发器测试电路中的移位寄存器为由与锁存电路中的锁存器一一对应的选择器和触发器组成，选择器用于在W/R控制下在对应锁存器的输出Qi、上一级触发器的输出或初始信号D中选择其一作为同一级触发器的输入，并将触发器的输出作为下一级选择器的一路输入，使得最末级的触发器的输出信号通过输出端Q输出，且第一级选择器的控制信号S0在维持信号HOLD变为低电平后会变为高，从而将锁存器信号存至移位寄存器中，随后控制信号S0将变回低电平，这样使得触发器测试电路的输出端Q将会串行的输出SET脉冲测试链中各节点的信号值。
4.根据权利要求3所述的可消除测量电路影响的SET脉冲测量电路，其特征在于，所述锁存自触发电路包括与非门、锁存器和两条由多个反相器串联组成的反相器串联支路，其中与非门的一路输入为SET脉冲测试链中偶数级i的反相器的输出、另一路输入为重启控制信号RESET，与非门的输出经过锁存后，由锁存器的输出端通过一条反相器串联支路生成维持信号HOLD、锁存器的反相输出端通过另一条反相器串联支路生成维持信号HOLD的反信号PASS。
5.根据权利要求4所述的可消除测量电路影响的SET脉冲测量电路，其特征在于，所述反相器串联支路由四个反相器串联组成。
6.根据权利要求5所述的可消除测量电路影响的SET脉冲测量电路，其特征在于，所述SET脉冲测试链由多个反相器依次级联，所述采用SET脉冲测试链中偶数级i的反相器的输出作为输入控制信号是指采用SET脉冲测试链中第26级反相器的输出作为输入控制信号。
7.一种集成电路芯片，其特征在于，所述集成电路芯片中设有权利要求1～6中任意一项所述的可消除测量电路影响的SET脉冲测量电路。
8.一种集成电路芯片，其特征在于，所述集成电路芯片中设有测试链模块和两套权利要求1～6中任意一项所述的可消除测量电路影响的SET脉冲测量电路，且两套可消除测量电路影响的SET脉冲测量电路的输入相同，且均与测试链模块的输出端相连。
9.一种权利要求8所述集成电路芯片的SET脉冲测量方法，其特征在于，包括：
S1)为被测的集成电路芯片上电；
S2)将被测的集成电路芯片置于辐照环境中进行SET实验，在SET实验中若粒子轰击过程中，捕获可消除测量电路影响的SET脉冲测量电路的脉冲宽度，并判断两套可消除测量电路影响的SET脉冲测量电路的输出是否完全一致，若完全一致，则判定测得的脉冲宽度为外部输入的SET脉冲。
10.根据权利要求9所述集成电路芯片的SET脉冲测量方法，其特征在于，步骤S1)之后、S2)之前还包括检测被测的集成电路芯片的两套可消除测量电路影响的SET脉冲测量电路的输出是否一致的步骤，若一致则跳转执行步骤S2)，否则结束并退出。
CN202110774788.1A 2021-07-08 2021-07-08 可消除测量电路影响的set脉冲测量电路及集成电路芯片 Active CN113484604B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110774788.1A CN113484604B (zh) 2021-07-08 2021-07-08 可消除测量电路影响的set脉冲测量电路及集成电路芯片
US17/852,787 US11828788B2 (en) 2021-07-08 2022-06-29 Single-event transient (SET) pulse measuring circuit capable of eliminating impact thereof, and integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110774788.1A CN113484604B (zh) 2021-07-08 2021-07-08 可消除测量电路影响的set脉冲测量电路及集成电路芯片

Publications (2)

Publication Number Publication Date
CN113484604A true CN113484604A (zh) 2021-10-08
CN113484604B CN113484604B (zh) 2023-04-21

Family

ID=77938180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110774788.1A Active CN113484604B (zh) 2021-07-08 2021-07-08 可消除测量电路影响的set脉冲测量电路及集成电路芯片

Country Status (2)

Country Link
US (1) US11828788B2 (zh)
CN (1) CN113484604B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11867746B2 (en) * 2021-09-14 2024-01-09 Hamilton Sundstrand Corporation Failure detection system for integrated circuit components
CN117474061B (zh) * 2023-12-26 2024-03-19 华中师范大学 一种抗辐射低延迟神经网络推理加速芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408587A (zh) * 2007-10-12 2009-04-15 三洋电机株式会社 半导体集成电路
US20120119780A1 (en) * 2010-11-17 2012-05-17 Aeroflex Colorado Springs Inc. Single event transient direct measurement methodology and circuit
CN103279405A (zh) * 2013-05-30 2013-09-04 南京航空航天大学 适用于片上网络嵌入式ip核的测试壳
CN105572573A (zh) * 2014-10-30 2016-05-11 国际商业机器公司 用于存储器时序测试的扫描链、扫描链构建方法和相应装置
CN105811935A (zh) * 2016-03-06 2016-07-27 中国人民解放军国防科学技术大学 基于动态输入向量的片上set脉冲测试方法
CN106998198A (zh) * 2016-01-26 2017-08-01 中国科学院上海微***与信息技术研究所 一种自适应的触发器加固电路
CN110988496A (zh) * 2019-12-13 2020-04-10 西安电子科技大学 一种三路测试的单粒子瞬态脉冲宽度测量电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568520B2 (en) * 2014-05-16 2017-02-14 Hamilton Sundstrand Corporation Frequency detection circuits
US20180203067A1 (en) * 2017-01-13 2018-07-19 Mediatek Inc. Clock gating circuits and scan chain circuits using the same
FR3069121B1 (fr) * 2017-07-11 2020-01-24 Stmicroelectronics International N.V. Bascule de puce electronique numerique

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408587A (zh) * 2007-10-12 2009-04-15 三洋电机株式会社 半导体集成电路
US20120119780A1 (en) * 2010-11-17 2012-05-17 Aeroflex Colorado Springs Inc. Single event transient direct measurement methodology and circuit
CN103279405A (zh) * 2013-05-30 2013-09-04 南京航空航天大学 适用于片上网络嵌入式ip核的测试壳
CN105572573A (zh) * 2014-10-30 2016-05-11 国际商业机器公司 用于存储器时序测试的扫描链、扫描链构建方法和相应装置
CN106998198A (zh) * 2016-01-26 2017-08-01 中国科学院上海微***与信息技术研究所 一种自适应的触发器加固电路
CN105811935A (zh) * 2016-03-06 2016-07-27 中国人民解放军国防科学技术大学 基于动态输入向量的片上set脉冲测试方法
CN110988496A (zh) * 2019-12-13 2020-04-10 西安电子科技大学 一种三路测试的单粒子瞬态脉冲宽度测量电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
薛召召 等: "单粒子瞬态脉冲窄化的试验测试电路设计", pages 607 - 611 *

Also Published As

Publication number Publication date
CN113484604B (zh) 2023-04-21
US20230008982A1 (en) 2023-01-12
US11828788B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US11828788B2 (en) Single-event transient (SET) pulse measuring circuit capable of eliminating impact thereof, and integrated circuit chip
Fazeli et al. Soft error rate estimation of digital circuits in the presence of multiple event transients (METs)
US7055077B2 (en) Systems and methods for circuit testing
US9316691B2 (en) Method and apparatus for fault injection
US20060220716A1 (en) Electronic circuitry protected against transient disturbances and method for simulating disturbances
Mongkolkachit et al. Design technique for mitigation of alpha-particle-induced single-event transients in combinational logic
Poivey et al. Radiation characterization of microsemi ProASIC3 flash FPGA family
CN104502750B (zh) 一种触发器单元单粒子翻转效应实验验证电路
Steckert et al. Design of FPGA-based radiation tolerant quench detectors for LHC
US20100064092A1 (en) Interface for writing to memories having different write times
Zhang et al. A fault injection platform supporting both SEU and multiple SEUs for SRAM-based FPGA
Zhang et al. A fast scrubbing method based on triple modular redundancy for SRAM-Based FPGAs
Zamani et al. Online missing/repeated gate faults detection in reversible circuits
Yang et al. Detection of internal stuck-open faults in scan chains
Tsiligiannis et al. Investigation on the sensitivity of a 65nm Flash-based FPGA for CERN applications
Voyiatzis An accumulator-based compaction scheme for online BIST of RAMs
CN111487472B (zh) 一种测量单粒子瞬态脉冲宽度的电路结构
Reviriego et al. An efficient technique to protect serial shift registers against soft errors
Gill et al. Soft delay error analysis in logic circuits
Rezzak et al. Proton Characterization of RTG4 Flash-Based FPGA for LEO Environment
Berg et al. Microsemi RTG4 Rev C Field Programmable Gate Array Single Event Effects (SEE) Heavy-Ion Test Report
Yu et al. An effective approach to detect logic soft errors in digital circuits based on GRAAL
Berg et al. Actel ProASIC A3PE3000L-PQ208 Field Programmable Gate Array Single Event Effects (SEE) High-Speed Test Plan-Phase II
Hosseinabady et al. Single-event upset analysis and protection in high speed circuits
US10911035B1 (en) Fixed-width pulse generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant