CN105811935A - 基于动态输入向量的片上set脉冲测试方法 - Google Patents

基于动态输入向量的片上set脉冲测试方法 Download PDF

Info

Publication number
CN105811935A
CN105811935A CN201610124947.2A CN201610124947A CN105811935A CN 105811935 A CN105811935 A CN 105811935A CN 201610124947 A CN201610124947 A CN 201610124947A CN 105811935 A CN105811935 A CN 105811935A
Authority
CN
China
Prior art keywords
set pulse
inverters
chain
input vector
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610124947.2A
Other languages
English (en)
Other versions
CN105811935B (zh
Inventor
梁斌
池雅庆
刘尧
向文超
陈建军
胡春媚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201610124947.2A priority Critical patent/CN105811935B/zh
Publication of CN105811935A publication Critical patent/CN105811935A/zh
Application granted granted Critical
Publication of CN105811935B publication Critical patent/CN105811935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/023—Measuring pulse width
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了基于动态输入向量的片上SET脉冲测试方法，目的是提供一种与电路实际工作环境更为接近的片上SET脉冲测试方法。技术方案是：1.设计基于动态输入向量的片上SET脉冲测试电路；2.对基于动态输入向量的片上SET脉冲测试电路上电，在反相器链的输入端加载一个动态输入向量；3.将基于动态输入向量的片上SET脉冲测试电路置于粒子辐射环境中，测试SET脉冲，最终在外部主机端口得到动态输入向量下电路产生的SET脉冲。本发明相比于现有片上SET脉冲测试方法，测得的SET脉冲个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等与电路在实际工作过程中受到单粒子轰击时所产生的SET脉冲更为接近，从而使得测试结果更具指导意义，降低集成电路软错误率分析的难度。

Description

基于动态输入向量的片上SET脉冲测试方法
技术领域
本发明涉及一种片上单粒子瞬态(Single-EventTransient，SET)脉冲测试方法，特别涉及一种基于动态输入向量的片上SET脉冲测试方法。
背景技术
应用于航天、航空的电子***很容易受到辐射效应的影响而失效。辐射环境下工作的电子***，主要考虑的辐射效应有单粒子效应(Single-EventEffect，SEE)和总剂量效应(TotalIonizingDose，TID)两种。随着集成电路工艺特征尺寸的不断缩小，总剂量效应对芯片的影响在逐渐减小；而单粒子效应对航天设备中电子器件的影响则在日益加剧。
作为单粒子效应的一种，SET通常是由宇宙射线、太阳粒子事件、超铀材料自然衰变或者是核武器***所产生的高能粒子轰击电路所导致电路功能突变的现象。半导体器件在受到单粒子轰击后，高能粒子的能量沉积会导致粒子的碰撞电离，在浓度梯度和电场的作用下电离出的电荷被收集和输运，导致电路结点出现电流和电压瞬时突变。
随着工艺尺寸的不断缩减，集成电路中的时钟频率也在不断上升。国际上学者普遍的观点是时钟频率的增加会提高SET脉冲锁存的概率，然而随着时钟频率的上升，电路内部节点状态的变化速度也随之增加，这将给集成电路软错误率的分析带来巨大的挑战。
目前，国际上常见的SET脉冲宽度测试电路如图1所示(Narasimham等人2006年在IEEETransactiononDeviceandMaterialsReliability上发表的“On-ChipCharacterizationofSingle-EventTransientPulsewidths”文章中首次提出的一种可测试SET脉冲宽度的片上自触发电路)，由N(N为大于1的自然数，根据工艺尺寸和离子辐照试验环境来决定N的大小)级反相器组成的反相器链构成的SET脉冲产生电路，以及脉冲宽度测试电路组成，第i级反相器记为INVi，i为整数，1≤i≤N。SET脉冲宽度进行测试的过程是将图1的输入固定为0或者1(即采用静态输入向量进行片上SET脉冲的测试，见图2中固定为0的静态输入信号、固定为1的静态输入信号)。然而，在真实的电路中，输入是不断发生变化的(即输入是动态变化的，变化的最大频率为时钟频率，如图2频率为1GHz的动态输入信号所示)，真实电路中动态输入信号不断在0、1之间变化。
对于SET脉冲产生电路，如图3中的反相器INV2的PMOS管，在输入为静态向量(固定为0或者1由INV2的输入来确定，图3中INV2的输入端口固定为1)的情况时，假设该晶体管受到单粒子的轰击，可以产生宽度为300ps的SET脉冲，则在输出端口的信号输出处可以测试到300ps的SET脉冲宽度。而当输入向量动态变化时，针对图3的SET脉冲产生电路，在信号输入处加载如图2中频率为1GHz的动态输入信号，同样对于INV2中的PMOS，当没有粒子轰击时，没有产生SET脉冲，反相器INV2的输出如图4中的反相器INV2的输出所示；而当有粒子轰击时，且时间发生在其输出跳变为高电平附近时，如图4中箭头所指的地方，SET产生在输出跳变为高电平之前，这时本来可以产生的300ps的SET脉冲将由于INV2的输出此时也变为高电平而造成实际产生的SET脉冲宽度被输出的高电平进行了削减，具体表现在信号输出端口的现象为SET脉冲宽度小于300ps，如图4中消减后的SET脉冲宽度。这种现象在低频下发生的概率相对较少，但是在高频下发生的概率将会大大增加。
以上分析说明，采用静态输入向量进行片上SET脉冲测试的方法，与电路的实际工作情况背离，使得测得的SET脉冲的个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等均与电路在实际工作过程中受到单粒子轰击时所产生的SET脉冲的个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等有所偏差，给集成电路软错误率的分析带来困难。
发明内容
本发明要解决的技术问题是：集成电路在实际工作过程中，其输入是随时间不断发生变化的，即输入是动态变化的；但是，目前国际上测试SET脉冲宽度时电路输入均是恒定的——固定为0或者1，即采用静态输入向量进行片上SET脉冲的测试。与电路实际工作情况的背离将使得采用目前的片上SET脉冲测试方法所测得的SET脉冲的个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等均与电路在实际工作过程中受到单粒子轰击时所产生的SET脉冲的个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等有所偏差，给集成电路软错误率的分析带来困难。
针对目前基于静态输入向量的片上SET脉冲测试方法所存在的问题，本发明提供一种基于动态输入向量的片上SET脉冲测试方法。基于动态输入向量的SET脉冲测试方法，由于采用与电路实际工作时的输入相同的动态输入进行SET脉冲的测试，所测得的SET脉冲的个数、每个SET脉冲的宽度以及SET脉冲的平均宽度等都会与电路在实际工作过程中受到单粒子轰击时所产生的SET脉冲情况更为接近，从而使得测试结果更具有指导意义，降低集成电路软错误率分析的难度。
本发明的技术方案是：
第一步，设计如图5所示的基于动态输入向量的片上SET脉冲测试电路。基于动态输入向量的片上SET脉冲测试电路由两条完全一样的反相器链(记为第一反相器链、第二反相器链)、异或门、SET脉冲宽度测试电路构成。
第一反相器链、第二反相器链均与异或门相连，均由N级反相器组成。第一反相器链、第二反相器链的输入端连在一起，作为动态向量的输入端口，从基于动态输入向量的片上SET脉冲测试电路外部接收一个动态的输入向量；第一反相器链、第二反相器链的输出分别接异或门的两个输入端口。
异或门与第一反相器链、第二反相器链、SET脉冲宽度测试电路相连，从第一反相器链、第二反相器链接收第一反相器链、第二反相器链的输出脉冲，将第一反相器链、第二反相器链的输出脉冲进行异或运算后，通过输出端口将SET脉冲送给SET脉冲宽度测试电路的输入端口。
SET脉冲宽度测试电路与背景技术中的SET脉冲宽度测试电路相同。SET脉冲宽度测试电路与异或门、外部主机相连。SET脉冲宽度测试电路的输入端口接异或门的输出端口，从异或门接收SET脉冲，测试出SET脉冲宽度后通过输出端口将SET脉冲宽度输出给外部主机。
第二步，对基于动态输入向量的片上SET脉冲测试电路上电，在反相器链的输入端加载一个动态的输入向量，动态输入向量可由晶振产生。
第三步，将基于动态输入向量的片上SET脉冲测试电路置于粒子辐射环境中，利用本发明基于动态输入向量的片上SET脉冲测试电路测试SET脉冲。本发明基于动态输入向量的片上SET脉冲测试方法工作原理如图7所示，由于两条反相器链一模一样，在合理的布局条件下，粒子轰击时，同时打中两条反相器链中、相同级数(记为第i级)处的相同晶体管的概率很低，因此假设在粒子轰击过程中，只有其中一条反相器链有晶体管受到粒子轰击。假设第一反相器链未受到粒子轰击，其输出波形与输入向量完全一致，只是略有延迟；第二反相器链中有晶体管受到粒子轰击。当SET脉冲到达测试电路中的异或门后，由于异或门的两个输入在相同时输出为0，不同时输出为1，此时异或门利用未受粒子轰击的第一反相器链的输出，滤掉了第二反相器链的输出波形中的原始输出成分。如此，再经过SET脉冲宽度测试电路的测试，便可在外部主机端口得到动态输入向量条件下电路实际所产生的SET脉冲。
采用本发明可以达到以下技术效果：
1.本发明基于动态输入向量进行片上SET脉冲测试，具体的输入向量可以根据被测电路实际工作情况下的输入进行确定，由于动态输入向量更加接近真实的电路信号，测试结果也更加接近实际情况。
2.本发明基于动态输入向量的片上SET脉冲测试电路由两条完全一样的反相器链、异或门得到动态输入向量条件下电路实际所产生的SET脉冲。由于两条反相器链一模一样，在合理的布局条件下，粒子轰击时，同时打中两条反相器链中、相同级数处的相同晶体管的概率很低。当只有一条反相器链中的晶体管收到粒子轰击时，两条反相器链的SET脉冲到达异或门后，由于异或门的两个输入在相同时输出为0，不同时输出为1，此时异或门利用未受粒子轰击的第一反相器链的输出，滤掉了第二反相器链的输出波形中的原始输出成分。再经过SET脉冲宽度测试电路的测试，便可在主机端口得到动态输入向量条件下电路实际所产生的SET脉冲。因此，本发明所测得的SET脉冲的个数、每个SET脉冲的宽度以及各个SET脉冲的平均宽度，较目前国际上普遍采用的基于静态输入向量的SET脉冲测试方法所测得的结果更为准确、更加接近实际情况。
附图说明
图1为背景技术中目前国际上所采用的SET脉冲测试电路逻辑结构图；
图2为背景技术中SET脉冲宽度测试电路的三种输入信号示意图，分别为：固定为0的静态输入信号，固定为1的静态输入信号，频率为1GHz的动态输入信号；
图3为背景技术中片上SET脉冲产生电路示意图，箭头所指处为假设的被轰击的节点；
图4为背景技术中当图3中箭头所指处节点被轰击后，在静态条件下，反相器INV2的输出，在箭头处产生一个原始300ps的SET脉冲宽度；在动态条件下，反相器INV2的输出，在箭头处实测到消减后的SET脉冲宽度；
图5为本发明基于动态输入向量的片上SET脉冲测试方法流程图；
图6为本发明基于动态输入向量的片上SET脉冲测试电路逻辑结构图；
图7为本发明基于动态输入向量的片上SET脉冲测试方法工作原理示意图：当两个一模一样的反相器链中某一条链中产生SET脉冲，异或门就会检查出来，并测得脉冲宽度；
图8所示为利用背景技术中目前的片上SET脉冲测试方法对SET脉冲宽度进行Hspice模拟的结果；
图9所示为利用本发明的基于动态输入向量的片上SET脉冲测试方法对SET脉冲宽度进行Hspice模拟的结果。
具体实施方式
图1为背景技术中目前国际上所采用的SET脉冲测试电路逻辑结构图。目前，国际上常见的SET脉冲宽度测试电路由N级反相器组成的反相器链构成的SET脉冲产生电路，以及脉冲宽度测试电路组成，第i级反相器记为INVi，i为整数，1≤i≤N。SET脉冲宽度进行测试的过程是将图1的输入固定为0或者1(即采用静态输入向量进行片上SET脉冲的测试，见图2中固定为0的静态输入信号、固定为1的静态输入信号)。然而，在真实的电路中，输入是不断发生变化的(即输入是动态变化的，变化的最大频率为时钟频率，如图2频率为1GHz的动态输入信号所示)，真实电路中动态输入信号不断在0、1之间变化。
图3为背景技术中片上SET脉冲产生电路示意图。对于SET脉冲产生电路，如图3中的反相器INV2的PMOS管，在输入为静态向量(固定为0或者1由INV2的输入来确定，图3中INV2的输入端口固定为1)的情况时，假设该晶体管受到单粒子的轰击，箭头所指处为假设的被轰击的节点，如图4所示，当图3中箭头所指处节点被轰击后，在静态条件下，反相器INV2的输出，在箭头处产生一个原始300ps的SET脉冲宽度；在动态条件下，当输入向量动态变化时，针对图3的SET脉冲产生电路，在信号输入处加载如图2中频率为1GHz的动态输入信号，同样对于INV2中的PMOS，当没有粒子轰击时，没有产生SET脉冲，反相器INV2的输出如图4中的反相器INV2的输出所示；而当有粒子轰击时，且时间发生在其输出跳变为高电平附近时，如图4中箭头所指的地方，SET产生在输出跳变为高电平之前，这时本来可以产生的300ps的SET脉冲将由于INV2的输出此时也变为高电平而造成实际产生的SET脉冲宽度被输出的高电平进行了削减，具体表现在信号输出端口的现象为SET脉冲宽度小于300ps，如图4中消减后的SET脉冲宽度。这种现象在低频下发生的概率相对较少，但是在高频下发生的概率将会大大增加。
图6为本发明基于动态输入向量的片上SET脉冲测试方法流程图。本发明基于动态输入向量的片上SET脉冲测试方法流程如下：
第一步，设计如图5所示的基于动态输入向量的片上SET脉冲测试电路。基于动态输入向量的片上SET脉冲测试电路由两条完全一样的反相器链(记为第一反相器链、第二反相器链)、异或门、SET脉冲宽度测试电路构成。
第一反相器链、第二反相器链均与异或门相连，均由N级反相器组成。第一反相器链、第二反相器链的输入端连在一起，作为动态向量的输入端口，从基于动态输入向量的片上SET脉冲测试电路外部接收一个动态的输入向量；第一反相器链、第二反相器链的输出分别接异或门的两个输入端口。
异或门与第一反相器链、第二反相器链、SET脉冲宽度测试电路相连，从第一反相器链、第二反相器链接收第一反相器链、第二反相器链的输出脉冲，将第一反相器链、第二反相器链的输出脉冲进行异或运算后，通过输出端口将SET脉冲送给SET脉冲宽度测试电路的输入端口。
SET脉冲宽度测试电路与背景技术中的SET脉冲宽度测试电路相同。SET脉冲宽度测试电路与异或门、外部主机相连。SET脉冲宽度测试电路的输入端口接异或门的输出端口，从异或门接收SET脉冲，测试出SET脉冲宽度后通过输出端口将SET脉冲宽度输出给外部主机。
第二步，对基于动态输入向量的片上SET脉冲测试电路上电，在反相器链的输入端加载一个动态的输入向量，动态输入向量可由晶振产生。
第三步，将基于动态输入向量的片上SET脉冲测试电路置于粒子辐射环境中。经过SET脉冲宽度测试电路的测试，在外部主机端口得到动态输入向量条件下电路实际所产生的SET脉冲。
图7为本发明基于动态输入向量的片上SET脉冲测试方法工作原理示意图。由于两条反相器链一模一样，在合理的布局条件下，粒子轰击时，同时打中两条反相器链中、相同级数(记为第i级)处的相同晶体管的概率很低，因此假设在粒子轰击过程中，只有其中一条反相器链有晶体管受到粒子轰击，当两个一模一样的反相器链中某一条链中产生SET脉冲，异或门就会检查出来，并测得脉冲宽度。假设第一反相器链未受到粒子轰击，其输出波形与输入向量完全一致，只是略有延迟；第二反相器链中有晶体管受到粒子轰击。当SET脉冲到达测试电路中的异或门后，由于异或门的两个输入在相同时输出为0，不同时输出为1，此时异或门利用未受粒子轰击的第一反相器链的输出，滤掉了第二反相器链的输出波形中的原始输出成分。如此，再经过SET脉冲宽度测试电路的测试，便可在外部主机端口得到动态输入向量条件下电路实际所产生的SET脉冲。
图8为利用目前的片上SET脉冲测试方法进行Hspice模拟的结果。该模拟采用图1所示的测试电路。图8中包含3个小图，如图8中最上面的小图所示，在该模拟过程中，输入端口a采用静态输入向量(固定为低电平)，即图中v(a)一直为0。
如图8最下方的小图所示，轰击模拟采用双指数电流源，轰击时刻分别为t＝32ns、38ns、53.5ns和71.9ns的时刻，四个时刻所采用的轰击模拟电流完全相同，轰击位置均选择在反相器链中第二个反相器的输出端。
如图8中间的小图所示，v(y)为整个反相器链的输出信号。该信号波形中的四个脉冲波形分别对应轰击模拟时的四个双指数电流脉冲。从信号y的模拟波形中可直观地看出，在采用静态输入向量及相同的轰击模拟信号的情况下，电路在不同时刻受到轰击时所产生的SET脉冲的宽度完全一致——这从表1所统计的脉冲宽度的具体值也可以看出；同时，在采用静态输入向量进行测试的情况下，电路在受到粒子轰击后所产生的SET脉冲的个数与受到轰击的次数是完全一致的。
图9所示为利用本发明的基于动态输入向量的片上SET脉冲测试方法进行Hspice模拟的结果。
该模拟采用图5所示的测试电路，其中的两条反相器链完全一致，并且与采用静态输入向量进行模拟时电路中的反相器链完全相同。图9中统一包含3个小图，如图9中最上面的小图所示，在该模拟过程中，输入端口a采用动态输入向量(输入为一周期变化信号，信号周期为12ns)。
如图9最下方的小图所示，轰击模拟同样采用双指数电流源，轰击时刻与采用静态输入向量进行模拟时所选择的时刻一致(分别为t＝32ns、38ns、53.5ns和71.9ns的时刻，四个时刻所采用的轰击模拟电流完全相同)、轰击位置均选择在反相器链1中第二个反相器的输出端。
如图9中间的小图所示，在输入四个模拟轰击脉冲的情况下，在输出端y却只观察到了三个SET脉冲；并且，所观察到的三个SET脉冲的宽度各不相同(具体各个SET脉冲的宽度值见表1)。
在模拟过程中，随着轰击时刻的变化，输出端口y处所观察到的SET脉冲的个数以及具体某个SET脉冲的宽度都会有所变化。
表1
上表中的“\”表示对应的SET脉冲不存在。从上表的对比结果可以得出结论：同样的轰击条件下，采用本发明的基于动态输入向量的片上SET脉冲测试方法所测得的SET脉冲的个数、每个SET脉冲的宽度以及各个SET脉冲的平均宽度等与目前的基于静态输入向量的片上SET脉冲测试方法所测得的结果均有所不同。采用本发明的基于动态输入向量的片上SET脉冲测试方法所测得的结果将更加符合电路实际工作过程中受到粒子轰击时所产生的SET脉冲的情况。

Claims (3)

1.基于动态输入向量的片上SET脉冲测试方法，其特征在于包含以下步骤：
第一步，设计基于动态输入向量的片上SET脉冲测试电路；基于动态输入向量的片上SET脉冲测试电路由两条完全一样的反相器链，记为第一反相器链、第二反相器链，异或门，SET脉冲宽度测试电路构成；
第一反相器链、第二反相器链均与异或门相连，均由N级反相器组成，N为大于1的自然数，根据工艺尺寸和离子辐照试验环境来决定N的大小；第一反相器链、第二反相器链的输入端连在一起，作为动态向量的输入端口，从基于动态输入向量的片上SET脉冲测试电路外部接收一个动态的输入向量；第一反相器链、第二反相器链的输出分别接异或门的两个输入端口；
异或门与第一反相器链、第二反相器链、SET脉冲宽度测试电路相连，从第一反相器链、第二反相器链接收第一反相器链、第二反相器链的输出脉冲，将第一反相器链、第二反相器链的输出脉冲进行异或运算后，通过输出端口将SET脉冲送给SET脉冲宽度测试电路的输入端口；
SET脉冲宽度测试电路与背景技术中的SET脉冲宽度测试电路相同；SET脉冲宽度测试电路与异或门、外部主机相连；SET脉冲宽度测试电路的输入端口接异或门的输出端口，从异或门接收SET脉冲，测试出SET脉冲宽度后通过输出端口将SET脉冲宽度输出给外部主机；
第二步，对基于动态输入向量的片上SET脉冲测试电路上电，在反相器链的输入端加载输入向量；
第三步，将基于动态输入向量的片上SET脉冲测试电路置于粒子辐射环境中，利用本发明基于动态输入向量的片上SET脉冲测试电路测试SET脉冲；经过SET脉冲宽度测试电路的测试，在外部主机端口得到动态输入向量条件下电路实际所产生的SET脉冲。
2.如权利要求1所述的基于动态输入向量的片上SET脉冲测试方法，其特征在于所述反相器链的输入端加载的输入向量是静态输入向量或动态输入向量。
3.如权利要求2所述的基于动态输入向量的片上SET脉冲测试方法，其特征在于所述动态输入向量由晶振产生。
CN201610124947.2A 2016-03-06 2016-03-06 基于动态输入向量的片上set脉冲测试方法 Active CN105811935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610124947.2A CN105811935B (zh) 2016-03-06 2016-03-06 基于动态输入向量的片上set脉冲测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610124947.2A CN105811935B (zh) 2016-03-06 2016-03-06 基于动态输入向量的片上set脉冲测试方法

Publications (2)

Publication Number Publication Date
CN105811935A true CN105811935A (zh) 2016-07-27
CN105811935B CN105811935B (zh) 2018-01-12

Family

ID=56466774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610124947.2A Active CN105811935B (zh) 2016-03-06 2016-03-06 基于动态输入向量的片上set脉冲测试方法

Country Status (1)

Country Link
CN (1) CN105811935B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405385A (zh) * 2016-08-31 2017-02-15 西北核技术研究所 基于触发器链的逻辑电路单粒子效应测试方法
CN106899287A (zh) * 2017-04-12 2017-06-27 长沙中部芯空微电子研究所有限公司 一种长线传输驱动器的加固电路及时钟线长线传输电路
CN110988496A (zh) * 2019-12-13 2020-04-10 西安电子科技大学 一种三路测试的单粒子瞬态脉冲宽度测量电路
CN111342821A (zh) * 2020-03-03 2020-06-26 合肥工业大学 基于fpga的单粒子瞬态脉冲产生和测量***及其方法
CN113484604A (zh) * 2021-07-08 2021-10-08 中国人民解放军国防科技大学 可消除测量电路影响的set脉冲测量电路及集成电路芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782987A (zh) * 2004-09-28 2006-06-07 迈克纳斯公司 随机数发生器及生成随机数的方法
US20090189634A1 (en) * 2008-01-28 2009-07-30 Actel Corporation Single event transient mitigation and measurement in integrated circuits
CN103941178A (zh) * 2014-04-23 2014-07-23 北京大学 一种检测集成电路制造工艺中工艺波动的检测电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782987A (zh) * 2004-09-28 2006-06-07 迈克纳斯公司 随机数发生器及生成随机数的方法
US20090189634A1 (en) * 2008-01-28 2009-07-30 Actel Corporation Single event transient mitigation and measurement in integrated circuits
CN103941178A (zh) * 2014-04-23 2014-07-23 北京大学 一种检测集成电路制造工艺中工艺波动的检测电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
向一鸣等: "单粒子瞬态脉冲宽度量化与自测试电路设计", 《微电子学与计算机》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405385A (zh) * 2016-08-31 2017-02-15 西北核技术研究所 基于触发器链的逻辑电路单粒子效应测试方法
CN106405385B (zh) * 2016-08-31 2019-03-05 西北核技术研究所 基于触发器链的逻辑电路单粒子效应测试方法
CN106899287A (zh) * 2017-04-12 2017-06-27 长沙中部芯空微电子研究所有限公司 一种长线传输驱动器的加固电路及时钟线长线传输电路
CN110988496A (zh) * 2019-12-13 2020-04-10 西安电子科技大学 一种三路测试的单粒子瞬态脉冲宽度测量电路
CN110988496B (zh) * 2019-12-13 2021-05-11 西安电子科技大学 一种三路测试的单粒子瞬态脉冲宽度测量电路
CN111342821A (zh) * 2020-03-03 2020-06-26 合肥工业大学 基于fpga的单粒子瞬态脉冲产生和测量***及其方法
CN113484604A (zh) * 2021-07-08 2021-10-08 中国人民解放军国防科技大学 可消除测量电路影响的set脉冲测量电路及集成电路芯片
CN113484604B (zh) * 2021-07-08 2023-04-21 中国人民解放军国防科技大学 可消除测量电路影响的set脉冲测量电路及集成电路芯片

Also Published As

Publication number Publication date
CN105811935B (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
CN105811935A (zh) 基于动态输入向量的片上set脉冲测试方法
Omana et al. A model for transient fault propagation in combinatorial logic
Eslami et al. A survey on fault injection methods of digital integrated circuits
Wirthlin et al. The reliability of FPGA circuit designs in the presence of radiation induced configuration upsets
CN108363894B (zh) 一种电路级单粒子效应仿真平台
Loveless et al. On-chip measurement of single-event transients in a 45 nm silicon-on-insulator technology
Alexandrescu et al. New methods for evaluating the impact of single event transients in VDSM ICs
Rossi et al. Multiple transient faults in logic: An issue for next generation ICs?
CN102636744A (zh) 一种检测fpga单粒子效应与其时序特性关系的装置及方法
Tang et al. Soft error reliability in advanced CMOS technologies-trends and challenges
Wirth et al. Accurate and computer efficient modelling of single event transients in CMOS circuits
US20230008982A1 (en) Single-Event Transient (SET) Pulse Measuring Circuit Capable of Eliminating Impact Thereof, and Integrated Circuit Chip
Cha et al. A fast and accurate gate-level transient fault simulation environment
Andjelkovic et al. Use of decoupling cells for mitigation of SET effects in CMOS combinational gates
CN104502750B (zh) 一种触发器单元单粒子翻转效应实验验证电路
Keren et al. Characterization and mitigation of single-event transients in Xilinx 45-nm SRAM-based FPGA
Kritikakou et al. Flodam: Cross-layer reliability analysis flow for complex hardware designs
Kumar et al. A low power soft error suppression technique for dynamic logic
CN104615829B (zh) 频率感知的快速dff软错误率评估方法与***
Chernyakov et al. Comparative Analysis of Layout-Aware Fault Injection on TMR-based DMA Controllers
Trivedi et al. Development of Radiation Hardened by Design (RHBD) primitive gates using 0.18 μm CMOS technology
Bhattacharya et al. RADJAM: A novel approach for reduction of soft errors in logic circuits
Abufalgha et al. Design-time reliability evaluation for digital circuits
Li et al. Study on the single-event upset sensitivity of 65-nm CMOS sequential logic circuit
Abufalgha Reliability-energy-performance optimisation in combinational circuits in presence of soft errors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant