CN113473050A - 光电转换装置、光电转换***和移动物体 - Google Patents

光电转换装置、光电转换***和移动物体 Download PDF

Info

Publication number
CN113473050A
CN113473050A CN202110344940.2A CN202110344940A CN113473050A CN 113473050 A CN113473050 A CN 113473050A CN 202110344940 A CN202110344940 A CN 202110344940A CN 113473050 A CN113473050 A CN 113473050A
Authority
CN
China
Prior art keywords
metal
semiconductor element
photoelectric conversion
element layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110344940.2A
Other languages
English (en)
Inventor
大贯裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021017514A external-priority patent/JP2022007971A/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN113473050A publication Critical patent/CN113473050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W30/00—Purposes of road vehicle drive control systems not related to the control of a particular sub-unit, e.g. of systems using conjoint control of vehicle sub-units
    • B60W30/08—Active safety systems predicting or avoiding probable or impending collision or attempting to minimise its consequences
    • B60W30/09—Taking automatic action to avoid collision, e.g. braking and steering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2554/00—Input parameters relating to objects
    • B60W2554/80—Spatial relation or speed relative to objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0916—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09519—Bonding areas having different functions including bonding areas providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了光电转换装置、光电转换***和移动物体。光电转换装置包括：第一芯片，具有第一半导体元件层，第一半导体元件层包括多个像素电路的像素区域；以及第二芯片，具有第二半导体元件层。第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合。多个金属接合部包括部署在平面图中与像素区域重叠的区域中的第一金属接合部和第二金属接合部。第一金属接合部连接多个像素电路中的至少任一个像素电路与第二半导体元件层。第二金属接合部在与像素区域重叠的区域中连接到多个像素电路中的至少任一个像素电路而不连接到第二半导体元件层。

Description

光电转换装置、光电转换***和移动物体
技术领域
本发明涉及光电转换装置、光电转换***和移动物体。
背景技术
已知一种光电转换装置包括按层堆叠的芯片，这些芯片是具有像素电路的芯片和具有用于处理来自像素电路的信号的电路的芯片。日本专利公开No.2019-068265讨论了一种光电转换装置，该光电转换装置包括按层堆叠的芯片，这些芯片是具有多个像素电路的芯片和具有多个电路的芯片。
在日本专利申请公开No.2019-068265中讨论的光电转换装置包括导电构件，该导电构件电连接像素电路与电路并且将具有像素电路的芯片与具有电路的芯片彼此接合。在日本专利公开No.2019-068265中，导电构件的数量小于像素电路的数量。更具体地，在像素电路以阵列形式布置的像素区域中，针对多个像素电路选择性地部署一个导电构件。因此，一些像素电路设置有导电构件，而其它像素电路不设置导电构件。
每个导电构件经由金属布线连接像素电路与电路。通常，由于金属布线相对于层间绝缘膜具有高的导热性，因此大量的热在导电构件中传递。此外，在不设置导电构件的像素电路中，与设置有导电构件的像素电路相比，在光电转换元件和信号处理电路中的至少任一个中产生的热几乎不传递。因此，在设置有导电构件的像素电路与不设置导电构件的像素电路之间出现不均匀的热传递。
发明内容
本发明涉及在包括多个堆叠的半导体元件层的光电转换装置中减小不均匀的热传递。
本发明在其第一方面提供了一种光电转换装置，该光电转换装置包括：第一芯片，具有第一半导体元件层，第一半导体元件层包括部署有多个像素电路的像素区域；以及第二芯片，具有第二半导体元件层，其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，其中，多个金属接合部包括部署在平面图中与像素区域重叠的区域中的第一金属接合部和第二金属接合部，其中，第一金属接合部连接多个像素电路中的至少任一个像素电路与第二半导体元件层，并且其中，第二金属接合部在平面图中与像素区域重叠的区域中连接到多个像素电路中的至少任一个像素电路而不连接到第二半导体元件层。
本发明在其第二方面提供了一种光电转换装置，该光电转换装置包括：第一芯片，具有第一半导体元件层，第一半导体元件层包括部署有多个像素电路的像素区域；以及第二芯片，具有第二半导体元件层，其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，其中，多个金属接合部包括部署在平面图中与像素区域重叠的区域中的第一金属接合部和第二金属接合部，其中，第一金属接合部连接多个像素电路中的至少任一个像素电路与第二半导体元件层，并且其中，第二金属接合部在平面图中与像素区域重叠的区域中连接到第二半导体元件层而不连接到多个像素电路中的任一个。
本发明在其第三方面提供了一种光电转换装置，该光电转换装置包括：第一芯片，具有第一半导体元件层，第一半导体元件层包括多个像素电路；以及第二芯片，具有第二半导体元件层，其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，其中，多个金属接合部包括第一金属接合部和第二金属接合部，其中，第一金属接合部连接多个像素电路中的至少任一个像素电路与第二半导体元件层，并且其中，在多个金属接合部中的四个或更多个第二金属接合部与第一半导体元件层之间部署一个第四布线图案，并且该一个第四布线图案连接到四个或更多个第二金属接合部中的每个第二金属接合部，或者在多个金属接合部中的四个或更多个第二金属接合部与第二半导体元件层之间部署一个第二布线图案，并且该一个第二布线图案连接到四个或更多个第二金属接合部中的每个第二金属接合部。
本发明在其第四方面提供了一种光电转换装置，该光电转换装置包括：第一芯片，具有第一半导体元件层，第一半导体元件层包括多个像素电路；以及第二芯片，具有第二半导体元件层，其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，其中，多个金属接合部包括第一金属接合部和第二金属接合部，其中，第一金属接合部连接多个像素电路中的至少任一个像素电路与第二半导体元件层，其中，第二金属接合部的在第一半导体元件层的一侧的表面和第二金属接合部的在第二半导体元件层的一侧的表面中的任一个表面连接到部署在第一半导体元件层和第二金属接合部之间的第四布线图案，或者连接到部署在第二半导体元件层和第二金属接合部之间的第二布线图案，并且其中，除了第二金属接合部的在第一半导体元件层的一侧的表面和第二金属接合部的在第二半导体元件的一侧的表面以外的第二金属接合部的整个表面与绝缘材料接触。
本发明在其第五方面提供了一种光电转换***，该光电转换***包括：如本发明的第一方面至第四方面中任一个指定的光电转换装置；以及信号处理单元，被配置为处理通过光电转换装置获得的信号。
本发明在其第六方面提供了一种移动物体，该移动物体包括：如本发明的第一方面至第四方面中任一个指定的光电转换装置；距离信息获取单元，被配置为基于来自光电转换装置的信号来获取关于到目标的距离的信息；以及控制单元，被配置为基于距离信息来控制移动物体。
根据以下参考附图对实施例的描述，本发明的其它特征将变得清楚。
附图说明
图1是示意性图示光电转换装置的配置的透视图。
图2是图示像素电路的图。
图3是示意性图示光电转换装置的截面图。
图4是示意性图示根据第一实施例的金属接合部的布置的平面图。
图5A和图5B是图示根据第一实施例的示意性平面图的图，并且图5C和图5D是图示根据第一实施例的示意性截面图的图。
图6是图示根据第一实施例的像素布置图案的图。
图7是示意性图示根据比较例的金属接合部的布置的平面图。
图8A是图示根据比较例的示意性平面图的图，并且图8B和图8C是图示根据比较例的示意性截面图的图。
图9A是图示根据第二实施例的示意性平面图的图，并且图9B和图9C是图示根据第二实施例的示意性截面图的图。
图10A是图示根据第三实施例的示意性平面图的图，并且图10B和图10C是图示根据第三实施例的示意性截面图的图。
图11是图示根据第四实施例的示意性截面图的图。
图12A是图示根据第五实施例的示意性平面图的图，并且图12B是图示根据第五实施例的示意性截面图的图。
图13是图示根据变形例的示意性截面图的图。
图14A和图14B是图示在暗条件下捕获的比较照片的图。
图15是图示根据第六实施例的光电转换***的框图。
图16A和图16B是分别图示根据第七实施例的光电转换***和移动物体的概念图的图。
图17是图示根据第八实施例的光电转换装置的顶视图的示意图。
图18是图示根据第八实施例的沿着线X-X’截取的示意性截面图的图。
图19A至图19E是图示根据第九实施例的布线层的平面图的示意图，并且图19F是图示根据第九实施例的半导体区域和布线层的多晶硅的平面图的示意图。
图20是图示根据第九实施例的布线层的另一示例的图。
图21是图示根据第九实施例的像素电路图的图。
具体实施方式
以下实施例涉及实施本发明的技术构思，但没有限制本发明。在每个附图中图示的构件的大小和位置关系可以被夸大以使描述清楚。在下面的描述中，相同的组件被分配相同的附图标记并且可以省略其冗余描述。
图1图示了根据每个实施例的光电转换装置。光电转换装置是可以被用作例如图像传感器、测光传感器或距离测量传感器的半导体设备。
光电转换装置具有包括芯片1和芯片2的层叠结构。芯片1包括具有像素10中的像素电路的半导体元件层11(第一半导体元件层)和布线结构12(第一布线结构)。根据本说明书，“半导体元件层”不仅包括半导体层，而且包括半导体层和形成在半导体层上的晶体管的栅极。“半导体元件层”不包括布线结构中的布线层。芯片2包括布线结构24(第二布线结构)和包括电路的半导体元件层23(第二半导体元件层)。如下所述，芯片1的布线结构12与芯片2的布线结构24通过金属接合部接合，该金属接合部通过接合两个布线结构中所包括的布线层而形成。金属接合部是指形成一个布线层的金属与另一布线层中所包括的金属直接地接合的结构。
如以下详细描述的，形成像素10的元件布置在半导体元件层11中。像素10的一部分配置可以部署在半导体元件层11中，并且其另一部分可以部署在半导体元件层23中。在这种情况下，部署在半导体元件层11中的像素10中的像素电路的配置是诸如光电二极管之类的光电转换元件。包括光电转换元件的像素电路在平面图中以二维阵列部署在半导体元件层11中。根据本说明书，“平面图”是指从与芯片1与芯片2之间的接合表面垂直的方向观看。半导体元件层11具有多个像素电路以二维阵列部署的像素区域。在图1中，多个像素电路中所包括的多个光电转换元件在半导体元件层11中在行和列方向上以二维阵列设置。
布线结构12包括M个布线层(M是1或更大的整数)和层间绝缘材料。布线结构24包括N个布线层(N是1或更大的整数)和层间绝缘材料。
半导体元件层23包括电路。在图1中，为了便于描述，在芯片2的上表面上图示的配置是部署在半导体元件层23上的配置。电路是指包括例如图1中图示的行扫描电路20、列扫描电路21和信号处理电路22的晶体管中的任一个。信号处理电路22是指像素10(诸如，放大晶体管、选择晶体管和复位晶体管)的配置的一部分、放大电路、选择电路、逻辑计算电路、模数(A/D)转换电路、存储器和用于压缩处理或组合处理的电路中的至少任一个或组合。
像素10可以是指被重复地布置以形成图像的电路的最小单元。包括在像素10中并且部署在半导体元件层11中的每个像素电路仅需要至少包括光电转换元件。像素电路可以包括除了光电转换元件以外的配置。例如，像素电路还可以包括传输晶体管、浮置扩散(FD)、复位晶体管、放大晶体管、电容添加晶体管和选择晶体管中的至少任一个。通常，像素10包括选择晶体管和经由选择晶体管连接到信号线的一组元件。更具体地，选择晶体管可以是像素电路的外边缘。可替代地，像素10可以配置有光电转换元件和传输晶体管的组。另外可替代地，像素10可以配置有一个或多个光电转换元件和一个放大电路或一个A/D转换电路的组。
参考图2，像素电路包括光电转换元件101A和101B、传输晶体管102A和102B、FD103、复位晶体管104、放大晶体管105、选择晶体管106A和106B以及电容添加晶体管107A和107B。一个像素电路可以包括如图2中图示的多个光电转换元件，或者包括一个光电转换元件。
下面，将描述像素电路中所包括的每个配置。在下面的描述中，如果共用地应用该描述，则诸如A和B之类的索引将被省略。
光电转换元件101通过光电转换来产生电子和空穴。例如，光电二极管可以被用作光电转换元件101。传输晶体管102控制是否将在光电转换元件101中产生的信号电荷传递到FD 103。复位晶体管104控制是否将FD 103的电位和光电转换元件101的电位设定为基准电位。电容添加晶体管107控制是否向FD 103添加电容。放大晶体管105放大基于传递到FD103的信号电荷的信号，并且然后输出该信号。选择晶体管106连接到放大晶体管105和输出线17。当选择晶体管106导通时，从放大晶体管105输出的信号被传输到输出线17。在像素电路不包括选择晶体管的情况下，放大晶体管105的导通/关断状态被控制，以控制是否将信号输出到输出线17。输出线17连接到图1中图示的信号处理电路22。传输晶体管102、复位晶体管104、放大晶体管105、选择晶体管106和电容添加晶体管107的栅极被供应有来自图1中图示的行扫描电路20的信号，由此控制每个晶体管的导通/关断状态。
可以设置有滚动快门功能或全局快门功能。滚动快门功能从像素区域的一侧到相对侧顺次地读取每个行。全局快门功能在整个像素区域上同时传递和累积电荷。在像素区域中，对于包括多个像素的每个块，曝光时间可以是不同的。在这种情况下，优选的是，在每个块中金属接合部30B的数量大于金属接合部30A的数量，例如如图3中那样。
在以下实施例中，图2中图示的像素电路部署在芯片1中。由于可以在不增大芯片1的面积的情况下确保光电转换元件101的面积，因此像素的除了光电转换元件101以外的配置可以部署在芯片2上。
图3是示意性图示了光电转换装置的结构的概念的截面图。芯片1和芯片2在接合表面3上按层接合。芯片1的布线结构12和芯片2的布线结构24放置在芯片1的半导体元件层11与芯片2的半导体元件层23之间。在图3中，布线结构12包括三个不同的布线层121、122和123，并且布线结构24包括三个不同的布线层241、242和243。层间绝缘材料124和244部署在布线层之间。
每个布线层包括一个或多个布线图案以及部署在布线图案之间的绝缘材料。例如，布线层122包括布线图案122A(第一布线图案)和布线图案122B(第二布线图案)。每个布线层中所包括的布线图案是存在于相同层中的布线图案。根据本说明书，存在于相同层中的两个不同的布线图案可以被称为布线图案XA和布线图案XB。从一个观点来看，布线图案XA和XB可以传输不同的电位。从另一个观点来看，布线图案XA和XB可以在部署有两个布线图案的布线层的平面上彼此分离。例如，布线图案XA和XB通过部署在其间的绝缘材料而彼此分离。在这种情况下，布线图案XA和XB可以形成一个布线。换句话说，在某个布线层中彼此分离的布线图案XA和XB可以经由另一布线层中的布线图案彼此电连接。
根据本实施例，布线图案122A电连接到某个像素电路中的放大晶体管的栅极。布线图案122B电连接到部署在半导体元件层11中的像素电路中的除了放大晶体管的栅极以外的配置。例如，布线图案122B将电源电压供应到复位晶体管和放大晶体管。布线图案122B可以将接地电压供应到光电转换元件。
布线层121、122、123、241、242和243中的布线图案由金属材料形成。期望的是，铜是布线层121、122、123、241、242和243中的布线图案的主要成分。这意味着铜占整个成分的超过50％。对于布线层121、122、123、241、242和243，期望的是铜占整个成分的超过90％。每个布线层可以由诸如铝、钨或其组合之类的金属形成。包括形成金属接合部的布线图案的布线层123和243可以主要由铜制成，并且除了布线层123和243以外的布线层可以主要由诸如铝、钨或其组合之类的金属制成。用于连接布线层的通孔插塞(via plug)以及用于连接布线层与晶体管的栅极或连接布线层与半导体元件层的接触插塞也由诸如铜、铝、钨或其组合之类的金属制成。
布线层123和243中的布线图案被嵌入在层间绝缘层中的凹入部分。可以通过使用镶嵌工艺(damascene process)来形成布线层123和243中的布线图案。布线层123中的布线图案的金属接合子部31与布线层243中的布线图案的金属接合子部32接合，以形成金属接合部30。
根据本实施例，多个金属接合部30中的一些或全部被分类为以下三种不同类型中的任一种：金属接合部30A(第一金属接合部)、金属接合部30B(第二金属接合部)和金属接合部30C(第三金属接合部)。多个金属接合部30可以包括与这些类型不同的类型的金属接合部。
金属接合部30A部署在平面图中与像素区域重叠的区域中。金属接合部30A连接部署在半导体元件层11中的像素电路和半导体元件层23。在图3中，金属接合部30A连接部署在半导体元件层23中的电路与像素电路的选择晶体管106的源极或漏极。来自光电转换元件的信号经由金属接合部30A被传输到半导体元件层23的电路。如图3中图示的，金属接合部30A与布线层122和242经由通孔插塞15和25连接。然而，可以在不使用通孔插塞的情况下连接金属接合部30A与布线层122和242。更具体地，金属接合部30A与布线层122和242中的至少任一个可以通过直接接触而连接。通孔插塞15可以与形成金属接合部30A的布线层123中的布线图案一体地形成。通孔插塞25可以与形成金属接合部30A的布线层243中的布线图案一体地形成。可以通过使用双镶嵌工艺一体地形成布线图案和通孔插塞。双镶嵌工艺也可应用于除了金属接合部30A以外的金属接合部。
金属接合部30B在平面图中与像素区域重叠的区域中电连接到半导体元件层11和23中的任一个。在图3中未图示将金属接合部30B连接到半导体元件层11和23中的任一个的与半导体元件层11和23中的任一个接触的接触插塞。金属接合部30B至少在平面图中与像素区域重叠的区域中不连接到半导体元件层11和23中的另一个。金属接合部30B在像素区域中不电连接到半导体元件层11和23中的另一个的状态是指金属接合部30B在平面图中与像素区域重叠的区域中不电连接到半导体元件层11和23中的另一个的状态。换句话说，在平面图中与像素区域重叠的区域中，与半导体元件层11和23中的另一个接触的接触插塞没有一个与金属接合部30B电连续。此外，本发明包括以下配置：金属接合部30B在平面图中不与像素区域重叠的区域中连接到半导体元件层11和23中的另一个。例如，在图3中，本发明包括以下配置：接地电压经由布线图案被从半导体元件层23的不与像素区域重叠的区域供应到布线图案122B。在图3中，金属接合部30B在平面图中与像素区域重叠的区域中连接到半导体元件层11而不连接到半导体元件层23。金属接合部30B可以连接到布线层122和242二者，只要金属接合部30B在平面图中与像素区域重叠的区域中不连接到半导体元件层11和23中的任一个即可。
从另一个观点来看，金属接合部30B的在半导体元件层11的一侧的表面连接到通孔插塞，或者经由通孔插塞连接到布线层122中的布线图案，并且金属接合部30B的在半导体元件层23的一侧的整个表面与绝缘材料接触。可替代地，在通过双镶嵌法形成的金属接合部30B的情况下，例如，半导体元件层11的一侧的表面具有用于与布线层122中的布线图案连接的突出部，并且半导体元件层23的一侧的整个表面与绝缘材料接触。换句话说，金属接合部30B的在半导体元件层11和23中的任一个的一侧的表面连接到布线图案，并且金属接合部30B的在半导体元件层11和23中的另一个的一侧的表面不连接到布线图案。通孔插塞和金属接合部30B可以由相同的材料制成或者由不同的材料制成。
当基于上述观点形成金属接合部30B时，金属接合部30B可以在平面图中与像素区域重叠的区域中连接到半导体元件层11和23二者。
尽管下面将描述细节，但将金属接合部30B与像素电路或半导体元件层23连接使得能够减小光电转换装置中的不均匀的热传递。即使在存在一个金属接合部30B的情况下，与不设置金属接合部30B的情况相比，也可以获得减小不均匀的热传递的效果。因此，金属接合部30B的数量和位置不限于下述的其数量和位置。
金属接合部30A和30B可以经由通孔插塞连接到布线层122和243中的任一个或二者，或者通过直接接触连接到布线层122和243中的至少任一个。
图3中图示的金属接合部30C不电连接到半导体元件层11和23中的任一个。金属接合部30C被用于例如确保每个芯片的接合强度。不需要设置金属接合部30C。更具体地，即使在多个金属接合部30中的每个由金属接合部30A和30B中的任一个形成的情况下，也可以获得减小不均匀的热传递的效果。
(第一实施例)
下面将参考图4至图6来描述根据第一实施例的光电转换装置。根据第一实施例的光电转换装置包括图1至图3中图示的所有配置。
图4是示意性图示了金属接合部的布置的平面图。为了简化描述，针对以五行五列部署的每个像素10部署有两个行扫描线16和一个垂直输出线17的像素区域。与图2中图示的每个晶体管的栅极连接的控制线中的两个被图示为图4中图示的两个行扫描线16。图2中图示的输出线17A和17B中的一个被图示为图4中图示的垂直输出线17。对于每个行，部署布线19。布线19可以例如被供应有固定电压或者可以被浮置。供应有固定电压的布线是例如供应有电源电压(例如，VDD)的布线或供应有接地电压(例如，GND)的布线。图2中图示的复位线VDD被图示为图4中图示的布线19。
可以根据布线图案的布置来适当地设定金属接合部30B要连接到哪个布线。图4图示了金属接合部30B连接到布线19的示例。然而，如下述实施例一样，金属接合部30B可以连接到行扫描线16和垂直输出线17。在设置有金属接合部30C的情况下，可以通过不将金属接合部30B的一部分连接到任何布线图案来用金属接合部30C替换金属接合部30B。
在像素10以五行五列布置的像素区域中，针对每个行设置用于电连接两个行扫描线16与行扫描电路20的至少两个电金属接合部30A。另外，针对每个列设置用于电连接一个垂直输出线17与信号处理电路22的至少一个金属接合部30A。在平面图中，金属接合部30(30A和30B)被部署为与部署在芯片1中的像素10的配置(例如，像素电路)重叠。换句话说，在平面图中，多个金属接合部30以多个行和多个列部署。为了方便起见，包括用于电连接行扫描线16与行扫描电路20的金属接合部30A的像素10被称为像素10A，并且包括用于电连接垂直输出线17与信号处理电路22的金属接合部30A的像素10被称为像素10B。另外，像素区域中的包括连接到半导体元件层11而不连接到半导体元件层23的金属接合部30B的像素10被称为像素10C。
图5A是示意性图示了芯片1的布线层122并图示了像素区域中的七行七列的像素10的平面图。图5A图示了除了作为部署在布线层122中的布线图案的布线19和垂直输出线17以外金属接合部30A和30B以及通孔插塞15的位置。在图5A中，用长虚线绘制金属接合部30A，并且用点线绘制金属接合部30B。金属接合部30的形状在平面图中不限于正方形，而是可以是具有圆角的正方形或圆形。通孔插塞15连接布线层122中的布线图案与金属接合部30。
图5B是示意性图示了芯片1的布线层121的平面图，包括行扫描线16和通孔插塞18。
图5C是沿着线X-X'截取的图5A和图5B中图示的平面图的截面图。图5D是沿着线Y-Y'截取的图5A和图5B中图示的平面图的截面图。如图5D中图示的，像素10A和10B包括金属接合部30A，并且像素10C包括金属接合部30B。在图5C中，金属接合部30A连接半导体元件层11和23。在图5C中，如上所述，金属接合部30B在平面图中与像素区域重叠的区域中不连接到半导体元件层23。更具体地，金属接合部30B在平面图中与像素区域重叠的区域中不连接半导体元件层11和23，而经由布线层122连接到半导体元件层11。
如图5A至图5D中图示的，连接至少两个金属接合部30B和布线层122中的布线图案122B。根据本实施例，布线图案是指在平面图中分离的布线层。期望的是，至少四个金属接合部30B连接到布线图案122B。与在金属接合部30B中的每个连接到分离的布线图案中的一个布线图案的情况下相比，如上所述将多个金属接合部30B连接到一个连续的布线图案122B使得能够确保较大的布线图案122B的体积。该配置促进了来自半导体元件层11的热辐射。
期望的是，在平面图中布线图案122B的面积大于布线图案122A的面积。该配置使得能够确保余热(waste heat)路径。例如，可以例如通过比较与五行五列的像素对应的布线图案来比较布线图案122A和122B的面积。
当在芯片1上观察1000μm×1000μm的区域时，期望的是，布线图案122B的面积是布线图案122A的面积的至少10倍，并且更期望的是，布线图案122B的面积是布线图案122A的面积的至少20倍。
图6图示了根据本实施例的光电转换装置中的以25行25列布置像素的像素区域中的像素10A、10B和10C的布置图案的示例。在像素区域中，每个行包括具有金属接合部30A的两个像素10A，并且每个列包括具有金属接合部30A的一个像素10B。其它像素10C包括金属接合部30B。
以下将描述细节。根据本实施例，如图6中图示的，当观察行和列中的至少任一个时，除了包括金属接合部30A的像素10A和10B以外的像素10C包括金属接合部30B。更具体地，金属接合部30B的数量大于金属接合部30A的数量。在上述配置中，像素区域和金属接合部在像素区域中没有局部地连接，并且像素区域与金属接合部连接的区域的数量可以增大。因此，与在不部署金属接合部30B的情况下相比，以这种方式部署金属接合部30B使得能够在较大的程度上减小不均匀的热传递。
如图6中图示的，由于在每个像素10中部署金属接合部30A或30B，因此金属接合部30之间的距离可以保持恒定。这使得能够在较大的程度上减小不均匀的热传递。可以在一个像素10中部署多个金属接合部30。对于每个像素10，部署的金属接合部30的数量可以不同。此外，在一些像素10中可以不部署金属接合部30。例如，金属接合部30B仅部署在图6中图示的像素10C中的一个中，并且金属接合部30不部署在其它像素10C中或者金属接合部30C部署在其它像素10C中。
下面将参考图7和图8A至图8C中图示的比较例来描述本实施例的效果。下面将描述比较例的配置。
图7是示意性图示了根据比较例的金属接合部的布置的平面图。比较例与第一实施例的不同之处在于不部署金属接合部30B。图8A是图示了根据比较例的布线层122的平面图。在图8A中，用长虚线绘制金属接合部30A，并且用长双点划线绘制金属接合部30C。尽管未图示，但与布线层121对应的布线与根据第一实施例的图5B中图示的布线相同。图8B是沿着图8A中图示的线X-X’截取的截面图。图8C是沿着图8A中图示的线Y-Y’截取的截面图。
如图8A、图8B和图8C中图示的，在比较例中，不部署金属接合部30B。更具体地，多个金属接合部30包括不与半导体元件层11和23中的任一个连接的金属接合部30C或金属接合部30A。
图14A图示了由根据比较例的光电转换装置在暗条件下捕获的图像，并且图14B图示了在相同条件下由根据第一实施例的光电转换装置在暗条件下捕获的图像。在图14A和图14B中，颜色取决于输出而改变，即，在较小的输出的情况下图像变得更黑，而在较大的输出的情况下图像变得更白。
参考图14A，在经由金属接合部30A电连接的像素的区域附近，图像变黑。此外，在包括不与布线层122连接的金属接合部30C的像素的区域附近，图像变白。在比较例中，以这种方式，对于每个像素而言不均匀输出产生。在图14B中，相比之下，图像完全变黑。这意味着每个像素的不均匀输出减小。因此，在第一实施例中，与比较例中相比，在较大的程度上减小不均匀输出。
下面描述了根据比较例的不均匀输出的发生机制的假定以及根据本实施例的不均匀输出的减小的发生机制的假定。下述的机制是发明人的假定，但没有将本发明的效果限于该机制。
作为通常布线层的铜布线的热导率为约400至410[W/mK]，而作为通常层间绝缘材料的氧化硅的热导率为5至15[W/mK]。在像素10A和10B附近产生的热经由布线层和金属接合部30A被辐射到周围。更具体地，像素10A和10B不仅可以在布线层121和122中辐射热，而且可以在布线层123和243中辐射热。因此，与在像素10D的光电转换元件附近产生的热相比，在像素10A和10B的光电转换元件附近产生的热在较大的程度上被辐射。此外，像素10D不包括连接到半导体元件层11的金属接合部。更具体地，在像素10D的光电转换元件附近产生的热仅可以在与像素10连接的布线层121和122中被辐射。因此，与具有较小的热辐射的像素10D相比，具有较大的热辐射的像素10A和10B的光电转换元件提供较小的暗电流。因此，假定由于因热引起的不均匀的暗电流而产生不均匀输出。
此外，根据本实施例，如图5A至图5D中图示的，金属接合部30B和布线层122电连接。更具体地，像素10C不仅可以在布线层121和122中辐射热，而且可以在布线层123和243(金属接合部30B)中辐射热。因此，与比较例中相比，在除了像素10A和10B以外的像素中，可以在较大的程度上减小暗电流。因此，像素10A、10B和10C提供了相同的热辐射程度，在暗条件下捕获的图像中由于暗电流而引起的输出不均匀可以减小。
根据比较例，如上所述，仅金属接合部30A用作余热路径，并且出现局部温度下降。此外，本实施例使得可以在像素区域中增加光电转换元件中产生的热的余热路径的数量。因此，可以均匀地辐射热，并且可以减小或消除不均匀的暗电流。
即使在仅设置一个金属接合部30B的情况下，也可以获得增加余热路径的数量的效果。在设置一个金属接合部30B的情况下，例如，电源布线与金属接合部30B可以彼此连接。金属接合部30B的配置存在各种变化，例如，对于具有m×n个像素的每个像素区域部署一个金属接合部30B，以及对于每个列部署一个金属接合部30B。在任一种情况下，可以获得增加余热路径的数量的效果。
尽管在本实施例中，所有金属接合部30包括金属接合部30A或30B，但本发明不限于此。例如，金属接合部30B可以离散地部署。作为这种配置的示例，金属接合部30C部署在金属接合部30B之间。即使在这种情况下，与在图14A中图示的情况下相比，也将在较大的程度上减小不均匀的暗电流。例如，金属接合部30C部署在金属接合部30B之间的配置也被包括在本发明中。即使在金属接合部30C部署在金属接合部30B之间的情况下，与比较例中相比，可以在较大的程度上减小不均匀的暗电流。在这种情况下，优选的是，金属接合部30B以预定间隔部署。这使得能够在较大的程度上减小不均匀的暗电流。
期望的是，布线层123和243中的布线图案通过直接接触而彼此接合。为了确保接合强度，期望的是布线层123中的层间绝缘材料124也与布线层243中的层间绝缘材料244接合。
如上所述，与比较例中相比，根据第一实施例的配置使得可以在较大的程度上减小由于暗电流而引起的不均匀输出。
(第二实施例)
下面将参考图9A至图9C来描述根据第二实施例的光电转换装置。根据第二实施例的光电转换装置与根据第一实施例的光电转换装置的不同之处在于，部署在布线层121与122之间的布线层125以及布线层122中的布线图案。由于除了以下配置以外的配置与根据第一实施例的配置类似，因此将省略其冗余描述。根据第二实施例的光电转换装置包括图1至图3中图示的所有配置。
图9A是图示了根据第二实施例的光电转换装置的布线层122的平面图。图9B是沿着图9A中图示的线X-X’截取的截面图。图9C是沿着图9A中图示的线Y-Y’截取的截面图。
图9A图示了布线图案122A、122B和122C、金属接合部30A和30B以及通孔插塞15。布线图案122B和122C是供应有电源电压的VDD布线或供应有接地电压的GND布线。根据本实施例，在布线层122中不部署垂直输出线17。布线层125部署在布线层121和122之间。垂直输出线17被包括在布线层125中。因此，垂直输出线17不受在平面图中布线图案122B和122C的布置的限制。因此，多个垂直输出线17可以部署在像素10中。这使得能够通过使用信号处理电路22同时从多个垂直输出线17读取信号，由此读取速度可以提高。
布线图案122B和122C是电源布线或GND布线，因此可以布置有比输出线粗的布线，而不受布线电容的限制。这增大了布线图案122B和122C的面积，因此布线图案122B和122C可以容易地与多个金属接合部30B连接。金属接合部30B中的热辐射增大到与金属接合部30A中的热辐射相同的热辐射程度，由此可以减小由于暗电流而引起的不均匀输出。
在平面图中经由通孔插塞15与金属接合部30B连接的布线图案122B和122C的面积大于在平面图中经由通孔插塞15与金属接合部30A连接的布线图案122A的面积。至少两个金属接合部30B连接到布线图案122B和122C。
(第三实施例)
下面将参考图10A至图10C来描述根据第三实施例的光电转换装置。根据第三实施例的光电转换装置与根据第一实施例和第二实施例的光电转换装置的不同之处在于，芯片2的电路和金属接合部30B连接并且金属接合部30B和芯片1的半导体元件层11不连接。由于除了以下配置以外的配置与根据第一实施例和第二实施例的配置类似，因此将省略其冗余描述。根据第三实施例的光电转换装置包括图1至图3中图示的所有配置。
图10A是图示了根据第三实施例的芯片1的布线层122的平面图。图10B是沿着图10A中图示的线X-X’截取的截面图。图10C是沿着图10A中图示的线Y-Y’截取的截面图。
图10A图示了布线图案122A、122B和122C、金属接合部30B以及通孔插塞15。第三实施例与第二实施例的不同之处在于，作为电源布线或GND布线的布线图案122B和122C与金属接合部30B不连续并且布线层245部署在布线层242和243之间。根据第三实施例，部署金属接合部30B与布线层245经由通孔插塞25连接的像素10E。至少两个金属接合部30B连接到布线层245中的布线图案。
根据第三实施例，部署在像素10E中的金属接合部30B经由通孔插塞25连接到布线层245。更具体地，如像素10A和10B中一样，在部署有像素10E的芯片2中产生的热不仅可以在连接的布线层241、242和245中辐射，而且可以在布线层243和123中辐射。因此，由于像素10E也可以辐射热，因此几乎不出现不均匀的热传递。这使得像素10A和10E中的热辐射程度相等，由此在暗条件下捕获的图像中的不均匀暗电流可以减小。
根据本实施例，在容易产生热的电路部署在半导体元件层23中的情况下，不均匀的热传递可以减小。
(第四实施例)
根据第四实施例的光电转换装置与根据第一实施例的光电转换装置的不同之处在于，金属接合部30B与半导体元件层23连接但不与其电连接。由于除了以下配置以外的配置与根据第一实施例的配置类似，因此将省略其冗余描述。根据第四实施例的光电转换装置包括图1至图3中图示的所有配置。
图11是图示了根据第四实施例的光电转换装置的截面图。
如图11中图示的，根据本实施例的金属接合部30B连接到半导体元件层11的像素电路并且连接到半导体元件层23，但不连接到半导体元件层23的信号处理电路。这意味着通过金属接合部30B的信号没有作为来自像素的信号输出。
更具体地，根据本实施例，金属接合部30B不连接到半导体元件层23的信号处理电路。至少四个金属接合部30B连接到一个金属层。
期望的是，金属接合部30B与半导体元件层23之间的接合部远离电路部署，使得来自像素的信号不拾取噪声。
如同第一实施例一样，本实施例使得可以将在像素电路中产生的热辐射到金属接合部30B，由此可以减小不均匀的热传递。本实施例还使得可以将热从金属接合部30B释放到半导体元件层23，因此可以在较大的程度上减小不均匀的热传递。
(第五实施例)
根据第五实施例的光电转换装置与根据第一实施例的光电转换装置的不同之处在于，金属接合部30B连接到与连接到金属接合部30A的布线图案相同的布线图案，但不电连接到半导体元件层23的信号处理电路。由于除了以下配置以外的配置与根据第一实施例的配置类似，因此将省略其冗余描述。根据第五实施例的光电转换装置包括图1至图3中图示的所有配置。
图12A和图12B分别是示意性图示了根据第五实施例的光电转换装置中的金属接合部30A和30B的布置位置的平面图和截面图。金属接合部30A连接半导体元件层11和23。金属接合部30B在平面图中与像素区域重叠的位置中连接到半导体元件层11但不连接到半导体元件层23。
金属接合部30B连接到金属接合部30A的相同的布线图案，即，布线图案122C。布线图案122C例如是用于供应固定电位的布线。布线图案123C例如是连接到复位晶体管的源极或漏极的布线。
金属接合部30B的在半导体元件层23的一侧的表面与绝缘材料接触。更具体地，金属接合部30B不与部署在布线结构24中的布线图案电连接。
如同第一实施例一样，与在不部署金属接合部30B-即，不连接金属接合部30B和布线层的情况下相比，本实施例使得可以在较大的程度上减小不均匀的余热。
(变形例)
根据第一实施例至第五实施例，金属接合部30B连接到部署在金属接合部30B上方和下方的布线层中的任一个，但不连接到其另一个。本发明不限于此。如图13中图示的，金属接合部30B可以连接到部署在金属接合部30B上方和下方的布线层二者。更具体地，需要金属接合部30B在像素区域中不电连接到半导体元件层11或23，并且可以经由通孔插塞与布线层122和241连续。尽管在这种情况下，用于形成通孔插塞的处理的数量增大，但布线的面积可以增大，因此可以在较大的程度上减小暗电流。
(第六实施例)
图15是图示了根据第六实施例的光电转换***500的配置的框图。根据第六实施例的光电转换***500包括采用光电转换装置的上述配置中的任一个的光电转换装置2000。图15图示了作为光电转换***500的成像***。成像***的具体示例包括数字静态相机、数字便携式摄像机和监视相机。光电转换***500包括光电转换装置2000、透镜5020、光圈504和用于保护透镜5020的挡板506。光电转换***500包括用于处理来自光电转换装置2000的输出信号的信号处理单元5080(图像信号生成单元)。信号处理单元5080执行如下的信号处理操作：对输入信号执行所需的各种类型的校正和压缩并输出该信号。信号处理单元5080可以具有对来自光电转换装置2000的输出信号执行模数(AD)转换处理的功能。光电转换***500还包括用于临时存储图像数据的缓冲存储器单元510以及用于与外部计算机通信的外部接口(I/F)单元512。光电转换***500还包括用于记录和读取成像数据的诸如半导体存储器之类的记录介质514以及用于将数据记录到记录介质514/从记录介质514读取数据的记录介质控制I/F单元516。
光电转换***500还包括用于执行各种计算并控制整个数字静态相机的通用控制/计算单元518以及用于将各种定时信号输出到光电转换装置2000和信号处理单元5080的定时生成单元520。光电转换装置2000将图像信号输出到信号处理单元5080。信号处理单元5080对从光电转换装置2000输出的图像信号执行预定的信号处理并输出图像数据。信号处理单元5080通过使用图像信号来产生图像。
通过使用配置有根据上述实施例中的每个实施例的光电转换装置的光电转换***，可以实现用于获取具有较高的图像质量的图像的成像***。
(第七实施例)
下面将参考图16A和图16B来描述根据第七实施例的光电转换***和移动物体。下面将以与车辆相机相关的成像***的示例为中心来描述本实施例。图16A和图16B图示了车辆***700和安装在车辆***上的成像***的示例。光电转换***701包括两个光电转换装置702、两个图像预处理单元715、集成电路703和两个光学***714。每个光学***714在光电转换装置702上形成被摄体的光学图像。每个光电转换装置702将由光学***714形成的被摄体的光学图像转换成电信号。光电转换装置702是根据上述实施例中的任一个的光电转换装置。图像预处理单元715对从光电转换装置702输出的信号执行预定的信号处理。光电转换***701包括光学***714、光电转换装置702和图像预处理单元715的至少两组。来自每组的图像预处理单元715的输出信号被输入到集成电路703。
作为用于光电转换***701的应用的集成电路的集成电路703包括具有存储器705的图像处理单元704、光学距离测量单元706、视差计算单元707、物体识别单元708和故障检测单元709。图像处理单元704对来自图像预处理单元715的输出信号执行诸如显影处理和缺陷校正之类的图像处理。存储器705主要存储捕获的图像并存储成像像素的缺陷位置。光学距离测量单元706执行被摄体的聚焦和距离测量。视差计算单元707基于由多个光电转换装置702获取的多个图像数据来计算视差(视差图像的相位差)。物体识别单元708识别诸如汽车、道路、标志和人之类的被摄体。在检测到故障时，故障检测单元709向主控制单元713发出警报。
集成电路703可以由专门设计的硬件、软件模块或二者的组合来实现。集成电路703还可以由现场可编程门阵列(FPGA)、专用集成电路(ASIC)或二者的组合来实现。
主控制单元713完全地控制光电转换***701、车辆传感器710和控制单元720的操作。不使用主控制单元713的方法可以是适用的。在该方法中，光电转换***701、车辆传感器710和控制单元720中的每个包括通信接口，并(例如，基于CAN标准)经由通信网络发送和接收控制信号。
集成电路703具有在接收到来自主控制单元713的控制信号时或经由其自身的控制单元向光电转换装置702发送控制信号和设定值的功能。例如，集成电路703发送用于用信号驱动光电转换装置702中的电压开关的设定以及用于针对每个帧改变电压开关的设定。
连接到车辆传感器710的光电转换***701可以检测车辆行进状态(包括车辆速度、偏航率和转向角)、车辆外部的环境以及其它车辆和障碍物的状态。车辆传感器710还用作用于获取关于从视差图像到目标的距离的信息的距离信息获取单元。光电转换***701连接到驾驶支持控制单元711，驾驶支持控制单元711执行诸如自动转向、自动巡航和防碰撞功能之类的各种驾驶支持功能。特别地，碰撞确定功能基于光电转换***701和车辆传感器710的检测结果来推定并确定与其它车辆和障碍物的碰撞。基于该确定，当推定有碰撞时执行碰撞避免控制，并且当发生碰撞时启动安全装置。
光电转换***701还连接到警报装置712，警报装置712基于碰撞确定单元的确定结果来向驾驶员发出警报。例如，如果基于碰撞确定单元的确定结果，碰撞的可能性高，则主控制单元713执行车辆控制，以例如通过施加制动、释放加速器或抑制发动机功率来避免碰撞和减小损害。警报装置712通过产生警报声音、在汽车导航***或仪表板的显示画面上显示警报信息或者向安全带或方向盘施加振动来警告驾驶员。
根据本实施例，光电转换***701捕获车辆周围的图像，例如，车辆前方或后方的图像。图16B图示了在由光电转换***701捕获车辆前方的图像的情况下光电转换***701的布局的示例。
尽管以上以用于避免与其它车辆碰撞的控制为中心描述了本实施例，但也适用于用于跟随其它车辆和将车辆保持在车道内的自动驾驶控制。光电转换***701不仅适用于车辆，而且还适用于诸如船舶、飞机和工业机器人之类的移动物体(移动装置)。另外，光电转换***701不仅适用于移动物体，而且还适用于智能运输***(ITS)和利用物体识别的多种多样的装置。
(第八实施例)
下面将参考图17和图18来描述根据第八实施例的光电转换装置。根据第八实施例的光电转换装置与根据第一实施例的光电转换装置的不同之处在于，部署在像素区域100中的多个像素10中的一些被遮光。设置有焊盘28的焊盘区域27部署在半导体元件层11中。由于除了以下配置以外的要点和配置与根据第一实施例的要点和配置类似，因此将省略其冗余描述。
图17是图示了半导体元件层11的角的平面图。图18是沿着图17中图示的线X-X’截取的截面图。如图17中图示的，在平面图中像素区域100的周围部署设置有多个焊盘28的焊盘区域27。每个焊盘28向光电转换装置和部署在光电转换装置外部的信号处理装置供应电力。多个焊盘28包括用于将来自光电转换装置的信号输出到外部的焊盘以及用于将电源电压输入到光电转换装置的焊盘。用于输入电源电压的焊盘和用于输出信号的焊盘可以部署在某些位置处。例如，用于输入电源电压的焊盘和用于输出信号的焊盘可以交替地部署。可替代地，可以以预定间隔部署用于输出信号的焊盘，并且用于输入电源电压的焊盘可以部署在用于输出信号的焊盘之间。用于输出信号的焊盘可以共同地设置，并且用于输入电源电压的焊盘可以部署在其它区域中。
电源区域26部署在焊盘区域27和像素区域100之间。例如，焊盘区域27与电源区域26之间的边界可以由遮光膜13规定。不设置有光电转换元件而设置有遮光膜13的区域可以被定义为电源区域26。范围从遮光膜13的端部到半导体元件层11的端部的区域可以被定义为焊盘区域27。
遮光膜13被部署为在平面图中与部署在电源区域26和焊盘区域27附近的多个像素10重叠。在平面图中与遮光膜13重叠的像素可以用作用于检测黑色电平的基准值的光学黑色像素(OB像素)。如图17中图示的，像素区域100包括OB像素区域100B和有效像素区域100A，OB像素区域100B包括多个OB像素，有效像素区域100A不包括遮光膜13但包括光入射的光入射像素。
如图18中图示的，焊盘28包括穿透半导体元件层11的沟槽。在从半导体元件层11的光入射表面直到芯片2的布线层242中的布线图案的深度的深度方向上形成沟槽。在焊盘28中，设置用于与形成在芯片2上的布线层242连续的布线接合。
金属接合部30A部署在OB像素区域100B中。参考图18，金属接合部30A连接到半导体元件层11和23。部署在图18中图示的OB像素区域100B中的金属接合部30A将OB像素的信号输出到半导体元件层23。OB像素区域100B可以包括金属接合部，该金属接合部连接到半导体元件层11和23中的任一个而未连接到其另一个。
用于将(从焊盘28输入的)电源电压输入到半导体元件层11和23的金属接合部30D部署在电源区域26中。部署在平面图中不与像素区域100重叠的区域中的金属接合部30D连接半导体元件层11和23。电源电压经由金属接合部30D被输入到半导体元件层11的像素。当将共用电源电压供应到半导体元件层11和23时，从焊盘28输入的电源电压可以经由金属接合部30D被供应到半导体元件层11和23。
不连接到半导体元件层11和23中的任一个的金属接合部30C部署在焊盘区域27中。这使得能够确保芯片1和2之间的接合强度。
可以针对每个半导体元件层划分用于供应电源电压的焊盘28。例如，某个焊盘28可以被配置为向半导体元件层11供应电源电压，而不向半导体元件层23供应电源电压。另外，另一焊盘28可以被配置为向半导体元件层23供应电源电压，而不向半导体元件层11供应电源电压。在这种情况下，金属接合部30B部署在电源区域26中。
用于向半导体元件层11和23供应电源电压的焊盘和用于向半导体元件层11和23中的任一个供应电源电压的焊盘可以被一起设置。在电源区域26中，不连接到半导体元件层11和23中的任一个的金属接合部30C可以被部署为确保芯片1和2之间的接合强度。例如，在电源区域26中，部署在每个焊盘28和最靠近焊盘28中的对应的焊盘28的像素10之间的金属接合部30A连接到半导体元件层11和23。金属接合部30C可以被部署为其它金属接合部。
焊盘区域27不连接到焊盘28，并且可以设置有连接到半导体元件层11和23的金属接合部30A以及连接到半导体元件层11和23中的任一个的金属接合部30B。
如同第一实施例一样，与比较例中相比，本实施例使得可以在较大的程度上减小由于暗电流而引起的不均匀输出。将金属接合部30C部署在适当的位置处使得能够确保芯片1和2之间的接合强度。
(第九实施例)
下面将参考图19A至图19F和图21来描述根据第九实施例的光电转换装置。根据第九实施例的光电转换装置与根据第八实施例的光电转换装置的不同之处在于，芯片1的布线结构12包括五个不同的布线层。由于除了以下配置以外的要点和配置与根据第八实施例的要点和配置类似，因此将省略其冗余描述。
图21图示了根据本实施例的像素电路图。根据本实施例的像素电路与图2中图示的像素电路的不同之处在于，电容添加晶体管107A被划分为开关晶体管109和电容器108。这使得容易改善具有低国际标准化组织(ISO)灵敏度的线性度和动态范围。开关晶体管109的栅电极被控制线控制，并且电容器108的栅极被供应有固定电源电压(例如，VDD)。
布线结构12包括从半导体元件层11起依次的布线层121(金属1)、布线层127(金属2)、布线层126(金属3)、布线层125(金属4)、布线层122(金属5)和布线层123(金属6)。
图19A是图示了布线层123、布线层122以及用于连接布线层123和122的通孔插塞15的布局的平面图。如上所述，布线层123具有用于形成金属接合部的布线图案。用虚线或点线绘制布线层123中的布线图案。布线层122中的布线图案122A经由通孔插塞15连接到(与半导体元件层11和23连接的)金属接合部30A。布线层122中的布线图案122B在平面图中与像素区域重叠的区域中连接到金属接合部30B，金属接合部30B连接到半导体元件层11但不连接到半导体元件层23。在图9A中，不需要金属接合部30B均不连接到半导体元件层23，而是金属接合部30B中的一些可以连接到半导体元件层23的VDD。尽管下面将以布线图案122B为VDD布线的示例情况为中心来描述本实施例，但本发明不限于此。
布线图案122B在平面图中在布线层122中部分地形成狭缝并以网格形式部署。以这种方式在像素区域中相对于布线图案A增大布线图案122B的面积可以促进来自的半导体元件层11的热辐射。
如图20中图示的布线层可以被用于代替图19A中图示的布线层123。图20中图示的布线层与图19A中图示的布线层的不同之处在于，布线图案122B也部署在布置在行、列和对角线方向的多个金属接合部30B之间。更具体地，在平面图中，绝缘材料可以仅部署在布线图案122B和122A之间，即，布线图案122B可以连续地部署。在这种情况下，布线图案的面积可以增大，由此与图19A中图示的情况相比，可以在较大的程度上容易地辐射半导体元件层11中产生的热。
图19B是图示了布线层125以及用于连接布线层125和122的通孔插塞18的布局的平面图。布线层125包括连接到布线图案122B的布线图案125D以及连接到布线图案122A的布线图案125A、125B和125C。布线图案125D连接到金属接合部30B。布线图案125A、125B和125C连接到金属接合部30A。布线图案125A、125B和125C形成垂直输出线17。在图19B中，由于像素区域中的一些像素被放大，因此通孔插塞18仅连接到垂直输出线17中的一些。在未图示的区域中，垂直输出线17经由通孔插塞18连接到布线层122中的布线图案。
在布线层125中，布线图案125D比布线图案125A、125B和125C厚。这使得较容易确保来自半导体元件层11的余热路径。在该层中，每个布线图案的厚度是指其在水平方向上的宽度。例如，每个布线图案的厚度是指其在与垂直输出线17A至17L的纵向方向垂直的方向上的宽度。
图19C是图示了布线层126以及用于连接布线层126和125的通孔插塞的布局的平面图。布线图案126A和126B形成垂直输出线17。布线图案126B连接到布线图案125C。在垂直输出线17当中，布线图案126A、125B和125C超出节距。更具体地，在平面图中，如同布线图案126A一样的部署在布线层126中并在列方向上延伸的布线图案不与如同布线图案125B和125C一样的部署在布线层125中并在列方向上延伸的布线图案重叠。更具体地，在布线层126中垂直延伸的布线图案设置在布线层125中垂直延伸的布线图案之间。经由布线图案126B从布线图案125C读取从像素输出的信号。
布线图案126C连接到布线图案125D。布线图案126D部署在布线层126中。布线图案126D形成GND布线。
图19D是图示了布线层127以及用于连接布线层127和126的通孔插塞的布局的平面图。布线图案127A和127B连接到垂直输出线17。如图19D中图示的，在布线图案127A和127B中，对于每个行，通孔插塞的位置偏移。因此，可以在布线层126以及连接在布线层126中的垂直输出线中以行为单元改变连接目标。
布线图案127C连接到布线图案126C，以形成VDD布线。布线图案127D连接到布线图案126D，以形成GND布线。布线图案127E至127K是针对每个晶体管的控制线。布线图案127E至127K在像素阵列的每个行的一个或多个位置处连接到图19C中图示的布线图案126E。从图1中图示的行扫描电路输出的控制脉冲信号经由金属接合部30A和通孔插塞被供应到布线图案126E。经由通孔插塞连接到布线图案126E的布线图案127E至127K控制每个晶体管。布线图案127L被部署为供应放大晶体管的源极的电位。布线图案127L还被部署为在平面图中与FD和FD布线重叠，从而屏蔽FD。
图19E是图示了布线层121以及用于连接布线层121和127的通孔插塞的布局的平面图。布线图案127A连接到布线图案121A并连接到垂直输出线17。布线图案121B连接到布线图案127B并连接到垂直输出线17。布线图案121C连接到布线图案127C，以形成VDD布线。布线图案121D连接到布线图案127D，以形成GND布线。
布线图案121E至121K是针对每个晶体管的控制线。下面将描述布线图案121E至121K中的每个与每个晶体管之间的连接关系。
布线图案121L连接到布线图案127L。布线图案121M连接FD和放大晶体管的栅极。
图19F是图示了半导体区域和多晶硅的布局的平面图。附图标记101至109对应于图21中图示的像素电路图的配置。
传输晶体管102A的栅极连接到布线图案121J。布线图案121J用作传输晶体管102A的控制线。传输晶体管102B的栅极连接到布线图案121K。布线图案121K用作传输晶体管102B的控制线。
如上所述，FD和放大晶体管105的栅极通过布线图案121M连接。放大晶体管105的源极连接到布线图案121L。放大晶体管105的漏极连接到布线图案121C，以形成VDD布线。
电容添加晶体管107B的栅极连接到布线图案121E。布线图案121E用作电容添加晶体管107B的控制线。
如上所述，电容添加晶体管107A包括开关晶体管109和电容器108。开关晶体管109的栅极连接到布线图案121F。布线图案121F用作开关晶体管109的控制线。电容器108的栅极连接到布线图案121C。
如图19F中图示的，使电容器108的沟道长度大于开关晶体管109的沟道长度。这增大了电容器108的电容，因此可以改善低ISO灵敏度中的动态范围。使开关晶体管109的沟道长度小于电容器108的沟道长度。这改善了开关晶体管109的导通特性，因此可以改善低ISO灵敏度中的线性度。将电容添加晶体管107A划分为电容器108和开关晶体管109使得能够改变电容添加晶体管107B、电容器108和开关晶体管109的阈值电压Vth。因此，每个晶体管的导通和关断特性可以被改变，由此可以实现根据ISO灵敏度的平衡线性度和动态范围二者。
复位晶体管104的栅极连接到布线图案121I。布线图案121I用作复位晶体管104的控制线。复位晶体管104的漏极连接到布线图案121C。
选择晶体管106A和106B的漏极由共用半导体区域形成。选择晶体管106A和106B的漏极连接到布线图案121L。选择晶体管106A的栅极连接到布线图案121H。布线图案121H用作选择晶体管106A的控制线。选择晶体管106B的栅极连接到布线图案121G。布线图案121G用作选择晶体管106B的控制线。选择晶体管106A的源极连接到布线图案121A。选择晶体管106B的源极连接到布线图案121B。
每个像素包括用于向半导体元件层的阱供应固定电位的触点110。固定电位例如是指电源电压(例如，VDD)或接地电压(例如，GND)。尽管期望的是考虑每个像素的成像性能在每个像素中部署触点110，但触点110可以以稀疏的方式部署。
如同第一实施例一样，与比较例中相比，本实施例使得能够在较大的程度上减小由于暗电流而引起的不均匀输出。
尽管在根据本实施例的附图中，在布线层125和122中，连接到金属接合部30B的布线图案的面积增大，但本发明不限于此。例如，在布线层121和127以及其它布线层中，连接到金属接合部30B的布线图案的面积可以增大。
(其它实施例)
尽管基于上述优选实施例具体描述了本发明，但本发明不限于这些实施例，而是可以以各种方式进行修改和改变。这些实施例彼此适用。
根据本发明，在包括多个堆叠的半导体元件层的光电转换装置中，不均匀的热传递可以减小。
虽然已经参考示例性实施例描述了本发明，但要理解，本发明不限于所公开的示例性实施例。随附权利要求的范围应被赋予最宽泛的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (31)

1.一种光电转换装置，其特征在于，包括：
第一芯片，具有第一半导体元件层，第一半导体元件层包括部署有多个像素电路的像素区域；以及
第二芯片，具有第二半导体元件层，
其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，
其中，所述多个金属接合部包括部署在平面图中与像素区域重叠的区域中的第一金属接合部和第二金属接合部，
其中，第一金属接合部连接所述多个像素电路中的至少任一个像素电路与第二半导体元件层，并且
其中，第二金属接合部在平面图中与像素区域重叠的区域中连接到所述多个像素电路中的至少任一个像素电路而不连接到第二半导体元件层。
2.根据权利要求1所述的光电转换装置，
其中，第一布线图案和第二布线图案部署在第二半导体元件层和所述多个金属接合部之间，
其中，第一金属接合部连接到第一布线图案，并且
其中，第二金属接合部不连接到第二布线图案。
3.根据权利要求2所述的光电转换装置，其中，第二金属接合部的在第二半导体元件层的一侧的表面与绝缘材料接触。
4.根据权利要求1所述的光电转换装置，
其中，第一布线图案和第二布线图案部署在第二半导体元件层和所述多个金属接合部之间，
其中，第一金属接合部连接到第一布线图案，并且
其中，第二金属接合部连接到第二布线图案。
5.根据权利要求1所述的光电转换装置，其中，第二金属接合部的在第一半导体元件层的一侧的表面与通孔插塞接触。
6.根据权利要求2所述的光电转换装置，其中，第二金属接合部包括连接到第二布线图案的突出部。
7.一种光电转换装置，其特征在于，包括：
第一芯片，具有第一半导体元件层，第一半导体元件层包括部署有多个像素电路的像素区域；以及
第二芯片，具有第二半导体元件层，
其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，
其中，所述多个金属接合部包括部署在平面图中与像素区域重叠的区域中的第一金属接合部和第二金属接合部，
其中，第一金属接合部连接所述多个像素电路中的至少任一个像素电路与第二半导体元件层，并且
其中，第二金属接合部在平面图中与像素区域重叠的区域中连接到第二半导体元件层而不连接到所述多个像素电路中的任一个。
8.根据权利要求7所述的光电转换装置，
其中，第三布线图案和第四布线图案部署在第一半导体元件层和所述多个金属接合部之间，
其中，第一金属接合部连接到第三布线图案，并且
其中，第二金属接合部不连接到第四布线图案。
9.根据权利要求8所述的光电转换装置，其中，第二金属接合部的在第一半导体元件层的一侧的表面与绝缘材料接触。
10.根据权利要求7所述的光电转换装置，
其中，第三布线图案和第四布线图案部署在第一半导体元件层和所述多个金属接合部之间，
其中，第一金属接合部连接到第三布线图案，并且
其中，第二金属接合部连接到第四布线图案。
11.根据权利要求7所述的光电转换装置，其中，第二金属接合部的在第二半导体元件层的一侧的表面与通孔插塞接触。
12.根据权利要求8所述的光电转换装置，其中，第二金属接合部包括连接到第四布线图案的突出部。
13.一种光电转换装置，其特征在于，包括：
第一芯片，具有第一半导体元件层，第一半导体元件层包括多个像素电路；以及
第二芯片，具有第二半导体元件层，
其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，
其中，所述多个金属接合部包括第一金属接合部和第二金属接合部，
其中，第一金属接合部连接所述多个像素电路中的至少任一个像素电路与第二半导体元件层，并且
其中，在所述多个金属接合部中的四个或更多个第二金属接合部与第一半导体元件层之间部署一个第四布线图案，并且所述一个第四布线图案连接到所述四个或更多个第二金属接合部中的每个第二金属接合部，或者在所述多个金属接合部中的四个或更多个第二金属接合部与第二半导体元件层之间部署一个第二布线图案，并且所述一个第二布线图案连接到所述四个或更多个第二金属接合部中的每个第二金属接合部。
14.一种光电转换装置，其特征在于，包括：
第一芯片，具有第一半导体元件层，第一半导体元件层包括多个像素电路；以及
第二芯片，具有第二半导体元件层，
其中，第一芯片和第二芯片通过在第一半导体元件层和第二半导体元件层之间的多个金属接合部接合，
其中，所述多个金属接合部包括第一金属接合部和第二金属接合部，
其中，第一金属接合部连接所述多个像素电路中的至少任一个像素电路与第二半导体元件层，
其中，第二金属接合部的在第一半导体元件层的一侧的表面和第二金属接合部的在第二半导体元件层的一侧的表面中的任一个表面连接到部署在第一半导体元件层和第二金属接合部之间的第四布线图案，或者连接到部署在第二半导体元件层和第二金属接合部之间的第二布线图案，并且
其中，除了第二金属接合部的在第一半导体元件层的一侧的表面和第二金属接合部的在第二半导体元件的一侧的表面以外的第二金属接合部的整个表面与绝缘材料接触。
15.根据权利要求13所述的光电转换装置，其中，第二金属接合部经由通孔插塞连接到第四布线图案。
16.根据权利要求14所述的光电转换装置，其中，第二金属接合部具有连接到第二布线图案或第四布线图案的突出部。
17.根据权利要求1所述的光电转换装置，其中，供应有固定电压的布线连接到第二金属接合部。
18.根据权利要求17所述的光电转换装置，其中，供应有所述固定电压的布线是VDD布线。
19.根据权利要求1所述的光电转换装置，其中，输出线连接到第一金属接合部。
20.根据权利要求1所述的光电转换装置，其中，铜是所述多个金属接合部的主要成分。
21.根据权利要求1所述的光电转换装置，
其中，所述多个像素电路中的每个像素电路包括光电转换元件，并且
其中，所述多个金属接合部中的每个金属接合部被部署为与光电转换元件中的不同的光电转换元件对应。
22.根据权利要求21所述的光电转换装置，
其中，所述多个金属接合部在平面图中以多个行和多个列部署，并且
其中，在部署在预定行的金属接合部当中，第二金属接合部的数量大于第一金属接合部的数量。
23.根据权利要求22所述的光电转换装置，其中，在部署在预定列的金属接合部当中，第二金属接合部的数量大于第一金属接合部的数量。
24.根据权利要求1所述的光电转换装置，其中，在平面图中，连接到第二金属接合部的布线图案的面积大于与第一金属接合部部署在相同的层中并连接到第一金属接合部的布线图案的面积。
25.根据权利要求24所述的光电转换装置，其中，当观察1000μm×1000μm的区域时，连接到第二金属接合部的布线图案的面积是与第二金属接合部部署在相同的层中并连接到第一金属接合部的布线图案的面积的至少10倍。
26.根据权利要求24所述的光电转换装置，其中，连接到第二金属接合部的布线图案被以网格形式部署。
27.根据权利要求1所述的光电转换装置，其中，第二金属接合部连接到部署在第二半导体元件层中的电路。
28.根据权利要求27所述的光电转换装置，其中，所述电路是用于处理来自像素电路的信号的电路。
29.根据权利要求1所述的光电转换装置，其中，所述多个金属接合部包括不与第一半导体元件层和第二半导体元件层连接的第三金属接合部。
30.一种光电转换***，其特征在于，包括：
根据权利要求1至29中任一项所述的光电转换装置；以及
信号处理单元，被配置为处理通过光电转换装置获得的信号。
31.一种移动物体，其特征在于，包括：
根据权利要求1至29中任一项所述的光电转换装置；
距离信息获取单元，被配置为基于来自光电转换装置的信号来获取关于到目标的距离的信息；以及
控制单元，被配置为基于距离信息来控制移动物体。
CN202110344940.2A 2020-03-31 2021-03-31 光电转换装置、光电转换***和移动物体 Pending CN113473050A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020063833 2020-03-31
JP2020-063833 2020-03-31
JP2020191737 2020-11-18
JP2020-191737 2020-11-18
JP2021017514A JP2022007971A (ja) 2020-03-31 2021-02-05 光電変換装置、光電変換システム、および移動体
JP2021-017514 2021-02-05

Publications (1)

Publication Number Publication Date
CN113473050A true CN113473050A (zh) 2021-10-01

Family

ID=75252412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110344940.2A Pending CN113473050A (zh) 2020-03-31 2021-03-31 光电转换装置、光电转换***和移动物体

Country Status (4)

Country Link
US (1) US20210305303A1 (zh)
EP (1) EP3890018A1 (zh)
JP (1) JP2023065467A (zh)
CN (1) CN113473050A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132001A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7427646B2 (ja) * 2021-12-07 2024-02-05 キヤノン株式会社 光電変換装置、光電変換システム、移動体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212336A1 (en) * 2008-02-27 2009-08-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus
CN108632544A (zh) * 2017-03-21 2018-10-09 佳能株式会社 固态成像设备、成像***和能移动的物体
WO2018189994A1 (en) * 2017-04-12 2018-10-18 Sony Semiconductor Solutions Corporation Solid-state imaging device
US20190104270A1 (en) * 2017-09-29 2019-04-04 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
CN109585474A (zh) * 2017-09-29 2019-04-05 佳能株式会社 半导体装置和设备
US20190252444A1 (en) * 2018-02-09 2019-08-15 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
WO2020044943A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7356214B2 (ja) * 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
JP2020068289A (ja) * 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
JP2022003672A (ja) * 2020-06-23 2022-01-11 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212336A1 (en) * 2008-02-27 2009-08-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus
CN108632544A (zh) * 2017-03-21 2018-10-09 佳能株式会社 固态成像设备、成像***和能移动的物体
WO2018189994A1 (en) * 2017-04-12 2018-10-18 Sony Semiconductor Solutions Corporation Solid-state imaging device
JP2018182038A (ja) * 2017-04-12 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US20190104270A1 (en) * 2017-09-29 2019-04-04 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
CN109585474A (zh) * 2017-09-29 2019-04-05 佳能株式会社 半导体装置和设备
US20190252444A1 (en) * 2018-02-09 2019-08-15 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2019140253A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 半導体装置、半導体装置の製造方法
WO2020044943A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132001A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Also Published As

Publication number Publication date
US20210305303A1 (en) 2021-09-30
JP2023065467A (ja) 2023-05-12
EP3890018A1 (en) 2021-10-06

Similar Documents

Publication Publication Date Title
KR102262794B1 (ko) 고체 촬상 장치, 촬상 시스템 및 이동체
US10483307B2 (en) Imaging device
US12021108B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP6976744B2 (ja) 撮像装置、撮像システム、および、移動体
CN109587414B (zh) 成像设备、成像***和移动体
JP2023065467A (ja) 光電変換装置、光電変換システム、および移動体
US11417695B2 (en) Photoelectric conversion apparatus, imaging system, and moving body
JP6949557B2 (ja) 撮像装置、撮像システム、移動体
JP2023158108A (ja) 光電変換装置、光電変換システム、および移動体
US11450701B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and movable body
CN113838877A (zh) 光电转换装置和***、可移动体控制***及半导体装置
JP2023023218A (ja) 光電変換装置
JP2021180258A (ja) 光電変換装置、撮像システム、移動体
JP7427646B2 (ja) 光電変換装置、光電変換システム、移動体
JP2022007971A (ja) 光電変換装置、光電変換システム、および移動体
US20220320158A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and movable object
JP7019743B2 (ja) 固体撮像装置及び撮像システム
JP7279105B2 (ja) 光電変換装置
US20230154963A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
US20230069364A1 (en) Photoelectric conversion apparatus having capacitance addition transistor, photoelectric conversion system, and movable body
JP2024019960A (ja) 光電変換装置および機器
JP2024059085A (ja) 光電変換装置、機器
JP2022087547A (ja) 光電変換装置、光電変換システム、および移動体
CN114679552A (zh) 光电转换装置、光电转换***、移动体和半导体基板
JP2022073873A (ja) 光電変換装置、光電変換システム、および移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination