CN113471299B - 一种薄膜晶体管及其制备方法 - Google Patents

一种薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN113471299B
CN113471299B CN202110849437.2A CN202110849437A CN113471299B CN 113471299 B CN113471299 B CN 113471299B CN 202110849437 A CN202110849437 A CN 202110849437A CN 113471299 B CN113471299 B CN 113471299B
Authority
CN
China
Prior art keywords
layer
oxide layer
phase precursor
indium
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110849437.2A
Other languages
English (en)
Other versions
CN113471299A (zh
Inventor
蒋书森
张玉龙
吕文龙
崔景芹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN202110849437.2A priority Critical patent/CN113471299B/zh
Publication of CN113471299A publication Critical patent/CN113471299A/zh
Application granted granted Critical
Publication of CN113471299B publication Critical patent/CN113471299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管,包括自下到上依次设置的栅极、绝缘层和有源层;所述有源层上设置有源电极和漏电极;所述有源层包括在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层。本发明通过将有源层设置为交替层叠排列的氧化铟层和氧化钛层,将Ti4+引入到有源层中,利用Ti4+与O2‑较强的结合能,抑制了薄膜晶体管中的氧缺陷,从而有效调控有源层载流子的浓度,进而提高了薄膜晶体管的电流开关比。实施例的结果显示,本发明提供的薄膜晶体管具有良好的电学性能,电流开关比为不低于105,亚阈值摆幅为0.58~0.68V/dec,低阈值电压为0.52~1.06V。

Description

一种薄膜晶体管及其制备方法
技术领域
本发明涉及晶体管技术领域,尤其涉及一种薄膜晶体管及其制备方法。
背景技术
随着显示技术的进步和便携式移动设备的发展,薄膜晶体管在有源矩阵驱动显示器件中发挥了重要作用。薄膜晶体管属于场效应晶体管的种类之一,为底栅顶接触结构,从上到下依次为源漏电极、有源层、绝缘层和栅极,其中有源层的性质对器件整体性能有着举足轻重的影响。
金属氧化物半导体作为薄膜晶体管的有源层材料一直是研究的热点,常见的金属氧化物半导体主要为氧化铟(In2O3),以氧化铟为主要半导体材料的TFT(如InGaZnO)因迁移率高、可见光透明性高、阈值电压低等优点在平板显示领域得到广泛的应用。然而本征氧化铟的载流子浓度过高,会导致薄膜晶体管的关态电流升高,使得电流开关比降低,器件无法表现出明显的TFT特性。
因此,如何提高氧化铟基薄膜晶体管的电流开关比成为亟待解决的难题。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制备方法。本发明提供的薄膜晶体管具有良好的电学性能和高开关比。
为了实现上述发明目的,本发明提供了以下技术方案:
本发明提供了一种薄膜晶体管,包括自下到上依次设置的栅极、绝缘层和有源层;所述有源层上设置有源电极和漏电极;
所述有源层包括在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层。
优选地,所述有源层中氧化铟层和氧化钛层的交替次数为15~30。
优选地,所述有源层中单层氧化铟层和单层氧化钛层的厚度比为(10~15):1;所述有源层中每层氧化铟层的厚度相同,每层氧化钛层的厚度相同。
优选地,所述有源层中交替层叠排列的每个交替周期内氧化铟层和氧化钛层的厚度比为(10~15):1。
优选地,所述有源层的厚度为10~80nm。
本发明还提供了上述技术方案所述薄膜晶体管的制备方法,包括以下步骤:
在基板上制备栅极;
在所述栅极上制备绝缘层;
在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层;
在所述有源层上制备源电极和漏电极。
优选地,所述氧化铟层的制备方法包括如下步骤:
(1)将绝缘层置于铟的气相前驱体中,进行化学吸附,得到表面吸附有铟的气相前驱体的绝缘层;所述铟的气相前驱体包括二甲基铟和/或三甲基铟;
(2)将所述步骤(1)得到的表面吸附有铟的气相前驱体的绝缘层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
(3)按照步骤(1)和(2)的方法,在所述步骤(2)得到的原子膜上进行逐层沉积,得到氧化铟层。
优选地,所述步骤(1)中化学吸附的时间为50~1000ms。
优选地,所述氧化钛层的制备方法包括如下步骤:
1)将氧化铟层置于钛的气相前驱体中,进行化学吸附,得到表面吸附有钛的气相前驱体的氧化铟层;所述钛的气相前驱体包括四氯化钛和/或四(二甲胺基)钛;
2)将所述步骤1)得到的表面吸附有钛的气相前驱体的氧化铟层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
3)按照步骤1)和2)的方法,在所述步骤2)得到的原子膜上进行逐层沉积,得到氧化钛层。
优选地,所述步骤1)中化学吸附的时间为200~800ms。
优选地,所述步骤2)中置换反应的时间为100~500ms。
本发明提供了一种薄膜晶体管,包括自下到上依次设置的栅极、绝缘层和有源层;所述有源层上设置有源电极和漏电极;所述有源层包括在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层。本发明通过将有源层设置为交替层叠排列的氧化铟层和氧化钛层,将Ti4+引入到有源层中,利用Ti4+与O2-较强的结合能,抑制了薄膜晶体管中的氧缺陷,从而有效调控有源层载流子的浓度,进而提高了薄膜晶体管的电流开关比。实施例的结果显示,本发明提供的薄膜晶体管具有良好的电学性能,电流开关比为不低于105,亚阈值摆幅为0.58~0.68V/dec,低阈值电压为0.52~1.06V。
附图说明
图1为本发明提供的薄膜晶体管的结构示意图;
图2为实施例2制备得到的薄膜晶体管的电学性能曲线;
图3为实施例3制备得到的薄膜晶体管的电学性能曲线。
具体实施方式
本发明提供了一种薄膜晶体管,包括自下到上依次设置的栅极、绝缘层和有源层;所述有源层上设置有源电极和漏电极;
所述有源层包括在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层。
本发明提供的薄膜晶体管的结构示意图如图1所示。
如图1所示,所述薄膜晶体管包括栅极。在本发明中,所述栅极的材质优选包括重掺杂硅和/或ITO玻璃。在本发明中,所述重掺杂硅的厚度优选为400~500μm,更优选为450μm;所述ITO玻璃的厚度优选为1~10mm,更优选为5~7mm。
如图1所示,所述薄膜晶体管还包括设置于所述栅极上表面的绝缘层。
在本发明中,所述绝缘层的材质优选包括氧化锆、氧化铪、氧化铝和氧化钇中的至少一种;所述绝缘层的厚度优选为40~50nm,更优选为45nm。
如图1所示,所述薄膜晶体管还包括设置于所述绝缘层上表面的有源层。
如图1所示,所述有源层包括在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层。本发明通过将有源层设置为交替层叠排列的氧化铟层和氧化钛层,将Ti4+引入到有源层中,利用Ti4+与O2-较强的结合能,抑制了薄膜晶体管中的氧缺陷,从而有效调控有源层载流子的浓度,进而提高了薄膜晶体管的电流开关比。
在本发明中,所述有源层中氧化铟层和氧化钛层的交替次数优选为15~30,进一步优选为17~23,更优选为20。本发明通过控制有源层中氧化铟层和氧化钛层的交替次数,能够进一步提高薄膜晶体管的电流开关比。
在本发明中,所述有源层中单层氧化铟层和单层氧化钛层的厚度比优选为(10~15):1,进一步优选为(12~18):1,更优选为15:1;所述有源层中每层氧化铟层的厚度优选相同;所述有源层中每层氧化钛层的厚度优选相同。本发明通过控制每个交替周期内氧化铟层和氧化钛层的厚度比,并限定每层氧化铟层的厚度相同,每层氧化钛层的厚度相同,从而控制有源层中氧化钛的含量,实现对有源层中钛含量的调控,从而提高有源层载流子的浓度,进一步提高薄膜晶体管的电流开关比和电学稳定性。
在本发明中,所述有源层的厚度优选为10~80nm,进一步优选为20~60nm,更优选为21~50nm。
在本发明中,所述有源层上设置有源电极和漏电极。在本发明中,所述源电极和漏电极的材质独立地优选包括铝、铜、银、钼和氧化铟锡中的至少一种。在本发明中,所述源电极和所述漏电极的厚度独立地优选为100~300nm,更优选为200nm。
本发明通过将有源层设置为交替层叠排列的氧化铟层和氧化钛层,将Ti4+引入到有源层中,利用Ti4+与O2-较强的结合能,抑制了薄膜晶体管中的氧缺陷,从而有效调控有源层载流子的浓度,进而提高了薄膜晶体管的电流开关比,解决了现有技术中氧化铟薄膜晶体管由于器件中高浓度的氧空位导致器件无法关断的问题。
本发明提供的薄膜晶体管具备成本低、迁移率高和开关比高的优点,能够应用于晶体管、CMOS、气体传感,温度传感、生物医疗传感和光学调控等领域,具有广泛的应用前景。
本发明还提供了上述技术方案所述薄膜晶体管的制备方法,包括以下步骤:
在基板上制备栅极;
在所述栅极上制备绝缘层;
在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层;
在所述有源层上制备源电极和漏电极。
本发明在基板上制备栅极。
本发明对所述基板的材质没有特殊的限定,采用本领域技术人员熟知的基板即可。本发明对所述基板的尺寸没有特殊的限定,根据实际使用需要进行调整即可。
本发明优选先将所述基板依次进行洗涤和干燥,再在基板上制备栅极。本发明对所述洗涤和干燥的操作没有特殊的限定,采用本领域技术人员熟知的洗涤和干燥的技术方案即可。本发明对所述在基板上制备栅极的操作没有特殊的限定,采用本领域技术人员熟知的制备方法即可。
得到栅极后,本发明在所述栅极上制备绝缘层。
本发明对所述在栅极上制备绝缘层的操作没有特殊的限定,采用本领域技术人员熟知的制备操作即可。
得到绝缘层后,本发明在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层。本发明采用原子层沉积技术以原子级的方式逐层沉积得到有源层,能够精准调控有源层中氧化铟层和氧化钛层的厚度。
在本发明中,所述氧化铟层的制备方法包括如下步骤:
(1)将绝缘层置于铟的气相前驱体中,进行化学吸附,得到表面吸附有铟的气相前驱体的绝缘层;所述铟的气相前驱体包括二甲基铟和/或三甲基铟;
(2)将所述步骤(1)得到的表面吸附有铟的气相前驱体的绝缘层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
(3)按照步骤(1)和(2)的方法,在所述步骤(2)得到的原子膜上进行逐层沉积,得到氧化铟层。
本发明优选将绝缘层置于铟的气相前驱体中,进行化学吸附,得到表面吸附有铟的气相前驱体的绝缘层。本发明将绝缘层置于铟的气相前驱体中,由于化学吸附作用使得铟的气相前驱体吸附在绝缘层表面,并与绝缘层表面的活性基团发生反应生产气态副产物。
在本发明中,所述铟的气相前驱体优选包括二甲基铟和/或三甲基铟(TMIn);所述二甲基铟优选为DADI((3(dimethylamino)propyl)dimethylindium)。本发明对所述二甲基铟和三甲基铟的来源没有特殊的限定,采用本领域技术人员熟知的市售产品即可。本发明中铟的气相前驱体用于提供铟源。
在本发明中,所述化学吸附优选在真空反应腔内进行;所述化学吸附的温度优选为200~300℃,更优选为230~270℃;所述化学吸附的真空度优选不高于7mbar;所述化学吸附的时间优选为50~1000ms,进一步优选为100~500ms,更优选为200~300ms。本发明对所述真空反应腔的来源没有特殊的限定,采用本领域技术人员熟知的仪器设备即可。本发明中化学吸附的时间在上述范围内能够实现绝缘层表面铟源的饱和吸附。
在本发明中,所述铟的气相前驱体优选以脉冲方式通入真空反应腔中;所述铟的气相前驱体通入真空反应腔时的温度优选为30~40℃,更优选为35℃。本发明采用脉冲方式能够将铟源通入真空反应腔内,实现化学吸附。
在本发明中,将铟的气相前驱体以脉冲方式通入真空反应腔中之前优选在真空反应腔通入保护气体;所述保护气体优选为氮气。本发明对所述通入保护气体的用量没有特殊的限定,只要保证保护气体将真空反应腔内的空气完全置换即可。本发明在真空反应腔内通入保护气体是为了将真空反应腔内的气体完全置换,避免空气对后续化学吸附反应的影响。
化学吸附完成后,本发明优选采用氮气吹扫真空反应腔,得到表面吸附有铟的气相前驱体的绝缘层。本发明对所述氮气吹扫的操作没有特殊的限定,采用本领域技术人员熟知的氮气吹扫的操作即可。本发明采用氮气吹扫是为了去除真空反应腔内多余的铟的气相前驱体和气态副产物。
得到表面吸附有铟的气相前驱体的绝缘层后,本发明优选将所述表面吸附有铟的气相前驱体的绝缘层置于氧的气相前驱体中,进行置换反应,得到氧化铟层。本发明将表面吸附有铟的气相前驱体的绝缘层置于氧的气相前驱体中,氧的气相前驱体能够与绝缘层表面的铟的气相前驱体发生置换反应,得到氧化铟层。
在本发明中,所述氧的气相前驱体优选包括去离子水和/或臭氧。本发明对去离子水和臭氧的来源没有特殊的限定,采用本领域技术人员熟知的市售产品即可。本发明中氧的气相前驱体用于提供氧源。
在本发明中,所述置换反应优选在真空反应腔内进行;所述真空反应腔优选为前述化学吸附时所采用的真空反应腔;所述置换反应的温度优选为200~300℃,更优选为230~270℃;所述置换反应的真空度优选不高于7mbar;所述置换反应的时间优选为100~500ms,更优选为200~300ms。本发明中置换反应的时间在上述范围内能够使绝缘层表面的铟源与氧源充分反应,得到所需的氧化铟层。
在本发明中,将氧的气相前驱体优选以脉冲方式通入真空反应腔中;所述氧的气相前驱体通入真空反应腔时的温度优选为室温。
置换反应完成后,本发明优选采用氮气吹扫真空反应腔,得到原子膜。本发明对所述氮气吹扫的操作没有特殊的限定,采用本领域技术人员熟知的氮气吹扫的操作即可。本发明采用氮气吹扫能够去除真空反应腔内多余的氧的气相前驱体和气态副产物。
得到原子膜后,本发明优选按照前述操作,在所述原子膜上进行逐层沉积,得到氧化铟层。
在本发明中,所述氧化钛层的制备方法优选包括如下步骤:
1)将氧化铟层置于钛的气相前驱体中,进行化学吸附,得到表面吸附有钛的气相前驱体的氧化铟层;所述钛的气相前驱体包括四氯化钛和/或四(二甲胺基)钛;
2)将所述步骤1)得到的表面吸附有钛的气相前驱体的氧化铟层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
3)按照步骤1)和2)的方法,在所述步骤2)得到的原子膜上进行逐层沉积,得到氧化钛层。
本发明优选将氧化铟层置于钛的气相前驱体中,进行化学吸附,得到表面吸附有钛的气相前驱体的氧化铟层。本发明将氧化铟层置于钛的气相前驱体中,由于化学吸附作用使得钛的气相前驱体吸附在氧化铟层表面,并与氧化铟层表面的活性基团发生反应,从而反应产成气态副产物。
在本发明中,所述钛的气相前驱体优选包括四氯化钛和/或四(二甲胺基)钛。本发明对所述四氯化钛和四(二甲胺基)钛的来源没有特殊的限定,采用本领域技术人员熟知的市售产品即可。本发明中钛的气相前驱体用于提供钛源。
在本发明中,所述化学吸附优选在真空反应腔内进行;所述真空反应腔优选为前述氧化铟层制备时所采用的真空反应腔;所述化学吸附的温度优选为200~300℃,更优选为230~270℃;所述化学吸附的真空度优选不高于7mbar;所述化学吸附的时间优选为200~800ms,更优选为500~600ms。本发明中化学吸附的时间在上述范围内能够实现氧化铟层表面钛源的饱和吸附。
在本发明中,所述钛的气相前驱体优选以脉冲方式通入真空反应腔中;所述钛的气相前驱体通入真空反应腔时的温度优选为40~50℃,更优选为45℃。
化学吸附完成后,本发明优选采用氮气吹扫真空反应腔,得到表面吸附有钛的气相前驱体的氧化铟层。本发明对所述氮气吹扫的操作没有特殊的限定,采用本领域技术人员熟知的氮气吹扫的操作即可。本发明采用氮气吹扫是为了去除真空反应腔内多余的钛的气相前驱体和气态副产物。
得到表面吸附有钛的气相前驱体的氧化铟层后,本发明优选将所述表面吸附有钛的气相前驱体的氧化铟层置于氧的气相前驱体中,进行置换反应,得到原子膜。本发明将表面吸附有钛的气相前驱体的氧化铟层置于氧的气相前驱体中,氧的气相前驱体能够与氧化铟层表面的钛的气相前驱体发生置换反应,得到氧化钛层。
在本发明中,所述氧的气相前驱体优选包括去离子水和/或臭氧。本发明对去离子水和臭氧的来源没有特殊的限定,采用本领域技术人员熟知的市售产品即可。本发明中氧的气相前驱体用于提供氧源。
在本发明中,所述置换反应优选在真空反应腔内进行;所述真空反应腔优选为前述化学吸附所采用的真空反应腔;所述置换反应的温度优选为200~300℃,更优选为230~270℃;所述置换反应的真空度优选不高于7mbar;所述置换反应的时间优选为100~500ms,更优选为250~300ms。本发明中置换反应的时间在上述范围内能够使氧化铟层表面的钛源与氧源充分反应,得到所需的氧化钛层。
在本发明中,将氧的气相前驱体优选以脉冲方式通入真空反应腔中;所述氧的气相前驱体的温度优选为室温。
置换反应完成后,本发明优选采用氮气吹扫真空反应腔,得到原子膜。本发明对所述氮气吹扫的操作没有特殊的限定,采用本领域技术人员熟知的氮气吹扫的操作即可。本发明采用氮气吹扫是为了去除真空反应腔内的多余的氧的气相前驱体和气态副产物。
得到原子膜后,本发明优选按照前述操作,在所述原子膜上进行逐层沉积,得到氧化钛层。
在本发明中,所述氧化铟层和氧化钛层制备时的化学吸附时间以及置换反应的时间独立地优选为电磁阀门的打开时间。本发明通过控制电磁阀门的打开的时间控制各气相前驱体的用量,其为本领域技术常识。
本发明采用原子层沉积技术制备氧化铟层和氧化钛层,能够精确调控有源层中氧化铟层和氧化钛层的厚度,且生长过程的可控性以及重复性好,只需调整有源层中氧化铟层和氧化钛层的循环次数就可快速调节元素配比。
得到有源层后,本发明在所述有源层上制备源电极和漏电极。
本发明对所述在有源层上制备源电极和漏电极的操作没有特殊的限定,采用本领域技术人员熟知的制备操作即可。
本发明提供的薄膜晶体管的制备方法工艺简单,成本低。
下面将结合本发明中的实施例,对本发明中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
本实施例的薄膜晶体管,包括自下到上依次设置的栅极、绝缘层和有源层;所述有源层上设置有源电极和漏电极;
所述有源层包括在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层。
实施例2
如图1所示,本实施例的薄膜晶体管由自下到上依次设置的栅极、绝缘层和有源层组成;所述有源层上设置有源电极和漏电极;
栅极的材质为重掺杂硅,厚度为450μm;
绝缘层的材质为氧化铝,厚度为50nm;
所述有源层由在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层组成;
其中,有源层中氧化铟层和氧化钛层的交替次数为20;有源层中单层氧化铟层和单层氧化钛层的厚度比为15:1;有源层中每层氧化铟层的厚度相同,每层氧化钛层的厚度相同;有源层的厚度为21nm;
源电极和漏电极的材质均为铝;厚度均为200nm;
所述薄膜晶体管的制备方法为如下步骤:
(1)清洗并烘干重掺杂硅,得到栅极;
(2)在所述栅极上采用原子层沉积法制备绝缘层;
其中,具体步骤为:
1)将栅极放入真空反应腔内,采用机械泵抽真空至7mbar,整个过程机械泵一直抽真空,N2通过流量计控制一直通入到内反应腔和内反应腔外壁,内反应腔流量为300sccm,内反应腔外壁流量为800sccm;
2)将内反应腔加热到200℃后,打开电磁阀门通入TMA200ms后关闭电磁阀,再采用N2吹扫5秒钟,随后通入室温的去离子水300ms,之后关闭电磁阀,最后N2吹扫5秒钟,重复此步骤500次,得到氧化铝绝缘层;
(3)在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层具体步骤为:
1)将绝缘层放入真空反应腔内,采用机械泵抽真空至7mbar,整个过程机械泵一直抽真空,N2通过流量计控制一直通入到内反应腔和内反应腔外壁,内反应腔流量为300,内反应腔外壁流量为800sccm;
2)将内反应腔加热到200℃后,打开电磁阀门通入35℃的DADI 200ms后关闭电磁阀,再采用N2吹扫5秒钟,随后通入室温的臭氧300ms,之后关闭电磁阀,最后N2吹扫5秒钟,重复此步骤15次,得到氧化铟层;
3)打开电磁阀门通入45℃的四(二甲胺基)钛500ms,然后关闭电磁阀,采用N2吹扫5秒钟,之后通入室温的去离子水250ms,再关闭电磁阀后采用N2吹扫5秒钟,重复此步骤1次,得到氧化钛层;
4)重复步骤2)和3)20次,制备得到有源层;
(4)在所述有源层上采用热蒸发法制备源电极和漏电极,得到薄膜晶体管;
其中,具体步骤为:沟道长*宽(1000μm*100μm),通过不锈钢掩膜版定义,通过机械泵和分子泵抽真空至5*10-4Pa,调节电源加热按钮开始加热,直到铝开始蒸发,直至晶振示数达到制备200nm铝的值,关闭加热按钮。
将实施例2制备得到的薄膜晶体管进行电学性能测试,结果如图2所示。
从图2可以看出,本实施例提供的底栅顶接触结构的薄膜晶体管的开关比为106,亚阈值摆幅为0.58V/dec,低阈值电压为0.52V。
实施例3
如图1所示,本实施例的薄膜晶体管由自下到上依次设置的栅极、绝缘层和有源层组成;所述有源层上设置有源电极和漏电极;
栅极的材质为ITO玻璃,厚度为7mm;
绝缘层的材质为氧化铪,厚度为40nm;
所述有源层由在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层组成;
其中,有源层中氧化铟层和氧化钛层的交替次数为30;有源层中单层氧化铟层和单层氧化钛层的厚度比为10:1;有源层中每层氧化铟层的厚度相同,每层氧化钛层的厚度相同;有源层的厚度为21nm;
源电极和漏电极的材质均为铝;厚度均为200nm;
所述薄膜晶体管的制备方法为如下步骤:
(1)清洗并烘干ITO玻璃,得到栅极;
(2)在所述栅极上采用原子层沉积法制备绝缘层;其中,具体步骤与实施例2相同;
(3)在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层具体步骤为:
1)将绝缘层放入真空反应腔内,采用机械泵抽真空至7mbar,整个过程机械泵一直抽真空,N2通过流量计控制一直通入到内反应腔和内反应腔外壁,内反应腔流量为300,内反应腔外壁流量为800sccm;
2)将内反应腔加热到200℃后,打开电磁阀门通入35℃的DADI 200ms后关闭电磁阀,再采用N2吹扫5秒钟,随后通入室温的臭氧300ms,之后关闭电磁阀,最后N2吹扫5秒钟,重复此步骤10次,得到氧化铟层;
3)打开电磁阀门通入45℃的四(二甲胺基)钛500ms,然后关闭电磁阀,采用N2吹扫5秒钟,之后通入室温的去离子水250ms,再关闭电磁阀后采用N2吹扫5秒钟,重复此步骤1次,得到氧化钛层;
4)重复步骤2)和3)30次,制备得到有源层;
(4)在所述有源层上采用热蒸发法制备源电极和漏电极,得到薄膜晶体管,其中,具体步骤与实施例2相同。
将实施例3制备得到的薄膜晶体管进行电学性能测试,结果如图3所示。
从图3可以看出,本实施例提供的底栅顶接触结构的薄膜晶体管的开关比为105,亚阈值摆幅为0.68V/dec,低阈值电压为1.06V。
由以上实施例可以看出,本发明提供的薄膜晶体管具有良好的电学性能和高开关比。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种薄膜晶体管,包括自下到上依次设置的栅极、绝缘层和有源层;所述有源层上设置有源电极和漏电极;
所述有源层为在绝缘层表面依次交替层叠排列的氧化铟层和氧化钛层;
所述有源层中氧化铟层和氧化钛层的交替次数为15~30;
所述有源层中单层氧化铟层和单层氧化钛层的厚度比为(10~15):1;所述有源层中每层氧化铟层的厚度相同,每层氧化钛层的厚度相同;
所述薄膜晶体管的制备方法包括以下步骤:
在基板上制备栅极;
在所述栅极上制备绝缘层;
在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层;
在所述有源层上制备源电极和漏电极;
所述氧化铟层的制备方法包括如下步骤:
(1)将绝缘层置于铟的气相前驱体中,进行化学吸附,得到表面吸附有铟的气相前驱体的绝缘层;所述铟的气相前驱体包括二甲基铟和/或三甲基铟;
(2)将所述步骤(1)得到的表面吸附有铟的气相前驱体的绝缘层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
(3)按照步骤(1)和(2)的方法,在所述步骤(2)得到的原子膜上进行逐层沉积,得到氧化铟层;
所述氧化钛层的制备方法包括如下步骤:
1)将氧化铟层置于钛的气相前驱体中,进行化学吸附,得到表面吸附有钛的气相前驱体的氧化铟层;所述钛的气相前驱体包括四氯化钛和/或四(二甲胺基)钛;
2)将所述步骤1)得到的表面吸附有钛的气相前驱体的氧化铟层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
3)按照步骤1)和2)的方法,在所述步骤2)得到的原子膜上进行逐层沉积,得到氧化钛层。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述有源层的厚度为10~80nm。
3.权利要求1~2任一项所述薄膜晶体管的制备方法,包括以下步骤:
在基板上制备栅极;
在所述栅极上制备绝缘层;
在所述绝缘层上采用原子层沉积技术交替制备氧化铟层和氧化钛层,得到有源层;
在所述有源层上制备源电极和漏电极;
所述氧化铟层的制备方法包括如下步骤:
(1)将绝缘层置于铟的气相前驱体中,进行化学吸附,得到表面吸附有铟的气相前驱体的绝缘层;所述铟的气相前驱体包括二甲基铟和/或三甲基铟;
(2)将所述步骤(1)得到的表面吸附有铟的气相前驱体的绝缘层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
(3)按照步骤(1)和(2)的方法,在所述步骤(2)得到的原子膜上进行逐层沉积,得到氧化铟层;
所述氧化钛层的制备方法包括如下步骤:
1)将氧化铟层置于钛的气相前驱体中,进行化学吸附,得到表面吸附有钛的气相前驱体的氧化铟层;所述钛的气相前驱体包括四氯化钛和/或四(二甲胺基)钛;
2)将所述步骤1)得到的表面吸附有钛的气相前驱体的氧化铟层置于氧的气相前驱体中,进行置换反应,得到原子膜;所述氧的气相前驱体包括水蒸气和/或臭氧;
3)按照步骤1)和2)的方法,在所述步骤2)得到的原子膜上进行逐层沉积,得到氧化钛层。
4.根据权利要求3所述的制备方法,其特征在于,所述步骤(1)中化学吸附的时间为50~1000ms。
5.根据权利要求3所述的制备方法,其特征在于,所述步骤1)中化学吸附的时间为200~800ms。
6.根据权利要求3所述的制备方法,其特征在于,所述步骤2)中置换反应的时间为100~500ms。
CN202110849437.2A 2021-07-27 2021-07-27 一种薄膜晶体管及其制备方法 Active CN113471299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110849437.2A CN113471299B (zh) 2021-07-27 2021-07-27 一种薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110849437.2A CN113471299B (zh) 2021-07-27 2021-07-27 一种薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113471299A CN113471299A (zh) 2021-10-01
CN113471299B true CN113471299B (zh) 2023-06-20

Family

ID=77882559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110849437.2A Active CN113471299B (zh) 2021-07-27 2021-07-27 一种薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113471299B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666440B (zh) * 2023-07-26 2023-12-26 浙江朗德电子科技有限公司 一种底栅极mos管及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857461B1 (ko) * 2007-01-09 2008-09-08 한국전자통신연구원 원자층 증착법을 이용한 p 타입 ZnO반도체막 제조 방법및 상기 제조 방법으로 제조된 ZnO 반도체막을포함하는 박막 트랜지스터
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
US9773918B2 (en) * 2012-12-18 2017-09-26 Cbrite Inc. Metal oxide TFT with improved stability and mobility

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Effect of Ti Buffer Layer Thickness on the Electrical and Optical Properties of In2O3/Ti bi-layered Films;HyunJoo Moon et.al.;《Journal of the Korean Society for Heat Treatment》;第28卷(第6期);第296-299页 *

Also Published As

Publication number Publication date
CN113471299A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
Lin et al. Stable and high-performance flexible ZnO thin-film transistors by atomic layer deposition
TWI427795B (zh) Field-effect transistor and field-effect transistor manufacturing method
TWI385729B (zh) 用以製造高效能金屬氧化物和金屬氮氧化物薄膜電晶體之閘極介電層處理
TWI586828B (zh) 原子層沈積之摻雜方法
EP2787527B1 (en) Method for treating a metal oxide semiconductor surface and method for preparing a thin film transistor
KR20070102969A (ko) 비정질 ZnO계 TFT의 제조방법
CN106298879B (zh) 顶栅和垂直结构tft的制作方法
Kim et al. Multifunctional oxygen scavenger layer for high-performance oxide thin-film transistors with low-temperature processing
CN106531782A (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN113471299B (zh) 一种薄膜晶体管及其制备方法
CN109518163A (zh) 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Choi et al. Mechanism of external stress instability in plasma-enhanced ALD-derived HfO 2/IGZO thin-film transistors
Wu et al. Effects of e-beam deposited gate dielectric layers with atmospheric pressure plasma treatment for IGZO thin-film transistors
US10217871B2 (en) Method of controlling electric conductivity of metal oxide thin film and thin film transistor including the metal oxide film having the controlled electric conductivity
CN109950322B (zh) 一种顶栅型薄膜晶体管及其制作方法
KR100996644B1 (ko) ZnO TFT의 제조방법
WO2014159033A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN108878264A (zh) 一种金属氧化物叠层场效应材料的制备方法
CN110438472B (zh) 铟镓锌氧化物薄膜的制作方法、薄膜晶体管和显示面板
JP5918631B2 (ja) ZnO膜形成方法及びZnO膜形成装置
Han et al. Effect of an Al 2 O 3/TiO 2 Passivation Layer on the Performance of Amorphous Zinc–Tin Oxide Thin-Film Transistors
KR101344856B1 (ko) 아연주석산화물 박막의 제조방법
KR20180067059A (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant