CN113452371B - 连续逼近暂存式模拟数字转换器与相关的控制方法 - Google Patents
连续逼近暂存式模拟数字转换器与相关的控制方法 Download PDFInfo
- Publication number
- CN113452371B CN113452371B CN202010216209.7A CN202010216209A CN113452371B CN 113452371 B CN113452371 B CN 113452371B CN 202010216209 A CN202010216209 A CN 202010216209A CN 113452371 B CN113452371 B CN 113452371B
- Authority
- CN
- China
- Prior art keywords
- buffer
- sampling
- digital converter
- control signal
- approximation register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000005070 sampling Methods 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 10
- 241000750042 Vini Species 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种连续逼近暂存式模拟数字转换器,其包含有开关电容阵列、缓冲器、比较器及控制逻辑电路。开关电容阵列用以根据开关控制信号来对输入信号进行取样以产生取样信号,缓冲器用以产生共模电压,比较器用以接收取样信号以及共模电压以产生比较结果,控制逻辑电路用以根据比较结果以产生输出信号并产生开关控制信号以控制开关电容阵列;此外,控制逻辑电路另外产生操作控制信号,以调整缓冲器内部的米勒补偿电容。此外,本发明也另外公开了相关的控制方法。透过本发明的技术内容,可以使得连续逼近暂存式模拟数字转换器具有更好的稳定度及带宽分配。
Description
技术领域
本发明涉及了连续逼近暂存式模拟数字转换器(Successive ApproximationRegister Analog-to-Digital Converter,SAR ADC)。
背景技术
在采用下极板取样(bottom sampling)的SAR ADC中,输入讯号会透过开关电容的取样后产生取样信号至一比较器,而比较器再将取样讯号与共模电压进行比较以产生比较结果,以供后续操作以产生输出讯号。SAR ADC在操作的过程中会周期性地操作在取样阶段以及转换阶段,而在取样阶段时比较器的输出端点会因为开关电容的操作而具有很大的电容负载,而在转换阶段时虽然具有低的电容负载,但是需要充分的带宽以成功地决定出输出讯号的每一个位。因此,用来产生共模电压的缓冲器会需要能够驱动很大的电容负载且具有足够的带宽,造成设计上的困难。
在采用上极板取样(top sampling)的SAR ADC中,虽然用来产生共模电压的缓冲器在取样阶段时不会具有很大的电容负载,但会具有共模电压以及比较结果的误差问题,故通常只能应用在低分辨率的模拟数字转换器。
发明内容
因此,本发明的目的之一在于提出一种SAR ADC,其可以透过特殊的缓冲器设计,以使得SAR ADC在取样阶段以及转换阶段都具有良好的操作,以解决先前技术上的问题。
在本发明的一个实施例中,公开了一种SAR ADC,其包含有开关电容阵列、缓冲器、比较器及控制逻辑电路。开关电容阵列用以根据开关控制信号来对输入信号进行取样以产生取样信号,缓冲器用以接收共模电压后产生共模电压,比较器用以接收取样信号以及共模电压以产生比较结果,控制逻辑电路用以根据比较结果以产生输出信号并产生开关控制信号以控制开关电容阵列;此外,控制逻辑电路另外产生操作控制信号,以表示SAR ADC操作在取样阶段或是转换阶段,且缓冲器根据该操作控制信号以调整内部的米勒补偿电容。
在本发明的另一个实施例中,公开了一种SAR ADC的控制方法。SAR ADC包含有开关电容阵列、缓冲器、比较器及控制逻辑电路,其中开关电容阵列用以根据开关控制信号来对输入信号进行取样以产生取样信号,缓冲器用以接收共模电压后产生共模电压,比较器用以接收取样信号以及共模电压以产生比较结果,控制逻辑电路用以根据比较结果以产生输出信号并产生开关控制信号以控制开关电容阵列。控制方法包含有:根据操作控制信号以调整缓冲器内部的米勒补偿电容,其中操作控制信号用以表示SAR ADC操作在取样阶段或是转换阶段。
附图说明
图1为本发明一实施例SAR ADC的示意图。
图2为操作控制讯号及主频率讯号的示意图。
图3为本发明一实施例缓冲器在SAR ADC操作于取样阶段的示意图。
图4为本发明一实施例缓冲器在SAR ADC操作于转换阶段的示意图。
图5是本发明一实施例缓冲器的详细架构图。
图6为根据本发明一实施例SAR ADC的控制方法的流程图。
其中,附图标记说明如下:
100 SAR ADC
110 开关电容阵列
120 缓冲器
130 比较器
140 控制逻辑电路
310、320 放大器
330 可调整电容
332、334、510、520、530、540、SW0~SW(n+1) 开关
600、602、604 步骤
C0~Cn、CM1~CM6 电容
CL 负载电容
Dout 输出讯号
MN1~MN5 N型晶体管
MP1~MP5 P型晶体管
Vbot、Vtop 参考电压
Vc1 开关控制信号
Vc2 操作控制讯号
VCM 共模电压
Vin 输入讯号
Vini 来源信号
Vsam 取样讯号
具体实施方式
图1为本发明一实施例SAR ADC 100的示意图。如图1所示,SAR ADC 100包含了开关电容阵列110、缓冲器120、比较器130以及控制逻辑电路140,其中开关电容阵列110包含了多个电容C0~Cn以及多个开关SW0~SW(n+1)。在本实施例中,SAR ADC 100是属于采用下极板取样(bottom sampling)的SAR ADC,即输入讯号Vin是由开关电容阵列110取样以在电容C0~Cn的下极板产生取样讯号,以供比较器130进行处理。
在SAR ADC 100的基本操作中,开关电容阵列110用以根据开关控制信号Vc1来对输入信号Vin进行取样以产生取样信号Vsam,缓冲器120用以根据来源讯号Vini以产生共模电压VCM,,比较器130用以接收取样信号Vsam以及共模电压VCM以产生比较结果,而控制逻辑电路140用以根据比较结果以产生输出信号Dout,并产生开关控制信号Vc1以控制开关电容阵列110。具体来说,当SAR ADC 100操作在取样阶段时,控制逻辑电路140会产生开关控制信号Vc1以控制开关SW0~SWn连接至输入讯号Vin,以对输入讯号Vin进行取样以产生取样讯号至比较器130,且比较器130将比较结果与缓冲器120所输出的共模电压VCM进行比较以产生比较结果。接着,当SAR ADC 100操作在转换阶段时,控制逻辑电路140会根据比较结果来产生开关控制信号Vc1以控制开关SW0~SWn分别连接至参考电压Vbot或是参考电压Vtop,以供产生输出讯号Dout的每一个位。
需注意的是,由于SAR ADC 100的基本操作以为本领域技术人员所熟知,且本发明的重点是在于缓冲器120的设计,故以下的说明内容主要针对缓冲器120,而SAR ADC 100中有关于开关电容阵列110、比较器130以及控制逻辑电路140的详细操作在此不再叙述。
在本实施例中,由于在SAR ADC 100的取样阶段时缓冲器120会因为开关电容阵列110而具有很大的电容负载,且在取样阶段时会需要很大的带宽,因此,控制逻辑电路140会另外产生操作控制讯号Vc2以表示SAR ADC 100是操作在取样阶段或是转换阶段,且缓冲器120根据操作控制信号以调整内部的米勒补偿电容,以使得缓冲器120在取样阶段与转换阶段时都能够有很好的表现。详细来说,同时参考图2所示的操作控制讯号Vc2及主时钟讯号的示意图,当SAR ADC 100由操作在取样阶段时,或是由转换阶段切换到取样阶段时,缓冲器120可以提升内部的米勒补偿电容,以使得缓冲器120可以有效地应付具有很大电容负载的开关电容阵列110。此时,虽然提升缓冲器120的米勒补偿电容会使得SAR ADC 100的带宽降低,但由于取样阶段的时间通常可以由设计者来决定/调整,且通常会具有多个主时钟讯号的周期,因此,在取样阶段时出现带宽降低的现象并不会影响到SAR ADC 100的整体操作。另一方面,当SAR ADC 100由操作在转换阶段时,或是由取样阶段切换到转换阶段时,缓冲器120可以降低内部的米勒补偿电容,以使得SAR ADC 100具有足够的带宽,以使得可以有效地在主时钟讯号的一个周期变产生输出讯号Dout的一个位,例如,在周期T1内产生第一个位、在周期T2内产生第二个位、…。此时,虽然降低米勒补偿电容会使得缓冲器120无法驱动较大的电容负载而造成稳定度降低,但由于在转换阶段时开关电容阵列110所造成的电容负载很小,因此,在转换阶段时出现缓冲器120稳定度降低的现象并不会影响到SARADC 100的整体操作。
如上所述,由于本实施例的缓冲器120可以在SAR ADC 100的取样阶段以及转换阶段有不同的米勒补偿电容设计,因此可以有效地让SAR ADC 100在任何阶段都有良好的表现。
图3为本发明一实施例缓冲器120在SAR ADC 100操作于取样阶段的示意图。如图3所示,缓冲器120包含了放大器310、320、及连接于放大器320输入端及输出端之间的可调整电容330,其中可调整电容330包含了电容CM1、CM2及开关332、334。在图3所示的取样阶段中,来源信号Vini透过放大器310、320的处理以产生共模电压VCM,且开关332、334是导通状态,以使得可以视为缓冲器120的米勒补偿电容的可调整电容330具有较大的电容值,以驱动较大负载电容CL,其中此时负载电容CL包含了C1~Cn的电容值以及相关的寄生电容。
图4为本发明一实施例缓冲器120在SAR ADC 100操作于转换阶段的示意图。在图4所示的转换阶段中,开关332、334是未导通状态,以使得可以视为缓冲器120的米勒补偿电容的可调整电容330具有较低的电容值,此时负载电容CL具有较低的电容值。
图5是本发明一实施例缓冲器500的详细架构图,其中缓冲器500可以用来实现图1的缓冲器120。如图5所示,缓冲器500包含了多个N型晶体管MN1~MN5、多个P型晶体管MP1~MP5、多个电容CM1~CM4及多个开关510、520、530、540,其连接于供应电压VDD与接地电压VSS之间。在本实施例中,来源信号Vini可以是一个差动讯号,例如SAR ADC 100的输入讯号Vin的差动讯号。
需注意的是,以上图3~5仅是作为范例说明,并非是作为本发明的限制条件。即,在其他的实施例中,只要缓冲器120的米勒补偿电容可以根据SAR ADC 100操作在取样阶段以及转换阶段而有不同的电容值,缓冲器120可以有其他种类的电路架构。
在以上的实施例中,在SAR ADC 100的取样阶段时,缓冲器120是透过提升米勒补偿电容的方式来提升整体的稳定度。然而,在本发明的另一个实施例中,当开关电容阵列110具有大到可以维持稳定性的电容值时,缓冲器120可以完全不使用米勒补偿电容,亦即缓冲器120的主极点(dominant pole)即为输出级的主极点(或是输出电容所看到的主极点),如此一来,也可以提升整体的稳定度。具体来说,当操作控制信号Vc2指出SAR ADC 100由取样阶段切换至转换阶段时,缓冲器120提升内部的米勒补偿电容;以及当操作控制信号Vc2指出SAR ADC 100由转换阶段切换至取样阶段时,缓冲器120不使用内部的米勒补偿电容。
图6为根据本发明一实施例之SAR ADC的控制方法的流程图。参考以上实施例所述,控制方法的流程如下所述:
步骤600:流程开始。
步骤602:产生操作控制信号,其用以表示SAR ADC操作在取样阶段或是转换阶段。
步骤604:根据操作控制信号以调整用以产生共模电压的缓冲器内部的米勒补偿电容。
简要归纳本发明,在本发明的SAR ADC及相关的控制方法中,透过在SAR ADC的取样阶段以及转换阶段有不同的米勒补偿电容设计,可以在具有简单设计的情形下有效地让SAR ADC在任何阶段都有良好的表现。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种连续逼近暂存式模拟数字转换器,包含有:
一开关电容阵列,用以根据一开关控制信号来对一输入信号进行取样以产生一取样信号;
一缓冲器,用以产生一共模电压;
一比较器,用以接收该取样信号以及该共模电压以产生一比较结果;
一控制逻辑电路,用以根据该比较结果以产生一输出信号,并产生该开关控制信号以控制该开关电容阵列;及
其中该控制逻辑电路另外产生一操作控制信号,以表示该连续逼近暂存式模拟数字转换器操作在一取样阶段或是一转换阶段,且该缓冲器根据该操作控制信号以调整内部的一米勒补偿电容。
2.如权利要求1所述的连续逼近暂存式模拟数字转换器,其中当该连续逼近暂存式模拟数字转换器操作在该取样阶段时,该缓冲器内部的该米勒补偿电容的电容值高于该连续逼近暂存式模拟数字转换器操作在该转换阶段时的电容值。
3.如权利要求1所述的连续逼近暂存式模拟数字转换器,其中当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该取样阶段切换至该转换阶段时,该缓冲器提升内部的该米勒补偿电容;以及当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该转换阶段切换至该取样阶段时,该缓冲器调降内部的该米勒补偿电容。
4.如权利要求1、2或3所述的连续逼近暂存式模拟数字转换器,其中该缓冲器包含有:
一放大器,用以产生该共模电压;及
一可调整电容,耦接于该放大器的一输入端以及一输出端之间,其中该可调整电容作为该米勒补偿电容。
5.如权利要求1所述的连续逼近暂存式模拟数字转换器,其中当该连续逼近暂存式模拟数字转换器操作在该取样阶段时,该缓冲器不使用该米勒补偿电容。
6.如权利要求1所述的连续逼近暂存式模拟数字转换器,其中当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该取样阶段切换至该转换阶段时,该缓冲器提升内部的该米勒补偿电容;以及当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该转换阶段切换至该取样阶段时,该缓冲器不使用内部的该米勒补偿电容。
7.一种连续逼近暂存式模拟数字转换器的控制方法,其中该连续逼近暂存式模拟数字转换器包含有:
一开关电容阵列,用以根据一开关控制信号来对一输入信号进行取样以产生一取样信号;
一缓冲器,用以产生一共模电压;
一比较器,用以接收该取样信号以及该共模电压以产生一比较结果;及
一控制逻辑电路,用以根据该比较结果以产生一输出信号,并产生该开关控制信号以控制该开关电容阵列;及
该控制方法包含有:
根据一操作控制信号以调整该缓冲器内部的一米勒补偿电容,其中该操作控制信号用以表示该连续逼近暂存式模拟数字转换器操作在一取样阶段或是一转换阶段。
8.如权利要求7所述的控制方法,其中根据该操作控制信号以调整该缓冲器内部的该米勒补偿电容的步骤包含有:
当该连续逼近暂存式模拟数字转换器操作在该取样阶段时,控制该缓冲器内部的该米勒补偿电容的电容值高于该连续逼近暂存式模拟数字转换器操作在该转换阶段时的电容值。
9.如权利要求7所述的控制方法,其中根据该操作控制信号以调整该缓冲器内部的该米勒补偿电容的步骤包含有:
当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该取样阶段切换至该转换阶段时,提升该缓冲器内部的该米勒补偿电容;及
当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该转换阶段切换至该取样阶段时,降低该缓冲器内部的该米勒补偿电容。
10.如权利要求7所述的控制方法,其中根据该操作控制信号以调整该缓冲器内部的该米勒补偿电容的步骤包含有:
其中当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该取样阶段切换至该转换阶段时,该缓冲器提升内部的该米勒补偿电容;及
当该操作控制信号指出该连续逼近暂存式模拟数字转换器由该转换阶段切换至该取样阶段时,该缓冲器不使用内部的该米勒补偿电容。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010216209.7A CN113452371B (zh) | 2020-03-25 | 2020-03-25 | 连续逼近暂存式模拟数字转换器与相关的控制方法 |
TW109122505A TWI734544B (zh) | 2020-03-25 | 2020-07-03 | 連續逼近暫存式類比數位轉換器與相關的控制方法 |
US17/151,673 US11245408B2 (en) | 2020-03-25 | 2021-01-19 | Successive Approximation Register Analog-to-Digital Converter and associated control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010216209.7A CN113452371B (zh) | 2020-03-25 | 2020-03-25 | 连续逼近暂存式模拟数字转换器与相关的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113452371A CN113452371A (zh) | 2021-09-28 |
CN113452371B true CN113452371B (zh) | 2023-07-04 |
Family
ID=77806652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010216209.7A Active CN113452371B (zh) | 2020-03-25 | 2020-03-25 | 连续逼近暂存式模拟数字转换器与相关的控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11245408B2 (zh) |
CN (1) | CN113452371B (zh) |
TW (1) | TWI734544B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102594353A (zh) * | 2011-01-13 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
CN104092466A (zh) * | 2014-06-26 | 2014-10-08 | 西北工业大学 | 一种流水线逐次逼近模数转换器 |
CN104158546A (zh) * | 2014-08-22 | 2014-11-19 | 深圳市芯海科技有限公司 | 一种单端转换逐次逼近结构的adc电路 |
CN109104189A (zh) * | 2017-06-21 | 2018-12-28 | 美国亚德诺半导体公司 | 用于采样和放大的无源开关电容电路 |
CN109104193A (zh) * | 2018-10-30 | 2018-12-28 | 华大半导体有限公司 | 一种逐次逼近型模数转换电路及其运行方法 |
CN109217873A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 共模电压产生装置及逐次逼近寄存器型模数转换器 |
EP3514952A1 (en) * | 2018-01-19 | 2019-07-24 | Socionext Inc. | Comparator circuitry |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101182402B1 (ko) * | 2008-11-19 | 2012-09-13 | 한국전자통신연구원 | 순차 접근 아날로그-디지털 변환기 |
KR101309837B1 (ko) * | 2010-03-16 | 2013-09-23 | 한국전자통신연구원 | 순차 접근 아날로그-디지털 변환기 및 그 구동 방법 |
CN101826844B (zh) * | 2010-05-06 | 2012-08-08 | 华为技术有限公司 | 一种功率放大器和基于功率放大器的信号放大方法 |
US8446304B2 (en) * | 2010-06-30 | 2013-05-21 | University Of Limerick | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter |
KR101341924B1 (ko) * | 2011-10-21 | 2013-12-19 | 포항공과대학교 산학협력단 | 정전식 터치센서 |
US9541929B2 (en) * | 2012-11-08 | 2017-01-10 | Richtek Technology Corporation | Mixed mode compensation circuit |
TWI591969B (zh) * | 2016-04-15 | 2017-07-11 | 瑞昱半導體股份有限公司 | 數位類比轉換器之校正電路及校正方法 |
US10516408B2 (en) * | 2018-03-08 | 2019-12-24 | Analog Devices Global Unlimited Company | Analog to digital converter stage |
US10809792B2 (en) * | 2018-08-16 | 2020-10-20 | Analog Devices, Inc. | Correlated double sampling amplifier for low power |
US11025263B2 (en) * | 2019-06-17 | 2021-06-01 | Stmicroelectronics International N.V. | Adaptive low power common mode buffer |
-
2020
- 2020-03-25 CN CN202010216209.7A patent/CN113452371B/zh active Active
- 2020-07-03 TW TW109122505A patent/TWI734544B/zh active
-
2021
- 2021-01-19 US US17/151,673 patent/US11245408B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102594353A (zh) * | 2011-01-13 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
CN104092466A (zh) * | 2014-06-26 | 2014-10-08 | 西北工业大学 | 一种流水线逐次逼近模数转换器 |
CN104158546A (zh) * | 2014-08-22 | 2014-11-19 | 深圳市芯海科技有限公司 | 一种单端转换逐次逼近结构的adc电路 |
CN109104189A (zh) * | 2017-06-21 | 2018-12-28 | 美国亚德诺半导体公司 | 用于采样和放大的无源开关电容电路 |
CN109217873A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 共模电压产生装置及逐次逼近寄存器型模数转换器 |
EP3514952A1 (en) * | 2018-01-19 | 2019-07-24 | Socionext Inc. | Comparator circuitry |
CN109104193A (zh) * | 2018-10-30 | 2018-12-28 | 华大半导体有限公司 | 一种逐次逼近型模数转换电路及其运行方法 |
Non-Patent Citations (2)
Title |
---|
10位低功耗SAR_ADC设计研究;史丰;《中国优秀硕士学位论文全文数据库信息科技辑》(第06(2018)期);I135-456 * |
A 12 bit 160 MS/s Two-Step SAR ADC With Background Bit-Weight Calibration Using a Time-Domain Proximity Detector;Yuan Zhou等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;第50卷(第4期);920-931 * |
Also Published As
Publication number | Publication date |
---|---|
TWI734544B (zh) | 2021-07-21 |
US11245408B2 (en) | 2022-02-08 |
CN113452371A (zh) | 2021-09-28 |
TW202137714A (zh) | 2021-10-01 |
US20210305990A1 (en) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015841B2 (en) | Analog to digital converter circuit of successive approximation type operating at low voltage | |
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
Zheng et al. | A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process | |
US8120388B2 (en) | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter | |
US7652600B2 (en) | A/D converter comprising a voltage comparator device | |
US11095300B2 (en) | Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter | |
US8344930B2 (en) | Successive approximation register analog-to-digital converter | |
US20130009797A1 (en) | Distributed Bootstrap Switch | |
US8610422B2 (en) | Dynamic biasing of an amplifier using capacitive driving of internal bias voltages | |
US10826521B1 (en) | Successive approximation register analog to digital converter and offset detection method thereof | |
CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
US9819314B1 (en) | Method and circuit for PVT stabilization of dynamic amplifiers | |
JP2009516458A (ja) | フォールディング回路 | |
EP1985020A1 (en) | A/d converter comprising a voltage comparator device | |
CN113452371B (zh) | 连续逼近暂存式模拟数字转换器与相关的控制方法 | |
US10476513B1 (en) | SAR ADC with high linearity | |
US11387839B2 (en) | Control circuit for successive approximation register analog-to-digital converter | |
US20210105018A1 (en) | Signal converting apparatus | |
CN110365339B (zh) | 上极板采样逐次比较型模数转换器及其工作方法 | |
TWI751958B (zh) | 連續漸進式類比數位轉換器 | |
KR101277558B1 (ko) | 레인지―스케일링 기법이 적용된 파이프라인 구조의 adc | |
US20220239258A1 (en) | Amplifier circuit | |
JP3637936B2 (ja) | 比較器及びa/dコンバータ | |
CN110798215A (zh) | 一种微功率无线通信芯片的性度输入信号缓冲器 | |
TWI446709B (zh) | 交換電容式放大電路與應用此放大電路之類比至數位轉換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |