CN212342602U - 一种多芯粒集成的封装结构 - Google Patents
一种多芯粒集成的封装结构 Download PDFInfo
- Publication number
- CN212342602U CN212342602U CN202022267634.7U CN202022267634U CN212342602U CN 212342602 U CN212342602 U CN 212342602U CN 202022267634 U CN202022267634 U CN 202022267634U CN 212342602 U CN212342602 U CN 212342602U
- Authority
- CN
- China
- Prior art keywords
- contact
- core
- leading
- contacts
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型公开了一种多芯粒集成的封装结构,包括被塑封层塑封的若干芯粒,与被塑封的芯粒触点电连接的芯粒互联结构,设置于芯粒互联结构完成芯粒触点电连接的另一侧设置的布线引出结构以及设置于布线引出结构对应焊盘处的锡球,所述芯粒的触点包括需要进行相互间互联的第一触点以及用于直接引出的第二触点,在芯粒互联结构上形成芯粒间所需互联的第一触点间的连通槽以及能够将第二触点引出的引出槽,连通槽和引出槽内均填充金属种子。采用本实用新型的设计方案,在封装结构上更加简便,且弥补了传统扇出型封装中RDL布线工艺精度不足、无法进行超精密互联的缺点。
Description
技术领域
本实用新型涉及半导体封装技术领域,特别是一种多芯粒集成的封装结构。
背景技术
随着芯片的前段制造技术不断发展,技术节点已经更新至7nm/5nm甚至更小,逐渐逼近物理极限,芯片的前段制造工艺变得极度复杂,其制造良率也逐渐降低并且制造成本大幅攀升。为了更进一步优化芯片的设计和前段制造流程,并有效控制整体成本,业界逐渐开始将原本的单芯片SoC模式转变为chiplet模式即“小芯粒”模式,它将原本的一个单芯片分解为多个“小芯粒”(chiplet)进行设计,根据每个芯粒的属性灵活选用合适的工艺节点来进行前段制造,然后再将这些制造好的“小芯粒”进行集成封装从而构建成一个类似于单芯片的功能模组。对于这种基于chiplet芯粒的方法,如何将多个不同种类的“小芯粒”集成封装在一起实现高速及高带宽互联、并且共同构成一个功能强大且体积功耗又比较小的***,成为半导体芯片封装领域的一大挑战。
目前针对高密度的多芯粒集成封装,业界常采用硅穿孔(TSV)、硅转接板(Siinterposer)等方式进行,把芯粒的超精细引脚进行引出和有效互联从而形成一个***,但该技术的成本比较高,局限了它的应用范围。扇出型封装技术采用重构晶圆(recon wafer)与RDL重新布线的方式为实现多芯片的集成封装提供了很好的平台,但是扇出型封装中的RDL重新布线制作方法的工艺精度有限(最小线宽通常为2~5um或以上),无法对小芯粒之间的的精密信号引脚进行低延时、高密度互联以实现高速、高带宽的目的。
实用新型内容
实用新型目的:本实用新型的目的在于解决现有的基于芯粒的布线引出结构不合理的问题。
技术方案:为解决上述问题,本实用新型提供以下技术方案:
一种多芯粒集成的封装结构,包括被塑封层塑封的若干芯粒,与被塑封的芯粒触点电连接的芯粒互联结构,设置于芯粒互联结构完成芯粒触点电连接的另一侧设置的布线引出结构以及设置于布线引出结构对应焊盘处的锡球,所述芯粒的触点包括需要进行相互间互联的第一触点以及用于直接引出的第二触点,在芯粒互联结构上形成芯粒间所需互联的第一触点间的连通槽以及能够将第二触点引出的引出槽,连通槽和引出槽内均填充金属种子。
芯粒的触点分为两类,一类是需要互联的第一触点,它是要与别的芯粒进行互联的那些信号引脚处的凸点,位于芯粒的边沿处(与其它的芯粒相邻);另一类是需要直接引出的第二触点,这是芯粒上剩余的那些需要引出的引号引脚的凸点。
金属种子通常为Ti,Cu等金属。
进一步地,所述芯粒互联结构包括至少两层介电层,第一介电层形成若干能够引出第一触点和第二触点的第一凹槽,第二介电层形成能够将芯粒间需要互联的第一触点进行连通的第二凹槽以及直接引出的第三凹槽,所需互联的第一触点对应的第一凹槽和第二凹槽构成连通槽,直接引出的第二触点对应的第一凹槽和第三凹槽构成引出槽。
芯粒互联结构是通孔与互联一体化的结构,其工艺步骤简洁,可以制作亚微米量级的互联线(线宽0.4~1um甚至更小)将芯粒上的需要互联的第一触点进行电学连接,用于芯粒间的高速、高带宽互联。
进一步地,布线引出结构包括至少一层重新布线层,重新布线层包括第三介电层以及在第三介电层上形成的对应于引出槽内填充金属种子后形成金属触点的第四凹槽,并在第四凹槽内填充金属种子,形成在第三介电层的外表面的金属焊盘。
进一步地,所述第一触点的直径和间距均小于30μm,第二触点的直径和间距大于50μm。
第一触点与第二触点相比,二者具有相同的高度,它们的上表面平齐,但第一触点具有更小的直径和间距(<30um或更小),从而在芯粒之间能放置更多的互联引脚,以便实现更大规模的信号互联,提高数据交互速度和容量。而第二触点的直径和间距没有这么精密,通常约为50~90um甚至更大。
进一步地,第一介电层和第二介电层均为光敏性的聚酰亚胺类的有机树脂,第三介电层为有机光敏性介电层。
一种多芯粒集成的封装结构的制备方法,包括以下步骤:
1)准备一个临时载片,并在临时载片表面粘附临时键合胶层;
临时载片的材质可以为金属或者硅片、玻璃、石英等具有适度刚性的材料。
2)在临时键合胶层表面贴装芯粒,芯粒上有金属触点的器件面朝上放置;
3)然后对贴装好的芯粒(或者其它元件)进行塑封形成塑封层,并研磨塑封层的上表面使得芯粒的第一触点和第二触点裸露出来;
4)在塑封层上制作芯粒互联结构;
5)对于芯粒上除了需要互联的第一触点以外的需要引出的第二触点,继续制作能够将其引出的布线引出结构;
6)把锡球安装在制作完成的布线引出结构上的金属焊盘处,完成锡球的焊接;
7)采用热机械解键合或者激光解键合的方式去除临时载片,并对完成封装工艺的封装体进行切割。
进一步地,所述步骤4)中,制作芯粒互联结构,具体包括以下步骤:
4.a)在塑封层的表面涂覆第一介电层;
4.b)对第一介电层第一进行曝光和显影工艺,在第一介电层的对应于芯粒上触点的位置形成第一凹槽;
4.c)继续在第一介电层之上,用相同的方法涂覆第二介电层并进行曝光和显影,在第一凹槽之上形成用于芯粒间构成互联的第二凹槽以及用于引出的第三凹槽;
4.d)接着用等离子体气相沉积的方法淀积一薄层的金属;
4.e)然后使用电化学镀的方法在薄层金属上面沉积金属种子,填充第一凹槽、第二凹槽和第三凹槽;
薄层金属通常为Cu或其它金属材料。
4.f)研磨金属种子沉积的上表面,使得表面平坦化,并且使得第二凹槽和第三凹槽区域的第二介电层的上表面裸露出来。
进一步地,所述步骤5)中,制作布线引出结构,具体包括以下步骤:
5.a)在第二介电层的上表面上,涂覆第三介电层;
5.b)在对应于第二介电层上金属种子所需引出的位置处进行曝光和显影的光刻工艺,形成第四凹槽,使第三介电层下方的芯粒互联结构表面需要引出的金属种子裸露出来;
5.c)在第四凹槽内淀积金属种子;
5.d)涂覆一层光刻胶,使用曝光、显影工艺在光刻胶上开槽,把需要引出的金属种子裸露出来;
5.e)继续进行金属电镀工艺,在光刻胶开槽的区域会形成金属种子填充;
5.f)用湿法刻蚀的方法去除光刻胶以及光刻胶底部的金属种子,形成了重新布线层。
进一步地,重复5.a至5.f的工艺步骤,制作出包含有至少两层重新布线层的布线引出结构。
有益效果:本实用新型与现有技术相比:
1)实现了对具有超精细引脚结构的芯粒之间的高密度、高速、高带宽互联以及集成封装的工艺结构;
2)对于需要进行超高密度芯粒之间互联的集成封装,无需使用硅穿孔(TSV)、硅装接板(interposer)等高成本的复杂结构;
3)该封装方式简化了芯粒的信号互联与引出的工艺制程,在实现高速、高带宽互联的同时,缩小了集成封装的体积。
附图说明
图1为本实用新型的产品结构示意图;
图2为本实用新型步骤1完成后的结构示意图;
图3为本实用新型步骤2完成后的结构示意图;
图4为本实用新型步骤3完成后的结构示意图;
图5为本实用新型步骤4.a完成后的结构示意图;
图6为本实用新型步骤4.b完成后的结构示意图;
图7为本实用新型步骤4.c完成后的结构示意图;
图8为本实用新型步骤4.d完成后的结构示意图;
图9为本实用新型步骤4.e完成后的结构示意图;
图10为本实用新型步骤4.f完成后的结构示意图;
图11为本实用新型步骤4.f完成后的平面俯视示意图;
图12为本实用新型步骤5.a完成后的结构示意图;
图13为本实用新型步骤5.b完成后的结构示意图;
图14为本实用新型步骤5.c完成后的结构示意图;
图15为本实用新型步骤5.d完成后的结构示意图;
图16为本实用新型步骤5.e完成后的结构示意图;
图17为本实用新型步骤5.f完成后的结构示意图;
图18为本实用新型再次重复步骤5.a~5.f完成后的结构示意图;
图19为本实用新型步骤6完成后的结构示意图;
图20为本实用新型的实施例3的结构示意图;
图21为本实用新型的实施例3中的导电柱的结构示意图;
具体实施方式
下面结合附图和实施例对本实用新型进行进一步地说明。
实施例1
如图1至图21所示,一种多芯粒集成的封装结构,包括被塑封层4塑封的若干芯粒3,与被塑封的芯粒3触点电连接的芯粒互联结构,设置于芯粒互联结构完成芯粒触点电连接的另一侧设置的布线引出结构以及设置于布线引出结构对应焊盘处的锡球15,所述芯粒3的触点包括需要进行相互间互联的第一触点301以及用于直接引出的第二触点302,在芯粒3互联结构上形成芯粒间所需互联的第一触点301间的连通槽以及能够将第二触点302引出的引出槽,连通槽和引出槽内均填充金属种子8。
芯粒的触点分为两类,一类是需要互联的第一触点,它是要与别的芯粒进行互联的那些信号引脚处的凸点,位于芯粒的边沿处(与其它的芯粒相邻);另一类是需要直接引出的第二触点,这是芯粒上剩余的那些需要引出的引号引脚的凸点。
金属种子通常为Ti,Cu等金属。
芯粒互联结构包括至少两层介电层,第一介电层5形成若干能够引出第一触点301和第二触点302的第一凹槽200,第二介电层6形成能够将芯粒间需要互联的第一触点301进行连通的第二凹槽201以及直接引出的第三凹槽202,所需互联的第一触点301对应的第一凹槽200和第二凹槽201构成连通槽,直接引出的第二触点302对应的第一凹槽201和第三凹槽202构成引出槽。
芯粒互联结构是通孔与互联一体化的结构,其工艺步骤简洁,可以制作亚微米量级的互联线(线宽0.4~1um甚至更小)将芯粒上的需要互联的第一触点进行电学连接,用于芯粒间的高速、高带宽互联。
布线引出结构包括至少一层重新布线层,重新布线层包括第三介电层9以及在第三介电层9上形成的对应于引出槽内填充金属种子8后形成金属触点的第四凹槽203,并在第四凹槽203内填充金属种子8,形成在第三介电层9的外表面的金属焊盘。
第一触点301的直径和间距均小于30μm,第二触点302的直径和间距大于50μm。
第一触点与第二触点相比,二者具有相同的高度,它们的上表面平齐,但第一触点具有更小的直径和间距(<30um或更小),从而在芯粒之间能放置更多的互联引脚,以便实现更大规模的信号互联,提高数据交互速度和容量。而第二触点的直径和间距没有这么精密,通常约为50~90um甚至更大。
第一介电层5和第二介电层6均为光敏性的聚酰亚胺类的有机树脂(如PI,PBO),第三介电层9为有机光敏性介电层。
实施例2
需要进行相互间互联的第一触点,所指的并非简单的一一对应的关系,可以是一对一,也可以是一对多,即一个芯粒的其中一个第一触点和另一个芯粒的其中一个第一触点连接,此种关系可能是具有一个第一触点,也可以是具有多个第一触点;或者一个芯粒的其中一个第一触点和另一个芯粒的其中多个第一触点连接。
故此实施例相对于实施例1更改为采用三个芯粒3进行互联,三个芯粒3间分别存在了一一对应,两两对应以及三三对应的关系。
本实施例中不仅存在一一对应的关系,同时还存在了一对多的情况,一个芯粒的第一触点和另一个芯粒的两个第一触点连接。
实施例3
在实施例1的基础上,在塑封层内多了一个或多个导电柱结构,图中的“16”为导电柱结构。导电柱的具体结构如图21所示,包括铜柱162以及在铜柱***、并包裹着铜柱的绝缘体161;
在如图20所示的实施例中,导电柱结构16贯通塑封层的上下表面,导电柱中的铜柱162可以对塑封层上下表面的芯粒或者元件的信号引脚进行互联,因此可以在实施例1的基础上,在塑封层上方堆叠一些已经封装好的芯片或者元件17,芯片或者元件17上带有金属触点171与导电柱结构电学连接,从而实现与塑封层内已有芯粒的三维互联,节省了封装体的面积。
实施例4
一种多芯粒集成的封装结构的制备方法,包括以下步骤:
1)准备一个临时载片1,并在临时载片1表面粘附临时键合胶层2,如图2所示;
临时载片的材质可以为金属或者硅片、玻璃、石英等具有适度刚性的材料。
2)在临时键合胶层2表面贴装芯粒3,芯粒3上有金属触点的器件面朝上放置,如图3所示;
3)然后对贴装好的芯粒3(或者其它元件)进行塑封形成塑封层4,并研磨塑封层4的上表面使得芯粒3的第一触点301和第二触点302裸露出来,如图4所示;
4)在塑封层4上制作芯粒互联结构;具体包括以下步骤:
4.a)在塑封层4的表面涂覆第一介电层5(如PI,PBO),如图5所示;
4.b)对第一介电层5第一进行曝光和显影工艺,在第一介电层5的对应于芯粒上触点的位置形成第一凹槽200,如图6所示;
4.c)继续在第一介电层5之上,用相同的方法涂覆第二介电层6并进行曝光和显影,在第一凹槽200之上形成用于芯粒间构成互联的第二凹槽201以及用于引出的第三凹槽202,如图7所示;
4.d)接着用等离子体气相沉积的方法淀积一薄层的金属种子7,如图8所示;
4.e)然后使用电化学镀的方法在薄层的金属种子7上面沉积金属8,填充第一凹槽200、第二凹槽201和第三凹槽202,如图9所示;
沉积金属通常为Cu或其它金属材料。
4.f)研磨沉积金属8的上表面,使得表面平坦化,并且使得第二凹槽201和第三凹槽202区域的第二介电层6的上表面裸露出来,如图10所示。
图11所示为该步骤完成后的平面俯视图,图中的3为芯粒,4为塑封体,芯粒之间的第一触点301已经完成了互联。
5)对于芯粒3上除了需要互联的第一触点301以外的需要引出的第二触点302,继续制作能够将其引出的布线引出结构;具体包括以下步骤:
5.a)在第二介电层6的上表面上,涂覆第三介电层9,如图12所示;
5.b)在对应于第二介电层6上沉积金属8所需引出的位置处进行曝光和显影的光刻工艺,形成第四凹槽203,使第三介电层9下方的芯粒互联结构表面需要引出的沉积金属8裸露出来,如图13所示;
5.c)在第四凹槽203内用物理气相沉积的方法淀积一薄层的金属种子8,如图14所示;
5.d)涂覆一层光刻胶11,使用曝光、显影工艺在光刻胶上开槽,把需要引出的金属种子8裸露出来,如图15所示;
5.e)继续进行金属电镀工艺,在光刻胶11开槽的区域会形成金属种子8填充,如图16所示;
5.f)用湿法刻蚀的方法去除光刻胶11以及光刻胶底部的金属种子8,形成了重新布线层,如图17所示。
重复5.a至5.f的工艺步骤,制作出包含有至少两层重新布线层的布线引出结构,如图18所示。
6)把锡球15安装在制作完成的布线引出结构上的金属焊盘处,完成锡球15的焊接,如图19所示;
7)最后,采用热机械解键合或者激光解键合的方式去除临时载片1,并对完成封装工艺的封装体进行切割。
Claims (5)
1.一种多芯粒集成的封装结构,其特征在于:包括被塑封层塑封的若干芯粒,与被塑封的芯粒触点电连接的芯粒互联结构,设置于芯粒互联结构完成芯粒触点电连接的另一侧设置的布线引出结构以及设置于布线引出结构对应焊盘处的锡球,所述芯粒的触点包括需要进行相互间互联的第一触点以及用于直接引出的第二触点,在芯粒互联结构上形成芯粒间所需互联的第一触点间的连通槽以及能够将第二触点引出的引出槽,连通槽和引出槽内均填充金属种子。
2.根据权利要求1所述的多芯粒集成的封装结构,其特征在于:所述芯粒互联结构包括至少两层介电层,第一介电层形成若干能够引出第一触点和第二触点的第一凹槽,第二介电层形成能够将芯粒间需要互联的第一触点进行连通的第二凹槽以及直接引出的第三凹槽,所需互联的第一触点对应的第一凹槽和第二凹槽构成连通槽,直接引出的第二触点对应的第一凹槽和第三凹槽构成引出槽。
3.根据权利要求1所述的多芯粒集成的封装结构,其特征在于:布线引出结构包括至少一层重新布线层,重新布线层包括第三介电层以及在第三介电层上形成的对应于引出槽内填充金属种子后形成金属触点的第四凹槽,并在第四凹槽内填充金属种子,形成在第三介电层的外表面的金属焊盘。
4.根据权利要求1所述的多芯粒集成的封装结构,其特征在于:所述第一触点的直径和间距均小于30μm,第二触点的直径和间距大于50μm。
5.根据权利要求2或3所述的多芯粒集成的封装结构,其特征在于:第一介电层和第二介电层均为光敏性的聚酰亚胺类的有机树脂,第三介电层为有机光敏性介电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022267634.7U CN212342602U (zh) | 2020-10-13 | 2020-10-13 | 一种多芯粒集成的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022267634.7U CN212342602U (zh) | 2020-10-13 | 2020-10-13 | 一种多芯粒集成的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212342602U true CN212342602U (zh) | 2021-01-12 |
Family
ID=74070951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022267634.7U Active CN212342602U (zh) | 2020-10-13 | 2020-10-13 | 一种多芯粒集成的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212342602U (zh) |
-
2020
- 2020-10-13 CN CN202022267634.7U patent/CN212342602U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240250067A1 (en) | Multi-die package structures including redistribution layers | |
US12033982B2 (en) | Fully interconnected heterogeneous multi-layer reconstructed silicon device | |
WO2019161641A1 (zh) | 一种芯片及封装方法 | |
CN110707075A (zh) | 超高密度多芯片模组的三维扇出型封装结构与制备方法 | |
CN111244081A (zh) | 集成电路装置、互连元件晶粒及集成晶片上***制造方法 | |
CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
CN113410223B (zh) | 芯片组及其制造方法 | |
CN112151471A (zh) | 一种多芯粒集成的封装结构及其制备方法 | |
CN110690178A (zh) | 一种dram存储芯片三维集成封装方法及结构 | |
WO2018009145A1 (en) | A semiconductor package and methods of forming the same | |
CN115513182A (zh) | 一种半导体封装结构及其制备方法 | |
CN115547961A (zh) | 高密度集成式三维立体芯片封装结构及其制造方法 | |
CN114497025A (zh) | 半导体封装及其形成方法 | |
CN210640243U (zh) | 超高密度多芯片模组的三维扇出型封装结构 | |
EP4197035A1 (en) | Creating interconnects between dies using a cross-over die and through-die vias | |
CN210296299U (zh) | 一种树脂型三维扇出集成封装结构 | |
CN111668120A (zh) | 一种高密度芯片的扇出型封装结构及其制备方法 | |
CN219575637U (zh) | 一种***集成3dfo结构 | |
CN212342602U (zh) | 一种多芯粒集成的封装结构 | |
CN114914196B (zh) | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 | |
US20240038626A1 (en) | Semiconductor package and manufacturing method thereof | |
US8736076B2 (en) | Multi-chip stacking of integrated circuit devices using partial device overlap | |
CN210073829U (zh) | 用于超高密度芯片FOSiP封装的结构 | |
CN114725033A (zh) | 具有tsv内联机的芯片堆栈封装结构及其制造方法 | |
CN114566482A (zh) | 一种三维扇出封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |