CN113393802B - 电流驱动装置 - Google Patents

电流驱动装置 Download PDF

Info

Publication number
CN113393802B
CN113393802B CN202110271179.4A CN202110271179A CN113393802B CN 113393802 B CN113393802 B CN 113393802B CN 202110271179 A CN202110271179 A CN 202110271179A CN 113393802 B CN113393802 B CN 113393802B
Authority
CN
China
Prior art keywords
voltage
light emitting
driving circuit
logic level
emitting array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110271179.4A
Other languages
English (en)
Other versions
CN113393802A (zh
Inventor
郭镇源
谢季珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macroblock Inc
Original Assignee
Macroblock Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110107358A external-priority patent/TWI769721B/zh
Application filed by Macroblock Inc filed Critical Macroblock Inc
Publication of CN113393802A publication Critical patent/CN113393802A/zh
Application granted granted Critical
Publication of CN113393802B publication Critical patent/CN113393802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种驱动***，用于驱动一发光装置，所述发光装置包括第一发光阵列，所述第一发光阵列包括多个成矩阵式排列的发光组件、多条扫描线，及多条数据线，每一扫描线与一对应行的所述发光组件电连接，每一数据线与一对应列的所述发光组件电连接，所述驱动***包含第一电压转换电路，及第一驱动电路，借由所述第一驱动电路本身判断所述数据线上的电压变化，进而自行决定所述共同接点上的电压逻辑准位，并据以产生对应的第一控制信号，而使所述第一电压转换电路产生对应的所述第一输出电压以调整所述发光组件的发光亮度，进而节省电路组件配置成本。

Description

电流驱动装置
技术领域
本发明涉及一种驱动***，特别是指一种用于驱动发光二极管的驱动***。
背景技术
参阅图1、图2，以中国台湾专利号第I477187号专利案所揭露之一种现有的适应性切换模式发光二极管***为例，主要包含至少一电连接一发光二极管阵列225(或225-1～225-3)的发光二极管驱动器215、一电连接所述至少一发光二极管驱动器215的处理器210，及一电连接所述处理器210与所述发光二极管阵列225的升压式转换器220。
所述适应性切换模式发光二极管***借由所述处理器210自所述发光二极管驱动器215读取所述发光二极管阵列225的相关信息，进而控制所述升压式转换器220分配至所述发光二极管阵列225的电压，因而有需要额外处理器的缺点。
参阅图3，为现有控制发光二极管阵列的另一种电路架构，包含多个并联的发光二极管驱动电路230、一电连接所述发光二极管驱动电路230的分压器231，及一电连接所述分压器231与所述发光二极管阵列(图未示)的电压驱动装置232，每一发光二极管驱动电路根据发光二极管阵列的电压变化调整输出电流的大小，进而控制电压驱动装置输出至发光二极管阵列的电压大小，然而，当每一发光二极管驱动电路侦测到的电压变化皆不相同，将会有使电压驱动装置无法提供正确的输出电压之缺点，此外，尚须重新调整分压器电阻值的比例，将增加整体电路设计困难度，因此，现有用于发光二极管阵列的驱动电路架构有改善的必要。
发明内容
因此，本发明的一第一目的在于提供一种能改善背景技术至少一个缺点的驱动***。
再者，本发明的一第二目的在于提供另一种能改善背景技术至少一个缺点的驱动***。
于是，本发明驱动***，用于驱动一发光装置，所述发光装置包括第一发光阵列，所述第一发光阵列包括多个发光组件、多条扫描线，及多条数据线，所述发光组件成矩阵式排列，每一扫描线与一对应行的所述发光组件电连接，每一数据线与一对应列的所述发光组件电连接，所述驱动***包含第一电压转换电路，及第一驱动电路。
所述第一电压转换电路接收一输入电压及一第一控制信号，且根据所述第一控制信号将所述输入电压转换成一第一输出电压，所述第一输出电压的大小相关于所述第一控制信号。
所述第一驱动电路电连接到所述第一发光阵列的所述扫描线与所述数据线、所述第一电压转换电路，及一共同接点，所述第一驱动电路通过所述第一发光阵列的所述扫描线与所述数据线驱动所述第一发光阵列的所述发光组件，并根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到一第一逻辑准位，且根据所述共同接点上的电压产生所述第一控制信号供所述第一电压转换电路接收。
较佳地，所述驱动***还包含牵引电路，所述牵引电路电连接到所述共同接点，且在所述共同接点上的电压没有被拉到所述第一逻辑准位时，将所述共同接点上的电压拉到一第二逻辑准位。
较佳地，所述发光装置还包括第二发光阵列，所述第二发光阵列与所述第一发光阵列具有相同的结构，所述驱动***还包含第二驱动电路，所述第二驱动电路电连接到所述第二发光阵列的扫描线、数据线，及共同接点，所述第二驱动电路通过所述第二发光阵列的所述扫描线与所述数据线驱动所述第二发光阵列的所述发光组件，且根据所述第二发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
较佳地，所述发光装置还包括第二发光阵列、第三发光阵列及第四发光阵列，所述第二至第四发光阵列与所述第一发光阵列具有相同的结构，所述第二发光阵列的所述扫描线分别电连接到所述第一发光阵列的所述扫描线，所述第四发光阵列的扫描线分别电连接到所述第三发光阵列的扫描线，所述第三发光阵列的数据线分别电连接到所述第一发光阵列的所述数据线，所述第四发光阵列的数据线分别电连接到所述第二发光阵列的所述数据线，所述驱动***还包含第二电压转换电路及第二驱动电路，所述第二电压转换电路接收所述输入电压及一第二控制信号，且根据所述第二控制信号将所述输入电压转换成一第二输出电压，所述第二输出电压的大小相关于所述第二控制信号，所述第二驱动电路电连接到所述第四发光阵列的所述扫描线与所述数据线、所述第二电压转换电路及所述共同接点，通过所述第四发光阵列的所述扫描线及所述数据线驱动所述第二至第四发光阵列的所述发光组件，且根据所述第四发光阵列的所述数据线上的电压决定是否要将所述共同接点上的电压拉到所述第一逻辑准位，且根据所述共同接点上的电压产生所述第二控制信号供所述第二电压转换电路接收，所述第一驱动电路还通过所述第一发光阵列的所述扫描线及所述数据线驱动所述第二与第三发光阵列的所述发光组件。
较佳地，所述第一发光阵列的所述行分别对应多个不同的时段；所述第一驱动电路使所述第一发光阵列的每一行的所述发光组件在一相对应时段中发光；在每一时段中，所述第一驱动电路根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
较佳地，所述第一发光阵列的所述行分别对应多个不同的时段，所述第一驱动电路使所述第一发光阵列的每一行的所述发光组件在一相对应时段中发光，所述第二发光阵列的所述行分别对应所述时段，所述第二驱动电路使所述第二发光阵列的每一行的所述发光组件在一相对应时段中发光，在每一时段中，所述第一驱动电路根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位，所述第二驱动电路根据所述第二发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
较佳地，所述第一发光阵列的所述行分别对应多个不同的第一时段，所述第一驱动电路使所述第一发光阵列的每一行的所述发光组件在一相对应第一时段中发光，所述第二发光阵列的所述行分别对应所述第一时段，所述第一与第二驱动电路共同使所述第二发光阵列的每一行的所述发光组件在一相对应第一时段中发光，所述第三发光阵列的所述行分别对应多个不同的第二时段，所述第一与第二驱动电路共同使所述第三发光阵列的每一行的所述发光组件在一相对应第二时段中发光，所述第四发光阵列的所述行分别对应所述第二时段，所述第二驱动电路使所述第四发光阵列的每一行的所述发光组件在一相对应第二时段中发光，在所述第一及第二时段的每一个中，所述第一驱动电路根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位，所述第二驱动电路根据所述第四发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
较佳地，每个时段包括第一时区，及第二时区，在每一时段中，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个小于一预设的第一参考电压时，所述第一驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第一驱动电路判断所述共同接点上的电压在所述时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调升所述第一输出电压的大小，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及一预设的第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第一驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位，所述第二参考电压大于所述第一参考电压。
较佳地，当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路维持所述第一输出电压的大小，当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调降所述第一输出电压的大小。
较佳地，每个时段包括第一时区，及第二时区，在每一时段中，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个小于一预设的第一参考电压时，所述第一驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及一预设的第二参考电压之间时，所述第一驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位，所述第二参考电压大于所述第一参考电压，当所述第二驱动电路判断所述第二发光阵列的所述数据线上的电压有至少一个小于所述第一参考电压时，所述第二驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第二驱动电路判断所述第二发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及所述第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第二驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位。
较佳地，当所述第一驱动电路判断所述共同接点上的电压在所述时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调升所述第一输出电压的大小，当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路维持所述第一输出电压的大小，当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调降所述第一输出电压的大小。
较佳地，所述第一及第二时段的每一个包括第一时区，及第二时区，在所述第一及第二时段的每一个中，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个小于一预设的第一参考电压时，所述第一驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及一预设的第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第一驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位，所述第二参考电压大于所述第一参考电压，当所述第二驱动电路判断所述第四发光阵列的所述数据线上的电压有至少一个小于所述第一参考电压时，所述第二驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第二驱动电路判断所述第四发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及所述第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第二驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位。
较佳地，当所述第一驱动电路判断所述共同接点上的电压在所述第一时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调升所述第一输出电压的大小，当所述第一驱动电路判断所述共同接点上的电压在所述第一时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述第一时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路维持所述第一输出电压的大小，当所述第一驱动电路判断所述共同接点上的电压在所述第一时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调降所述第一输出电压的大小，当所述第二驱动电路判断所述共同接点上的电压在所述第二时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第二驱动电路通过所述第二控制信号使所述第二电压转换电路调升所述第二输出电压的大小，当所述第二驱动电路判断所述共同接点上的电压在所述第二时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述第二时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第二驱动电路通过所述第二控制信号使所述第二电压转换电路维持所述第二输出电压的大小，当所述第二驱动电路判断所述共同接点上的电压在所述第二时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第二驱动电路通过所述第二控制信号使所述第二电压转换电路调降所述第二输出电压的大小。
再者，本发明的驱动***，用于与一发光装置可操作地相关联，所述发光装置包括多条扫描线，多条数据线和多个发光组件，所述扫描线与所述数据线为多行和多列的矩阵排列，在所述发光装置中，相对于每一行，所述行中的发光组件分别与相应的一条扫描线电连接，且相对于每一列，所述列中的发光组件电连接到相应的一条数据线，其特征在于，所述驱动***包含电压转换电路，及驱动电路。
所述电压转换电路接收一输入电压及一控制信号，并根据所述控制信号将所述输入电压转换为一具有与所述控制信号相关的幅值的输出电压。
所述驱动电路与所述电压转换电路及一共同接点电连接，并与所述发光装置的所述扫描线及所述数据线电连接，所述驱动电路借由所述发光装置的所述扫描线与所述数据线驱动所述发光装置的所述发光组件，从而能决定是否将所述共同接点上的一电压拉升至一第一逻辑准位，并基于所述共同接点的所述电压产生由所述电压转换电路接收的所述控制信号。
所述驱动电路包括多个电流驱动器，所述电流驱动器分别与发光装置的所述数据线电连接，且每一电流驱动器根据一驱动电压各自对每一数据线提供一驱动电流。
每一电流驱动器包括放大器、晶体管，及电阻。
所述放大器具有一用于接收所述驱动电压的非反相输入端，一反相输入端，及一输出端。
所述晶体管具有一第一端、一第二端，及一控制端，所述第一端与对应于所述电流驱动器的所述数据线电连接以提供所述驱动电流，所述第二端与所述放大器的所述反相输入端电连接，所述控制端与所述放大器的所述输出端电连接。所述电阻与所述晶体管的所述第二端电连接并接地。
较佳地，根据所述电流驱动器的所述放大器的输出端的电压，所述驱动路操作于是否拉升所述共同接点的电压以达到所述第一逻辑准位。
较佳地，所述发光装置的每一行的发光组件各自对应于多个时段中的其中一个，所述驱动电路使所述列的发光组件在相对应的所述时段内发光，在每个时段中，当在所述电流驱动器的所述放大器的所述输出端的电压中的至少一个其幅值大于一第三参考电压的幅值时，所述驱动电路将所述共同接点的所述电压拉升至所述第一逻辑准位。
较佳地，当在至少一个时段中，所述共同接点处的所述电压被拉升至所述第一逻辑准位时，所述驱动电路产生所述控制信号，使得所述电压转换电路增加输出电压的幅值，当在任何时段中没有将所述共同接点上的所述电压拉升到所述第一逻辑准位时，所述驱动电路以借由所述电压转换电路减少所述输出电压幅值的方式产生所述控制信号。
较佳地，根据所述电流驱动器的所述晶体管的第二端的电压，所述驱动电路可操作于是否将所述共同接点处的所述电压拉升到所述第一逻辑准位。
较佳地，对于发光装置的每一行的所述发光组件，所述驱动电路使所述列的发光组件在对应于多个时段中的其中一个时段内发光，在每个时段中，当所述电流驱动器的所述晶体管的所述第二端的电压中的至少一个的幅值小于一第四参考电压时，所述驱动电路将所述共同接点的所述电压拉升至所述第一逻辑准位。
较佳地，当在至少一个时段中所述共同接点处的电压被拉升至所述第一逻辑准位时，所述驱动电路以使得所述电压转换电路增加输出电压的大小的方式产生所述控制信号，当在任何时段中没有将所述共同接点上的电压拉升到所述第一逻辑准位时，所述驱动电路以使得所述电压转换电路减小输出电压的大小的方式产生所述控制信号。
本发明的功效在于：仅需通过所述第一驱动电路本身判断所述数据线上的电压变化，进而自行决定所述共同接点上的电压逻辑准位，并据以产生对应的第一控制信号，而使所述第一电压转换电路产生对应的所述第一输出电压以调整所述发光组件的发光亮度，进而节省电路组件配置成本。
附图说明
本发明的其他的特征及功效，将于参照图式的实施方式中清楚地呈现：
图1示意图，说明现有用于驱动发光二极管阵列的驱动***的一实施态样；
图2是一示意图，说明所述驱动***的另一实施态样；
图3是一示意图，说明再另一现有的驱动***；
图4是一电路图，说明本发明驱动***的一第一实施例；
图5是一时序图，辅助说明所述第一实施例；
图6是一电路图，说明本发明驱动***的一第二实施例；
图7是一时序图，辅助说明所述第二实施例；
图8是一电路图，说明本发明驱动***的一第三实施例；
图9是一时序图，辅助说明所述第三实施例；
图10是一电路图，说明本发明驱动***的一第四实施例；
图11是一时序图，辅助说明所述第四实施例；
图12是一时序图，辅助说明所述第四实施例；
图13是一时序图，说明本发明驱动***的一第五实施例；及
图14是一时序图，说明所述第五实施例。
具体实施方式
在本发明被详细描述前，应当注意在以下的说明内容中，类似的组件是以相同的编号来表示。
第一实施例
参阅图4，本发明驱动***的一第一实施例，用于驱动一发光装置3，所述发光装置3包括一第一发光阵列31，所述第一发光阵列包括多个发光组件311、多条扫描线312，及多条数据线313，所述发光组件311成矩阵式排列，每一扫描线312与一对应行的所述发光组件311电连接，每一数据线313与一对应列的所述发光组件311电连接，所述驱动***包含一第一电压转换电路41、一第一驱动电路51，及一牵引电路6。
所述第一电压转换电路41接收一输入电压Vin及一第一控制信号，且根据所述第一控制信号将所述输入电压Vin转换成一第一输出电压Vout1，所述第一输出电压Vout1的大小相关于所述第一控制信号。
所述第一驱动电路51电连接到所述第一发光阵列31的所述扫描线312与所述数据线313、所述第一电压转换电路41，及一共同接点FDC，所述第一驱动电路51通过所述第一发光阵列31的所述扫描线312与所述数据线313驱动所述第一发光阵列31的所述发光组件311，并根据所述第一发光阵列31的所述数据线313上的电压决定是否将所述共同接点FDC上的电压拉到一第一逻辑准位，例如为逻辑0，且根据所述共同接点FDC上的电压产生所述第一控制信号供所述第一电压转换电路41接收，此外，所述第一发光阵列31的所述行分别对应多个不同的时段，所述第一驱动电路51使所述第一发光阵列31的每一行的所述发光组件311在一相对应时段中发光，在每一时段中，所述第一驱动电路51根据所述第一发光阵列311的所述数据线313上的电压决定是否将所述共同接点FDC上的电压拉到所述第一逻辑准位。
所述牵引电路6电连接到所述共同接点FDC，其由一牵引电阻Rpullup，及一电连接所述牵引电阻Rpullup的5V电源所组成，且在所述共同接点FDC上的电压没有被拉到所述第一逻辑准位时，将所述共同接点FDC上的电压拉到一第二逻辑准位，例如为逻辑1。
以下进一步说明所述第一实施例的具体运作模式。
连同图4配合参阅图5，须先说明的是，定义所述数据线313与所述第一驱动电路51电连接的端点各为DX1～DXn，且端点电压各为V51,DX1～DXn(如粗实线所示)、所述第一电压转换电路41与所述第一驱动电路51电连接的端点为FBO1、流过FBO1的电流为IFBO1，且IFBO1即为前述的第一控制信号、所述牵引电路6与所述第一驱动电路51电连接的端点为FDC、FDC的端点电压为VFDC，且在所述第一实施例中，所述第一驱动电路51在多个时段T借由一第一开关S1，及一第二开关S2读取所述数据线313上的电压，所述第一开关S1、第二开关S2分别处于一导通状态及一不导通状态其中之一，每个时段T各包括一第一时区t1及一第二时区t2。
在每一时段T，当所述第一驱动电路51判断所述第一发光阵列31的所述数据线313上的电压，即如图4所绘示的DX1～DXn的端点电压V51,DX1～DXn有至少一个小于一预设的第一参考电压Vref1(如图中的虚线)，假设如图5所标示所述第一开关S1处于导通状态、所述第二开关S2处于不导通状态的时段，则所述第一驱动电路51在所述第一时区t1中将所述共同接点FDC上的电压VFDC，即如图4所绘示的VFDC拉到所述第一逻辑准位。
当所述第一驱动电路51判断所述第一发光阵列31的所述数据线313上的电压V51,DX1～DXn有至少一个介于所述第一参考电压Vref1及一预设的第二参考电压Vref2(如图中的虚线)之间(假设如图5所绘示所述第一开关S1处于不导通状态、所述第二开关S2处于导通状态的时段)，所述第一驱动电路51在所述第二时区t2中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，所述第二参考电压Vref2大于所述第一参考电压Vref1。
此外，当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述时段T的至少一个的所述第一时区t1中被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调升所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述时段T的所述第一时区t1中都没有拉到所述第一逻辑准位，且所述共同接点FDC上的电压VFDC在所述时段T的至少一个的所述第二时区t2中被拉到所述第一逻辑准位，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41维持所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述时段的所述第一时区t1及所述第二时区t2中都没有被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调降所述第一输出电压Vout1的大小。
在前述所述第一实施例中，借由所述第一驱动电路51根据所述数据线313上的电压变化而调整共同接点FDC上的电压逻辑准位，进而调整所述第一控制信号，以使所述第一电压转换电路41据以调控第一输出电压Vout1，无须额外处理器因而可节省电路组件配置成本，且无须额外设计所述第一电压转换电路41输出端的分压电阻。
第二实施例
参阅图6，本发明驱动***的一第二实施例，其与所述第一实施例的差别在于：所述发光装置3还包括一第二发光阵列32，所述第二发光阵列32与所述第一发光阵列31具有相同的结构，所述驱动***还包含一第二驱动电路52，所述第二驱动电路52电连接到所述第二发光阵列32的扫描线322、数据线323，及共同接点FDC，所述第二驱动电路52通过所述第二发光阵列32的所述扫描线322与所述数据线323驱动所述第二发光阵列32的发光组件321，且根据所述第二发光阵列32的所述数据线323上的电压决定是否将所述共同接点FDC上的电压拉到所述第一逻辑准位，并在所述共同接点FDC上的电压没有被拉到所述第一逻辑准位时，由所述牵引电路6将所述共同接点FDC上的电压拉到所述第二逻辑准位。
以下进一步说明所述第二实施例的具体运作模式。
连同图6配合参阅图7，须先说明的是，类似于所述第一实施例，在所述第二实施例中，定义所述数据线323与所述第二驱动电路52电连接的端点各为DX1～DXn、且端点电压各为V52,DX1～DXn、所述第一电压转换电路41与所述第二驱动电路52电连接的端点为FBO2、所述牵引电路6与所述第一、第二驱动电路51,52电连接的端点为FDC、FDC的端点电压为VFDC，且所述第二驱动电路52在多个时段T借由所述第一开关S1，及所述第二开关S2读取所述数据线323上的电压。
所述第一发光阵列31的所述行分别对应多个不同的时段T，所述第一驱动电路51使所述第一发光阵列31的每一行的所述发光组件311在一相对应时段T中发光，所述第二发光阵列32的所述行分别对应所述时段T，所述第二驱动电路52使所述第二发光阵列32的每一行的所述发光组件321在一相对应时段T中发光，在每一时段T中，所述第一驱动电路51根据所述第一发光阵列31的所述数据线313上的电压V51,DX1～DXn决定是否将所述共同接点FDC上的电压拉到所述第一逻辑准位，所述第二驱动电路52根据所述第二发光阵列32的所述数据线323上的电压V52,DX1～DXn决定是否将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位。
其中，例如图7所标示所述第一开关S1处于导通状态、所述第二开关S2处于不导通状态的时段，当所述第一驱动电路51判断所述第一发光阵列31的所述数据线313上的电压V51,DX1～DXn有至少一个介于所述第一参考电压Vref1及所述第二参考电压Vref2之间，且电压V51,DX1～DXn都没有小于所述第一参考电压Vref1，则所述第一驱动电路51在所述第二时区t2中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位；当所述第二驱动电路52判断所述第二发光阵列32的所述数据线323上的电压V52,DX1～DXn有至少一个小于所述第一参考电压Vref1，则所述第二驱动电路52在所述第一时区t1中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位；例如图7所标示所述第一开关S1处于不导通状态、所述第二开关S2处于导通状态的时段，当所述第二驱动电路52判断所述第二发光阵列32的所述数据线323上的电压V52,DX1～DXn有至少一个介于所述第一参考电压Vref1及所述第二参考电压Vref2之间，且电压V52,DX1～DXn都没有小于所述第一参考电压Vref1，所述第二驱动电路52在所述第二时区t2中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，当所述第一驱动电路51判断所述第一发光阵列31的所述数据线313上的电压V51,DX1～DXn全部都大于所述第二参考电压Vref2，则所述第一驱动电路51在所述第一时区t1、t2中不会将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，但因FDC为共同接点，如图7中所示，在所述第二时区t2被拉到第一逻辑准位是由第二驱动电路52判断结果之动作所导致。
此外，当所述第一驱动电路判断所述共同接点FDC上的电压VFDC在所述时段T的至少一个的所述第一时区t1中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号，而使所述第一电压转换电路调升所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述时段T的所述第一时区t1中都没有拉到所述第一逻辑准位，及所述共同接点FDC上的电压VFDC在所述时段T的至少一个的所述第二时区t2中被拉到所述第一逻辑准位，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41维持所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述时段T的所述第一时区t1及所述第二时区t2中都没有被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调降所述第一输出电压Vout1的大小。
在前述所述第二实施例中，借由所述第一、第二驱动电路51,52分别根据所述数据线313、323上的电压变化而由所述第一驱动电路51调整共同接点FDC上的电压逻辑准位，进而调整所述第一控制信号，以使所述第一电压转换电路41据以调控第一输出电压Vout1，无须额外处理器因而可节省电路组件配置成本，且无须额外设计所述第一电压转换电路41的分压电阻，此外，由于所述第一、第二驱动电路51,52二者经由共同接点FDC电连接，因此可由所述第一驱动电路51单独根据所述第二驱动电路52侦测到的电压变化而正确地调控所述第一控制信号。
第三实施例
参阅图8，本发明驱动***的一第三实施例，其与所述第一实施例的差别在于：所述发光装置还包括一第二发光阵列32、一第三发光阵列33，及一第四发光阵列34，所述第二至第四发光阵列32～34与所述第一发光阵列31具有相同的结构，所述第二发光阵列32的所述扫描线322分别电连接到所述第一发光阵列31的所述扫描线312，所述第四发光阵列34的扫描线342分别电连接到所述第三发光阵列33的扫描线332，所述第三发光阵列33的数据线333分别电连接到所述第一发光阵列31的所述数据线313，所述第四发光阵列34的数据线343分别电连接到所述第二发光阵列32的所述数据线323，所述驱动***还包含一第二电压转换电路42，及一第二驱动电路52。
所述第二电压转换电路42接收所述输入电压Vin及一第二控制信号，且根据所述第二控制信号将所述输入电压Vin转换成一第二输出电压Vout2，所述第二输出电压Vout2的大小相关于所述第二控制信号。
所述第二驱动电路52电连接到所述第四发光阵列34的所述扫描线342与所述数据线343、所述第二电压转换电路42，及所述共同接点FDC，通过所述第四发光阵列34的所述扫描线342及所述数据线343驱动所述第二至第四发光阵列32～34的所述发光组件，且根据所述第四发光阵列34的所述数据线343上的电压决定是否要将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，且根据所述共同接点FDC上的电压VFDC产生所述第二控制信号供所述第二电压转换电路42接收。
所述第一驱动电路51还通过所述第一发光阵列31的所述扫描线312及所述数据线313驱动所述第二与第三发光阵列32,33的所述发光组件321,331。
以下进一步说明所述第三实施例的具体运作模式。
连同图8配合参阅图9，须先说明的是，类似于所述第一实施例，在所述第三实施例中，定义所述数据线333与所述第一驱动电路51电连接的端点各为DX1～DXn、其端点电压各为V51,DX1～DXn、所述数据线343与所述第二驱动电路52电连接的端点各为DX1～DXn、其端点电压各为V52,DX1～DXn，且所述第二驱动电路52借由一第三开关S3，及一第四开关S4读取所述数据线343上的电压，所述第三开关S3、第四开关S4分别处于一导通状态及一不导通状态其中之一。
所述第一发光阵列31及所述第二发光阵列32的所述行分别对应多个不同的第一时段Ta，所述第一与第二驱动电路51,52共同使所述第一发光阵列31的每一行的所述发光组件311及第二发光阵列32的每一行的所述发光组件321在一相对应第一时段Ta中发光；所述第三发光阵列33及所述第四发光阵列34的所述行分别对应多个不同的第二时段Tb；所述第一与第二驱动电路51,52共同使所述第三发光阵列33的每一行的所述发光组件331及所述第四发光阵列34的每一行的所述发光组件341在一相对应第二时段Tb中发光；在所述第一及第二时段Ta,Tb的每一个中，所述第一驱动电路51根据所述第一发光阵列31的所述数据线313上的电压V51,DX1～DXn决定是否将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，所述第二驱动电路52根据所述第四发光阵列34的所述数据线343上的电压V52,DX1～DXn决定是否将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位。
其中，所述第一、第二时段Ta,Tb的每一个包括一第一时区t1，及一第二时区t2，在所述第一、第二时段Ta,Tb的每一个中，当所述第一驱动电路51判断所述第一发光阵列31的所述数据线313上的电压有至少一个小于所述第一参考电压Vref1，例如图9所标示所述第二开关S2处于导通状态期间，所述第一驱动电路51在所述第一时区t1中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位；当所述第一驱动电路51判断所述第一发光阵列31的所述数据线313上的电压V51,DX1～DXn有至少一个介于所述第一参考电压Vref1与所述第二参考电压Vref2之间且电压V51,DX1～DXn都没有小于所述第一参考电压Vref1，例如图9所标示所述第一开关S1处于导通状态期间，所述第一驱动电路51在所述第二时区t2中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位；当所述第二驱动电路52判断所述第四发光阵列34的所述数据线343上的电压V52,DX1～DXn有至少一个小于所述第一参考电压Vref1时，所述第二驱动电路52在所述第一时区t1中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位；当所述第二驱动电路52判断所述第四发光阵列34的所述数据线343上的电压V52,DX1～DXn有至少一个介于所述第一参考电压Vref1及所述第二参考电压Vref2之间，且电压V52,DX1～DXn都没有小于所述第一参考电压Vref1，例如图9所标示第四开关S4处于导通状态期间，所述第二驱动电路52在所述第二时区t2中将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一时段Ta的至少一个的所述第一时区t1中被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，使所述第一电压转换电路41调升所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一时段Ta的所述第一时区t1中都没有拉到所述第一逻辑准位，及所述共同接点FDC上的电压VFDC在所述第一时段Ta的至少一个的所述第二时区t2中被拉到所述第一逻辑准位，所述第一驱动电路51通过所述第一控制信号，使所述第一电压转换电路41维持所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一时段Ta的所述第一时区t1及所述第二时区t2中都没有被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，使所述第一电压转换电路41调降所述第一输出电压Vout1的大小。
当所述第二驱动电路52判断所述共同接点FDC上的电压VFDC在所述第二时段Tb的至少一个的所述第一时区t1中被拉到所述第一逻辑准位时，所述第二驱动电路52通过所述第二控制信号，使所述第二电压转换电路42调升所述第二输出电压Vout2的大小。
当所述第二驱动电路52判断所述共同接点FDC上的电压VFDC在所述第二时段Tb的所述第一时区t1中都没有拉到所述第一逻辑准位，及所述共同接点FDC上的电压VFDC在所述第二时段Tb的至少一个的所述第二时区t2中被拉到所述第一逻辑准位，所述第二驱动电路52通过所述第二控制信号，使所述第二电压转换电路42维持所述第二输出电压Vout2的大小。
当所述第二驱动电路52判断所述共同接点FDC上的电压VFDC在所述第二时段Tb的所述第一时区t1及所述第二时区t2中都没有被拉到所述第一逻辑准位时，所述第二驱动电路52通过所述第二控制信号，使所述第二电压转换电路42调降所述第二输出电压Vout2的大小。
在前述所述第三实施例中，借由所述第一、第二驱动电路51,52分别根据所述数据线333、343上的电压变化，而由所述第一驱动电路51单独调整共同接点FDC上的电压逻辑准位，进而调整所述第一控制信号，以使所述第一电压转换电路41据以调控第一输出电压Vout1，或由所述第二驱动电路52单独调整共同接点FDC上的电压逻辑准位，进而调整所述第二控制信号，无须额外处理器因而可节省电路组件配置成本，且无须额外设计所述第一、第二电压转换电路41，42的分压电阻，此外，由于所述第一、第二驱动电路51,52二者经由共同接点FDC电连接，因此可由所述第一驱动电路51单独根据所述第二驱动电路52侦测到的电压变化而正确地调控所述第一控制信号，或由所述所述第二驱动电路52单独根据所述第一驱动电路51侦测到的电压变化而正确地调控所述第二控制信号。
第四实施例
参阅图10，本发明驱动***的一第四实施例，其与所述第一实施例的差别在于：所述驱动***还包括多个电流驱动器7，所述电流驱动器7分别电连接所述数据线313，每一电流驱动器7用以提供一驱动电流到所对应的所述数据线313上，更详细而言，每一电流驱动器7各自包括一运算放大器71、一晶体管72，及一电阻73，每一运算放大器71具有一接收一参考电压的非反相输入端711、一反相输入端712，及一输出一控制信号的输出端713，每一晶体管72，例如：N型金氧半场效晶体管(nMOSFET,N-type metal oxide semiconductorfield effect transistor)，具有一与对应的数据线313电连接的第一端721、一电连接所述运算放大器71的所述反向端712的第二端722，及一电连接所述运算放大器71的输出端713以接收所述控制信号的控制端723，且根据所述控制信号切换于导通与不导通之间，每一电阻73，电连接于对应的所述晶体管72的所述第二端722与接地之间。
在所述第四实施例中，所述第一驱动电路51根据所述共同接点FDC上的电压产生所述第一控制信号供所述第一电压转换电路41接收，而所述共同接点FDC的电压包含所述数据线313上的电压、每一运算放大器71的输出端713的电压，及每一电阻73与对应的所述晶体管72的所述第二端722之间的电压。
以下进一步说明所述第四实施例的具体运作模式。
配合参阅图11、12，设定所述第一驱动电路51根据所述第一开关S1、所述第二开关S2于导通期间内控制及读取所述共同接点FDC电压的判断：
于所述第一开关S1导通期间，当所述第一驱动电路51判断任一输出端713的电压高于一第三比较电压Vref3，所述第一驱动电路51在所述第一时区t1将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，例如为逻辑0。
在所述第二开关S2导通期间，当所述第一驱动电路51判断每一输出端713的电压低于所述第三比较电压Vref3，所述第一驱动电路51在所述第二时区t2将所述共同接点FDC上的电压VFDC拉到所述第二逻辑准位，例如为逻辑1。
此外，当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一开关S1、所述第二开关S2导通期间，于所述第一时区t1中被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调升所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一开关S1、所述第二开关S2导通期间，于所述第一时区t1与所述第二时区t2未被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调降所述第一输出电压Vout1的大小。
配合参阅图13、14，设定所述第一驱动电路51读取所述第一开关S1、所述第二开关S2于导通期间内控制及读取所述共同接点FDC电压的判断：
于所述第一开关S1导通期间，当所述第一驱动电路51判断每一晶体管72的所述第二端722的电压低于一第四比较电压Vref4，所述第一驱动电路51在所述第一时区t1将所述共同接点FDC上的电压VFDC拉到所述第一逻辑准位，例如为逻辑0。
于所述第二开关S2导通期间，当所述第一驱动电路51判断每一晶体管72的所述第二端722的电压与所述第四比较电压Vref4相同，所述第一驱动电路51在所述第二时区t2将所述共同接点FDC上的电压VFDC拉到所述第二逻辑准位，例如为逻辑1。
此外，当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一开关S1、所述第二开关S2导通期间，于所述第一时区t1中被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调升所述第一输出电压Vout1的大小。
当所述第一驱动电路51判断所述共同接点FDC上的电压VFDC在所述第一开关S1、所述第二开关S2导通期间，于所述第一时区t1与所述第二时区t2未被拉到所述第一逻辑准位时，所述第一驱动电路51通过所述第一控制信号，而使所述第一电压转换电路41调降所述第一输出电压Vout1的大小。
第五实施例
参阅图10，本发明驱动***的一第五实施例，其与所述第四实施例的差别在于：所述第一驱动电路51可基于电流驱动器7的晶体管72的所述第二端的电压VS1-VSn而不是电压VG1-VGn进行操作，以决定是否拉升所述共同接点FDC上的电压VFDC到所述第一逻辑准位。
参阅图10、13、14，以下将更详细地描述第五实施例的驱动***的操作。
在每个时段中，所述第一驱动电路51可基于发光二级管有效驱动时段t0中的电压VS1-VSn进行操作，以决定是否将所述共同接点FDC上的电压VFDC拉升至所述第一逻辑准位，当在发光二级管有效驱动时段t0中，电压VS1-VSn中的至少一个小于所述第四参考电压Vref4时，所述第一驱动电路51将所述共同接点FDC上的电压VFDC拉升至在所述第一时区t1中的逻辑准位，否则，所述第一驱动电路51在第一和第二时区t1，t2中的任何一个中均不将所述共同接点FDC上的电压VFDC拉升至所述第一逻辑准位。
在图13的示例中，在所述第一开关S1处于导通期间，而所述第二开关S2处于不导通期间，由于在发光二级管有效驱动时段t0中所有电压VS1-VSn均小于所述第四参考电压Vref4，所述共同接点FDC上的电压VFDC在所述第一时区t1内被拉升至所述第一逻辑准位。在所述第一开关S1处于不导通期间，而所述第二开关S2处于导通期间，由于在发光二级管有效驱动时段t0中所有电压VS1-VSn均与所述第四参考电压Vref4相同，所述共同接点FDC上的电压VFDC在所述第一时区t1被拉升至所述第一逻辑准位，因此节点FBO1的电流IFBO1的大小在发光周期结束时增加，其中所述第一开关S1处于导通状态，而所述第二开关S2处于不导通状态。
如图14所示，在每个所述第一开关S1处于导通期间且所述第二开关S2处于不导通期间，或所述第一开关S1处于不导通期间且所述第二开关S2处于导通期间，由于在发光二级管有效驱动时段t0时所有电压VS1-VSn均与所述第四参考电压Vref4相同，因此在所述第一时区t1中所述共同接点FDC上的电压VFDC没有被拉升至所述第一逻辑准位。由于在任何的所述第一和第二时区t1，t2中，所述共同接点FDC上的电压VFDC均未被拉升至所述第一逻辑准位，因此节点FBO1的电流IFBO1的大小在发光周期结束时减少。
综上所述，本发明驱动***可归纳出以下优点：
一、节省电路组件配置成本，不需要额外处理器。
二、电压转换电路可依据正确的控制信号而产生对应的输出电压。
三、无须针对控制信号额外设计电压转换电路输出端的分压电阻，所以确实能达成本发明的目的。
以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰，皆仍属本发明的范围。

Claims (20)

1.一种驱动***，用于驱动一发光装置，所述发光装置包括第一发光阵列，所述第一发光阵列包括多个发光组件、多条扫描线，及多条数据线，所述发光组件成矩阵式排列，每一扫描线与一对应行的所述发光组件电连接，每一数据线与一对应列的所述发光组件电连接，其特征在于：
第一电压转换电路，接收一输入电压及一第一控制信号，且根据所述第一控制信号将所述输入电压转换成一第一输出电压，所述第一输出电压的大小相关于所述第一控制信号；及
第一驱动电路，电连接到所述第一发光阵列的所述扫描线与所述数据线、所述第一电压转换电路，及一共同接点，所述第一驱动电路通过所述第一发光阵列的所述扫描线与所述数据线驱动所述第一发光阵列的所述发光组件，并根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到一第一逻辑准位，且根据所述共同接点上的电压产生所述第一控制信号供所述第一电压转换电路接收。
2.根据权利要求1所述的驱动***，其特征在于：还包含牵引电路，所述牵引电路电连接到所述共同接点，且在所述共同接点上的电压没有被拉到所述第一逻辑准位时，将所述共同接点上的电压拉到一第二逻辑准位。
3.根据权利要求1所述的驱动***，其特征在于：所述发光装置还包括第二发光阵列，所述第二发光阵列与所述第一发光阵列具有相同的结构，所述驱动***还包含第二驱动电路，所述第二驱动电路电连接到所述第二发光阵列的扫描线、数据线，及共同接点，所述第二驱动电路通过所述第二发光阵列的所述扫描线与所述数据线驱动所述第二发光阵列的所述发光组件，且根据所述第二发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
4.根据权利要求1所述的驱动***，其特征在于：所述发光装置还包括第二发光阵列、第三发光阵列及第四发光阵列，所述第二至第四发光阵列与所述第一发光阵列具有相同的结构，所述第二发光阵列的扫描线分别电连接到所述第一发光阵列的所述扫描线，所述第四发光阵列的扫描线分别电连接到所述第三发光阵列的扫描线，所述第三发光阵列的数据线分别电连接到所述第一发光阵列的所述数据线，所述第四发光阵列的数据线分别电连接到所述第二发光阵列的数据线，所述驱动***还包含第二电压转换电路及第二驱动电路，
所述第二电压转换电路接收所述输入电压及一第二控制信号，且根据所述第二控制信号将所述输入电压转换成一第二输出电压，所述第二输出电压的大小相关于所述第二控制信号，
所述第二驱动电路电连接到所述第四发光阵列的所述扫描线与所述数据线、所述第二电压转换电路及所述共同接点，通过所述第四发光阵列的所述扫描线及所述数据线驱动所述第二至第四发光阵列的所述发光组件，且根据所述第四发光阵列的所述数据线上的电压决定是否要将所述共同接点上的电压拉到所述第一逻辑准位，且根据所述共同接点上的电压产生所述第二控制信号供所述第二电压转换电路接收，
所述第一驱动电路还通过所述第一发光阵列的所述扫描线及所述数据线驱动所述第二与第三发光阵列的所述发光组件。
5.根据权利要求1所述的驱动***，其特征在于：所述第一发光阵列的所述行分别对应多个不同的时段，所述第一驱动电路使所述第一发光阵列的每一行的所述发光组件在一相对应时段中发光；在每一时段中，所述第一驱动电路根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
6.根据权利要求3所述的驱动***，其特征在于：所述第一发光阵列的所述行分别对应多个不同的时段，所述第一驱动电路使所述第一发光阵列的每一行的所述发光组件在一相对应时段中发光，所述第二发光阵列的所述行分别对应所述时段，所述第二驱动电路使所述第二发光阵列的每一行的所述发光组件在一相对应时段中发光，在每一时段中，所述第一驱动电路根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位，所述第二驱动电路根据所述第二发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
7.根据权利要求4所述的驱动***，其特征在于：所述第一发光阵列的所述行分别对应多个不同的第一时段，所述第一驱动电路使所述第一发光阵列的每一行的所述发光组件在一相对应第一时段中发光，所述第二发光阵列的所述行分别对应所述第一时段，所述第一与第二驱动电路共同使所述第二发光阵列的每一行的所述发光组件在一相对应第一时段中发光，所述第三发光阵列的所述行分别对应多个不同的第二时段，所述第一与第二驱动电路共同使所述第三发光阵列的每一行的所述发光组件在一相对应第二时段中发光，所述第四发光阵列的所述行分别对应所述第二时段，所述第二驱动电路使所述第四发光阵列的每一行的所述发光组件在一相对应第二时段中发光，在所述第一及第二时段的每一个中，所述第一驱动电路根据所述第一发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位，所述第二驱动电路根据所述第四发光阵列的所述数据线上的电压决定是否将所述共同接点上的电压拉到所述第一逻辑准位。
8.根据权利要求5所述的驱动***，其特征在于：
每个时段包括第一时区，及第二时区，在每一时段中，
当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个小于一预设的第一参考电压时，所述第一驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第一驱动电路判断所述共同接点上的电压在所述时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调升所述第一输出电压的大小，
当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及一预设的第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第一驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位，所述第二参考电压大于所述第一参考电压。
9.根据权利要求8所述的驱动***，其特征在于：
当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路维持所述第一输出电压的大小，
当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调降所述第一输出电压的大小。
10.根据权利要求6所述的驱动***，其特征在于：
每个时段包括第一时区，及第二时区，在每一时段中，
当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个小于一预设的第一参考电压时，所述第一驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，
当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及一预设的第二参考电压之间时，所述第一驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位，所述第二参考电压大于所述第一参考电压，
当所述第二驱动电路判断所述第二发光阵列的所述数据线上的电压有至少一个小于所述第一参考电压时，所述第二驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，
当所述第二驱动电路判断所述第二发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及所述第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第二驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位。
11.根据权利要求10所述的驱动***，其特征在于：
当所述第一驱动电路判断所述共同接点上的电压在所述时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调升所述第一输出电压的大小，
当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路维持所述第一输出电压的大小，
当所述第一驱动电路判断所述共同接点上的电压在所述时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调降所述第一输出电压的大小。
12.根据权利要求7所述的驱动***，其特征在于：
所述第一及第二时段的每一个包括第一时区，及第二时区，在所述第一及第二时段的每一个中，
当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个小于一预设的第一参考电压时，所述第一驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，当所述第一驱动电路判断所述第一发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及一预设的第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第一驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位，所述第二参考电压大于所述第一参考电压，
当所述第二驱动电路判断所述第四发光阵列的所述数据线上的电压有至少一个小于所述第一参考电压时，所述第二驱动电路在所述第一时区中将所述共同接点上的电压拉到所述第一逻辑准位，
当所述第二驱动电路判断所述第四发光阵列的所述数据线上的电压有至少一个介于所述第一参考电压及所述第二参考电压之间，且所述数据线上的电压都没有小于所述第一参考电压时，所述第二驱动电路在所述第二时区中将所述共同接点上的电压拉到所述第一逻辑准位。
13.根据权利要求12所述的驱动***，其特征在于：
当所述第一驱动电路判断所述共同接点上的电压在所述第一时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调升所述第一输出电压的大小，
当所述第一驱动电路判断所述共同接点上的电压在所述第一时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述第一时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路维持所述第一输出电压的大小，
当所述第一驱动电路判断所述共同接点上的电压在所述第一时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第一驱动电路通过所述第一控制信号使所述第一电压转换电路调降所述第一输出电压的大小，
当所述第二驱动电路判断所述共同接点上的电压在所述第二时段的至少一个的所述第一时区中被拉到所述第一逻辑准位时，所述第二驱动电路通过所述第二控制信号使所述第二电压转换电路调升所述第二输出电压的大小，
当所述第二驱动电路判断所述共同接点上的电压在所述第二时段的所述第一时区中都没有拉到所述第一逻辑准位，且所述共同接点上的电压在所述第二时段的至少一个的所述第二时区中被拉到所述第一逻辑准位，所述第二驱动电路通过所述第二控制信号使所述第二电压转换电路维持所述第二输出电压的大小，
当所述第二驱动电路判断所述共同接点上的电压在所述第二时段的所述第一时区及所述第二时区中都没有被拉到所述第一逻辑准位时，所述第二驱动电路通过所述第二控制信号使所述第二电压转换电路调降所述第二输出电压的大小。
14.一种驱动***，用于与一发光装置可操作地相关联，所述发光装置包括多条扫描线，多条数据线和多个发光组件，所述扫描线与所述数据线为多行和多列的矩阵排列，在所述发光装置中，相对于每一行，所述行中的发光组件分别与相应的一条扫描线电连接，且相对于每一列，所述列中的发光组件电连接到相应的一条数据线，其特征在于，所述驱动***包含：
电压转换电路，接收一输入电压及一控制信号，并根据所述控制信号将所述输入电压转换为一具有与所述控制信号相关的幅值的输出电压；及
驱动电路，与所述电压转换电路及一共同接点电连接，并与所述发光装置的所述扫描线及所述数据线电连接，所述驱动电路借由所述发光装置的所述扫描线与所述数据线驱动发光装置的所述发光组件，从而能决定是否将所述共同接点上的一电压拉升至一第一逻辑准位，并基于所述共同接点的所述电压产生由所述电压转换电路接收的所述控制信号；
所述驱动电路包括多个电流驱动器，所述电流驱动器分别与发光装置的所述数据线电连接，且每一电流驱动器根据一驱动电压各自对每一数据线提供一驱动电流；
每一电流驱动器包括，
放大器，具有一用于接收所述驱动电压的非反相输入端，一反相输入端，及一输出端，
晶体管，具有一第一端、一第二端，及一控制端，所述第一端与对应于所述电流驱动器的所述数据线电连接以提供所述驱动电流，所述第二端与所述放大器的所述反相输入端电连接，所述控制端与所述放大器的所述输出端电连接，及
电阻，与所述晶体管的所述第二端电连接并接地。
15.根据权利要求14所述的驱动***，其特征在于：根据所述电流驱动器的所述放大器的输出端的电压，所述驱动电路操作于是否拉升所述共同接点的电压以达到所述第一逻辑准位。
16.根据权利要求15所述的驱动***，其特征在于：
所述发光装置的每一行的发光组件各自对应于多个时段中的其中一个，所述驱动电路使所述列的发光组件在相对应的所述时段内发光，在每个时段中，当在所述电流驱动器的所述放大器的所述输出端的电压中的至少一个其幅值大于一第三参考电压的幅值时，所述驱动电路将所述共同接点的所述电压拉升至所述第一逻辑准位。
17.根据权利要求16所述的驱动***，其特征在于：
当在至少一个时段中，所述共同接点处的所述电压被拉升至所述第一逻辑准位时，所述驱动电路产生所述控制信号，使得所述电压转换电路增加输出电压的幅值，当在任何时段中没有将所述共同接点上的所述电压拉升到所述第一逻辑准位时，所述驱动电路以借由所述电压转换电路减少所述输出电压幅值的方式产生所述控制信号。
18.根据权利要求14所述的驱动***，其特征在于：
根据所述电流驱动器的所述晶体管的所述第二端的电压，所述驱动电路可操作于是否将所述共同接点处的所述电压拉升到所述第一逻辑准位。
19.根据权利要求18所述的驱动***，其特征在于：
对于发光装置的每一行的所述发光组件，所述驱动电路使所述列的发光组件在对应于多个时段中的其中一个时段内发光，在每个时段中，当所述电流驱动器的所述晶体管的所述第二端的电压中的至少一个的幅值小于一第四参考电压时，所述驱动电路将所述共同接点的所述电压拉升至所述第一逻辑准位。
20.根据权利要求19所述的驱动***，其特征在于：
当在至少一个时段中所述共同接点处的电压被拉升至所述第一逻辑准位时，所述驱动电路以使得所述电压转换电路增加输出电压的大小的方式产生所述控制信号，当在任何时段中没有将所述共同接点上的电压拉升到所述第一逻辑准位时，所述驱动电路以使得所述电压转换电路减小输出电压的大小的方式产生所述控制信号。
CN202110271179.4A 2020-03-13 2021-03-12 电流驱动装置 Active CN113393802B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW109108301 2020-03-13
TW109108301 2020-03-13
TW110107358A TWI769721B (zh) 2020-03-13 2021-03-02 驅動系統
TW110107358 2021-03-02

Publications (2)

Publication Number Publication Date
CN113393802A CN113393802A (zh) 2021-09-14
CN113393802B true CN113393802B (zh) 2024-03-08

Family

ID=77617525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110271179.4A Active CN113393802B (zh) 2020-03-13 2021-03-12 电流驱动装置

Country Status (2)

Country Link
US (1) US11151932B2 (zh)
CN (1) CN113393802B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055428A (ko) * 2000-12-28 2002-07-08 가네꼬 히사시 유기전자발광구동회로, 수동매트릭스유기전자발광표시장치, 및 유기전자발광구동법
JP2005070314A (ja) * 2003-08-22 2005-03-17 Fujitsu Ltd 有機ｅｌディスプレイ表示装置及び駆動方法
TWI233080B (en) * 2002-10-17 2005-05-21 Weltrend Semiconductor Inc Driving method for dot matrices of organic light emitting diodes, and the device thereof
CN1648971A (zh) * 2004-01-30 2005-08-03 恩益禧电子股份有限公司 显示设备及其驱动电路
KR20080066434A (ko) * 2007-01-12 2008-07-16 주식회사 인테그마 Ｐｍ-ｏｌｅｄ패널의 휘도간섭 보상 회로
CN102685976A (zh) * 2011-03-03 2012-09-19 艾沃特有限公司 自适应开关模式led***
CN103426396A (zh) * 2012-05-23 2013-12-04 聚积科技股份有限公司 点矩阵发光二极管显示装置的驱动***与驱动方法
CN104091568A (zh) * 2014-07-31 2014-10-08 无锡力芯微电子股份有限公司 可消除led显示屏残影的led显示***及其行扫描电路
CN108630136A (zh) * 2017-03-21 2018-10-09 聚积科技股份有限公司 失效侦测***及其方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3887229B2 (ja) * 2001-12-28 2007-02-28 沖電気工業株式会社 電流駆動型表示装置の駆動回路
US8779696B2 (en) * 2011-10-24 2014-07-15 Advanced Analogic Technologies, Inc. Low cost LED driver with improved serial bus
KR102238636B1 (ko) * 2014-08-05 2021-04-12 엘지디스플레이 주식회사 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055428A (ko) * 2000-12-28 2002-07-08 가네꼬 히사시 유기전자발광구동회로, 수동매트릭스유기전자발광표시장치, 및 유기전자발광구동법
TWI233080B (en) * 2002-10-17 2005-05-21 Weltrend Semiconductor Inc Driving method for dot matrices of organic light emitting diodes, and the device thereof
JP2005070314A (ja) * 2003-08-22 2005-03-17 Fujitsu Ltd 有機ｅｌディスプレイ表示装置及び駆動方法
CN1648971A (zh) * 2004-01-30 2005-08-03 恩益禧电子股份有限公司 显示设备及其驱动电路
KR20080066434A (ko) * 2007-01-12 2008-07-16 주식회사 인테그마 Ｐｍ-ｏｌｅｄ패널의 휘도간섭 보상 회로
CN102685976A (zh) * 2011-03-03 2012-09-19 艾沃特有限公司 自适应开关模式led***
CN103426396A (zh) * 2012-05-23 2013-12-04 聚积科技股份有限公司 点矩阵发光二极管显示装置的驱动***与驱动方法
CN104091568A (zh) * 2014-07-31 2014-10-08 无锡力芯微电子股份有限公司 可消除led显示屏残影的led显示***及其行扫描电路
CN108630136A (zh) * 2017-03-21 2018-10-09 聚积科技股份有限公司 失效侦测***及其方法

Also Published As

Publication number Publication date
CN113393802A (zh) 2021-09-14
US20210287600A1 (en) 2021-09-16
US11151932B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP3313830B2 (ja) 表示装置の駆動回路
US9390647B2 (en) Pulse width correction for LED display driver
JP2003288053A (ja) 発光表示パネルの駆動方法および有機ｅｌ表示装置
US7071905B1 (en) Active matrix display with light emitting diodes
TWI802448B (zh) 顯示裝置及其驅動器
JP2006185942A (ja) 面光源制御装置
KR102663628B1 (ko) 표시 장치 및 그의 구동 전압 제어 방법
KR20160097764A (ko) 백라이트 구동을 위한 디스플레이 장치 및 방법
CN113393802B (zh) 电流驱动装置
JP2010062327A (ja) 発光素子のドライブ回路
US11749182B2 (en) Display system and driving device thereof
TWI769721B (zh) 驅動系統
JP2005316138A (ja) 有機ｅｌ表示装置の駆動方法および駆動装置
TW202326685A (zh) 具短路偵測功能的掃描式顯示器及其資料裝置
US11289008B2 (en) Pixel circuit
JP4406969B2 (ja) Ｅｌ表示装置
US10909932B2 (en) Display apparatus and method of driving display panel using the same
US20240105111A1 (en) Display panel and display apparatus
TWI799015B (zh) 具短路偵測功能的掃描式顯示器及其掃描裝置
JP4499472B2 (ja) 有機ｅｌ表示装置の駆動装置
TWI799014B (zh) 具短路偵測功能的掃描式顯示器及其掃描裝置
TWI804112B (zh) 具短路偵測功能的掃描式顯示器及其資料裝置
CN113327542B (zh) 驱动电路及面板
CN114822417B (zh) 显示装置及其控制方法
US11956869B2 (en) Display driver circuit for controlling LED panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant