CN113345855A - 用于半导体装置的热管理材料以及相关联的***和方法 - Google Patents

用于半导体装置的热管理材料以及相关联的***和方法 Download PDF

Info

Publication number
CN113345855A
CN113345855A CN202110230776.2A CN202110230776A CN113345855A CN 113345855 A CN113345855 A CN 113345855A CN 202110230776 A CN202110230776 A CN 202110230776A CN 113345855 A CN113345855 A CN 113345855A
Authority
CN
China
Prior art keywords
heat transfer
array
transfer elements
semiconductor die
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110230776.2A
Other languages
English (en)
Inventor
曲小鹏
全炫锡
仲野英一
A·R·格里芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113345855A publication Critical patent/CN113345855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3051—Function
    • H01L2224/30515—Layer connectors having different functions
    • H01L2224/30519—Layer connectors having different functions including layer connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33519—Layer connectors having different functions including layer connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及用于半导体装置的热管理材料以及相关联的***和方法。在一些实施例中，一种半导体封装包含第一半导体管芯，所述第一半导体管芯通过多个互连结构耦合到第二半导体管芯。热材料可以定位于所述第一半导体管芯与所述第二半导体管芯之间。所述热材料可以包含热传递元件的阵列，所述热传递元件嵌入在支撑基质材料中。所述热传递元件的阵列可以包含与所述互连结构中的至少一个互连结构对准的至少一个空区域。

Description

用于半导体装置的热管理材料以及相关联的***和方法
技术领域
本技术总体上涉及半导体装置，并且更具体地，涉及用于半导体装置中的热管理的材料。
背景技术
封装的半导体管芯(包含存储器芯片、微处理器芯片和成像器芯片)通常包含安装在衬底上并包在保护层中的半导体管芯。半导体管芯可以包含功能特征，如存储器单元、处理器电路和成像器装置，以及电连接到所述功能特征的接合焊盘。所述接合焊盘可以电连接到保护层外面的端子，以允许将半导体管芯连接到更高级别的电路***。
市场压力不断驱使半导体制造商减小管芯封装的大小，以适合电子装置的空间限制，同时也驱使半导体制造商增加每个封装的功能容量，以满足操作参数。一种用于在不显著增加由封装所覆盖的表面积(封装的“占用区域”)的情况下增加半导体封装的处理能力的方法是将多个半导体管芯于彼此顶部上竖直堆叠在单个封装中。通过使用穿通硅通孔(TSV)将单独的管芯的接合焊盘与相邻管芯的接合焊盘电耦合，可以将此类竖直堆叠的封装中的管芯互连。
与竖直堆叠的管芯封装相关联的挑战是由各个管芯产生的热量是相加的，并且可能难以消散由堆叠的管芯产生的聚集的热量。此相加热量增加了单独的管芯、管芯之间的结以及整个封装的操作温度，这可能使堆叠的管芯达到其最高操作温度(Tmax)以上的温度。随着封装中的管芯密度的增加，这个问题可能会加剧。此外，当装置在管芯堆叠中具有不同类型的管芯时，装置的最高操作温度可能限于具有最低的最高操作温度的管芯。
发明内容
一方面，本申请提供了一种半导体封装，所述半导体封装包括：第一半导体管芯；第二半导体管芯；多个互连结构，所述多个互连结构耦合所述第一半导体管芯和所述第二半导体管芯；以及热材料，所述热材料位于所述第一半导体管芯与所述第二半导体管芯之间并且围绕所述互连结构，其中所述热材料包含支撑基质材料以及热传递元件的阵列，所述热传递元件至少部分地嵌入在所述支撑基质材料中，其中所述热传递元件的阵列具有与所述互连结构中的至少一个互连结构对准的至少一个空区域。
另一方面，本申请提供了一种制造半导体封装的方法，所述方法包括：形成包含多个空区域的热传递元件的阵列；将所述热传递元件的阵列的至少一部分嵌入在支撑基质材料中；以及将所述热传递元件的阵列定位于第一半导体管芯与第二半导体管芯之间，其中所述第一半导体管芯和所述第二半导体管芯通过多个互连结构彼此耦合，并且其中所述多个互连结构与所述多个空区域对准。
附图说明
参考以下附图可以更好地理解本技术的许多方面。附图中的组件不一定按比例。相反，重点在于在清楚地展示本技术的原理。
图1是根据本技术的实施例配置的半导体封装的侧横截面视图。
图2A-2C是根据本技术的实施例的处于制造的各个阶段的热材料的侧横截面视图。
图3是展示了根据本技术的实施例的用于制造半导体封装的方法的框图。
图4是展示了根据本技术的实施例配置的热材料的热导率的增强的图示。
图5是展示了结温度随着图4的热材料的热导率的增加而降低的图示。
图6是包含根据本技术的实施例配置的半导体装置或封装的***的示意图。
具体实施方式
下面描述半导体装置以及相关联的***和方法的若干个实施例的具体细节。相关领域的技术人员将认识到，本文描述的方法的合适阶段可以以晶片级或管芯级执行。因此，根据其使用的上下文，术语“衬底”可以指代晶片级衬底或单个化的管芯级衬底。此外，除非上下文另外指出，否则可以使用常规的半导体制造技术来形成本文公开的结构。可以例如使用化学气相沉积、物理气相沉积、原子层沉积、电镀、无电镀、旋涂和/或其它合适的技术来沉积材料。类似地，可以例如使用等离子蚀刻、湿法蚀刻、化学机械平面化或其它合适的技术来去除材料。相关领域的技术人员还将理解的是，本技术可以具有另外的实施例，并且可以在没有下文参考图1-6所描述的实施例的细节中的若干细节的情况下实践本技术。
在以下描述的实施例中的若干个实施例中，半导体封装包含通过多个互连结构(例如，作为半导体管芯堆叠的一部分)耦合到第二半导体管芯的第一半导体管芯。热材料可以定位于所述第一半导体管芯与所述第二半导体管芯之间。热材料可以包含嵌入在支撑基质材料(例如，非导电膜、底部填料材料等)中的热传递元件(例如，碳纳米管)的阵列。热传递元件的阵列可以被图案化以形成与互连结构中的至少一个互连结构对准的至少一个空区域。与单独的支撑基质材料相比，热材料可以表现出更高的热导率。因此，可以使用热材料来增加半导体管芯之间的热传递(例如，从管芯堆叠中传出)，这有望降低半导体封装的整体操作温度并改善热性能。
本文公开了许多具体细节，以提供对本技术的实施例的透彻且可行的描述。然而，本领域的技术人员应理解的是，本技术可以具有另外的实施例，并且可以在没有下文参考图1-6所描述的实施例的细节中的若干细节的情况下实践本技术。例如，已经省略了本领域公知的半导体装置和/或封装的一些细节，以免模糊本技术。通常，应当理解，除了本文公开的那些具体实施例之外，各种其它装置和***也可以处于本技术的范围内。
如本文所使用的，术语“竖直”、“侧向”、“上部”、“下部”、“上方”和“下方”可以指从图中所示的朝向来看，半导体装置中的特征的相对方向或定位。例如，“上部”或“最上方”可以指被定位成比另一个特征更靠近页面顶部的特征。然而，这些术语应被广义地解释为包含具有其它朝向(如反向或倾斜的朝向)的半导体装置，其中顶部/底部、之上/之下、上方/下方、以上/以下和左侧/右侧可以根据朝向而互换。
尽管针对用于两个半导体管芯之间的高热传递速率的热材料描述了本文的某些实施例，但是应当理解，本技术同等地适用于用于增加其它半导体装置组件(例如，半导体管芯和封装衬底)之间的热传递的热材料。
图1是根据本技术的实施例配置的半导体封装100(“封装100”)的侧横截面视图。封装100可以包含第一半导体管芯102(“第一管芯102”)和安装在第一管芯102上的多个第二半导体管芯104(“一或多个第二管芯104”)。第二半导体管芯104可以竖直布置以形成管芯堆叠106。在所展示的实施例中，管芯堆叠106包含三个第二半导体管芯104。在其它实施例中，管芯堆叠106可以包含更少或更多的第二半导体管芯104(例如，两个、四个、五个、六个、七个、八个、九个、十个或更多个管芯)。
第一管芯102和/或第二管芯104可以各自包含半导体衬底(例如，硅衬底、砷化镓衬底、有机层压衬底等)。在一些实施例中，第一管芯102和/或第二管芯104中的一或多个包含各种类型的半导体组件和功能特征，如存储器电路(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪速存储器或其它类型的存储器电路)、控制器电路(例如，DRAM控制器电路)、逻辑电路、处理电路、电路元件(例如，导线、迹线、互连、晶体管等)、成像组件和/或其它半导体特征。例如，封装100可以是混合存储器立方体(HMC)，其中堆叠的第二管芯104是DRAM管芯或提供数据存储的其它存储器管芯，并且第一管芯102是在HMC内提供存储器控制(例如，DRAM控制)的高速逻辑管芯。可替代地或组合地，第一管芯102和/或第二管芯104中的一或多个可以是不包含集成电路组件并且由例如晶体、半晶体和陶瓷衬底材料(如硅、多晶硅、氧化铝(Al2O3)、蓝宝石和/或其它合适的材料)形成的“坯料(blank)”衬底。任选地，第一管芯102和/或第二管芯104可以包含绝缘材料，如合适的介电材料(例如，钝化材料、聚酰亚胺材料和/或用于覆盖半导体装置的表面的其它材料)。
第一管芯102和/或第二管芯104可以通过多个互连结构108(例如，凸块、微凸块、柱、柱状物、螺柱等)彼此(例如，机械地、热和/或电)耦合。每个互连结构108可以由任何合适的导电材料(如铜、镍、金、硅、钨、焊料(例如，基于SnAg的焊料)、导电环氧树脂、其组合等)形成并且可以通过电镀、无电镀或其它合适的工艺来形成。在一些实施例中，互连结构108还可以包含在互连结构108的端部部分之上形成的阻挡材料(例如，镍、镍基金属间化合物和/或金)。阻挡材料可以促进接合和/或防止或至少抑制用于形成互连结构108的铜或其它金属的电迁移。
在一些实施例中，互连结构108中的至少一些互连结构电耦合到第一管芯102和/或第二管芯104(例如，耦合到位于第一管芯102和/或第二管芯104内的TSV 109)。可替代地或组合地，互连结构108中的至少一些互连结构可以是不电耦合到第一管芯102和/或第二管芯104的“虚设”结构。任选地，互连结构中的至少一些互连结构可以是热凸块，所述热凸块热耦合第一管芯102和/或第二管芯104以减小管芯之间的热阻。尽管在图1中展示了九个互连结构108，但是封装100可以包含更少或更多的互连结构108。例如，封装100可以包含排列在第一管芯102和/或第二管芯104之间的数十、数百、数千或更多个互连结构108。
封装100进一步包含用于例如通过增加管芯之间的热传递和/或减小管芯之间的热阻来对封装100进行热管理的热材料110。在所展示的实施例中，热材料110定位于第一管芯102与最底部的第二管芯104之间以及第二管芯104中的每个第二管芯之间。热材料110可以被配置成围绕互连结构108。在一些实施例中，热材料110包含形成在其中的多个孔以收纳互连结构108。任选地，可以从封装100的某些部分省略热材料110。另外，尽管图1将热材料110的外边缘描绘为突出超过管芯堆叠106的外边缘，但是在其它实施例中，热材料110的外边缘可以与管芯堆叠106的外边缘对准或完全定位于管芯堆叠106的内部。
在一些实施例中，热材料110是包含不同类型的材料的复合材料。例如，复合材料可以包含嵌入在支撑基质材料114中的多个热传递元件112。各种类型的热传递元件112适合与本文公开的实施例一起使用。例如，热传递元件112可以由具有相对较高的热导率的任何合适的材料(如金属(例如，铜)或基于碳的材料(例如，石墨、石墨烯、碳纳米管))制成。热传递元件112可以以许多不同的方式如颗粒、纤维、金属丝、管、网状物或其组合结构化。在一些实施例中，热传递元件112是纳米级或纳米结构的元件，如纳米颗粒、纳米纤维、纳米管、纳米线等。
热传递元件112可以根据需要进行配置。例如，热传递元件112可以被布置成有组织的配置，如阵列。热传递元件112可以在阵列内彼此对准(例如，竖直对准)。在其它实施例中，热传递元件112可以随机地分散在支撑基质材料114的区域中，而在给定区域内没有任何特定的组织和/或对准。任选地，热传递元件112可以被图案化或以其它方式形成有至少一个空区域，使得热材料110的一些区域具有热传递元件112，而热材料110的其它区域不具有热传递元件112。一或多个空区域可以经大小和形状设定以容纳封装100的组件(例如，互连结构108)，如下面更详细描述的。例如，热传递元件112可以被配置为材料片或材料层，所述材料片或材料层被图案化成在离散位置处具有多个空区域。作为另一个实例，热传递元件112可以被配置为一或多个离散材料区部(例如，条带、区段、贴片等)，所述一或多个离散材料区部彼此间隔开或以其它方式分开以形成至少一个空区域。
在一些实施例中，热传递元件112是碳纳米管的阵列。碳纳米管可以是单壁纳米管或多壁纳米管(例如，双壁、三壁等)。每个碳纳米管可以具有沿纵轴延伸的细长形状，例如，其纵横比大于或等于10:1、100:1、1000:1、10000:1、105:1、106:1或更大。碳纳米管可以沿着其纵轴彼此竖直对准。因此，预期碳纳米管的阵列沿竖直方向总体上展现出高热导率，以减小管芯之间的热阻并增强管芯之间的热传递。
支撑基质材料114可以是适合于填充热传递元件112之间的空间的任何材料，如膜、底部填料、树脂、糊剂等。支撑基质材料114还可以机械地支撑热传递元件112和/或将所述热传递元件保持在一起。支撑基质材料114可以由与热传递元件112相比具有相对较低的热导率的材料(如聚合物材料)制成。例如，支撑基质材料114可以是非导电膜或管芯附接膜。在一些实施例中，支撑基质材料114是底部填料材料，如非导电环氧糊剂(例如，由日本新泻市的纳美仕公司(Namics Corporation of Niigata,Japan)制造的XS8448-171)、毛细管底部填料和/或其它合适的电绝缘材料。可替代地，底部填料材料110可以是介电底部填料，如由德国杜塞尔多夫的汉高公司(Henkel of Düsseldorf,Germany)制造的FP4585。任选地，如下面更详细描述的，支撑基质材料114可以被图案化成例如具有多个孔，以容纳封装100的组件(例如，互连结构108)。
可以选择热材料110的组成(例如，热传递元件112和支撑基质材料114的相对量)以改善热材料110的热性质。在一些实施例中，热传递元件112构成至少10重量％、20重量％、30重量％、40重量％、50重量％、60重量％、70重量％、80重量％或90重量％的热材料110。在一些实施例中，支撑基质材料114构成至少10重量％、20重量％、30重量％、40重量％、50重量％、60重量％、70重量％、80重量％或90重量％的热材料110。在一些实施例中，热材料110的热导率足够高，使得封装100的最高操作温度(例如，结温度)小于或等于110℃、105℃、100℃、95℃或更低。例如，热材料110的热导率可以大于或等于5W/mK、10W/mK、15W/mK、20W/mK、25W/mK或更大。
封装100可以包含通常在半导体装置中发现的并且为本领域技术人员所知的其它组件。例如，第一管芯102可以安装在封装衬底(未示出)上，如再分布层、中介层、印刷电路板、介电间隔物、另一个半导体管芯(例如，逻辑管芯)或另一个合适的衬底上。封装衬底可以包含半导体组件(例如，掺杂的硅晶片或砷化镓晶片)、非导电组件(例如，各种陶瓷衬底，如氧化铝(Al2O3)等)、氮化铝和/或导电部分(例如，互连电路***、TSV等)。封装衬底可以进一步包含电耦合到封装衬底并且被配置成将封装100电耦合到外部装置或电路***(未示出)的电连接器(例如，焊料球、导电凸块、导电柱、导电环氧树脂和/或其它合适的导电元件)。在一些实施例中，封装100包含其它组件，如外部散热器、外壳(例如，导热外壳)、电磁干扰(EMI)屏蔽组件等。
图2A-2C是根据本技术的实施例的处于制造的各个阶段的热材料110的侧横截面视图。图2A展示了形成在衬底201上的多个热传递元件112(例如，碳纳米管的阵列)。热传递元件112可以被图案化或以其它方式形成有多个空区域202(例如，孔、孔口、空间、凹槽、通道、间隔等)以容纳半导体封装的各种组件。例如，空区域202可以被配置成容纳互连结构(例如，关于图1描述的互连结构108)。在一些实施例中，每个空区域202被配置成收纳单个互连结构。在其它实施例中，每个空区域202可以被配置成收纳多个互连结构(例如，两个、三个、四个、五个、10个、20个、50个、100个或更多个互连结构)。另外，空区域202的尺寸(例如，长度、宽度、直径、面积)和/或间隔(例如，间距)可以被设计成减少或避免对互连结构108的电干扰。在一些实施例中，空区域202的横截面形状可以与互连结构108的横截面形状相同或相似(例如，圆形、椭圆形、正方形、矩形、多边形、直线形或曲线形或其组合)。空区域202的横截面尺寸(例如，横截面面积、直径、宽度等)可以与互连结构108的横截面尺寸相同或相似。在其它实施例中，空区域202的横截面尺寸可以大于互连结构108的横截面尺寸(例如，大至少10％、20％、30％、40％、50％、60％、70％、80％、90％、100％或更多)。
图2B展示了嵌入在支撑基质材料114中以形成热材料110的热传递元件112。可以在将热传递元件112仍附接到衬底201的同时执行将热传递元件112嵌入在支撑基质材料114中的过程。在其它实施例中，热传递元件112可以在嵌入支撑基质材料114中之前从衬底201去除。支撑基质材料114可以填充热传递元件112和/或空区域202之间的间隙空间。在一些实施例中，热传递元件112完全嵌入在支撑基质材料114中。在其它实施例中，仅热传递元件112的一部分嵌入在支撑基质材料114中。例如，在热传递元件112竖直对准的实施例中，热传递元件112的上端部和/或下端部可以分别从支撑基质材料114的上表面和/或下表面突出。
任选地，支撑基质材料114可以被图案化成具有以虚线示出的多个孔203，在所述孔中可以收纳半导体封装的各种组件(例如，互连结构108)。孔203可以具有与在热传递元件112的阵列中形成的空区域202的大小和/或形状相同的大小和/或形状，或者孔203可以具有比空区域202的横截面尺寸小的横截面尺寸。在一些实施例中，孔203的横截面形状可以与互连结构108的横截面形状相同或相似(例如，圆形、椭圆形、正方形、矩形、多边形、直线形或曲线形或其组合)。孔203的横截面尺寸(例如，横截面面积、直径、宽度等)可以与互连结构108的横截面尺寸相同或相似。在其它实施例中，孔203的横截面尺寸可以大于互连结构108的横截面尺寸(例如，大至少10％、20％、30％、40％、50％、60％、70％、80％、90％、100％或更多)。在其它实施例中，形成支撑基质材料114而没有任何孔或其它图案化。
图2C展示了在热材料110已经从衬底201去除并定位在第一半导体管芯104a与第二半导体管芯104b之间之后的过程阶段。在所展示的实施例中，第一半导体管芯104a与第二半导体管芯104b之间的互连结构108与在热传递元件112的阵列中形成的空区域202对准并穿过所述空区域。互连结构108还穿过支撑基质材料114。在支撑基质材料114被图案化成具有孔203的实施例中，每个互连结构108可以穿过支撑基质材料114中的对应孔203。在其它实施例中，可以初始形成支撑基质材料114而不具有任何孔，并且孔随后可以在将第一半导体管芯104a、第二半导体管芯104b、互连结构108和/或热材料110彼此耦合的过程期间形成在支撑基质材料114中，如下面详细描述的。
图3是展示了根据本技术的实施例的用于制造半导体封装的方法300的框图。方法300可以用于制造本文描述的装置和***(例如，关于图1描述的半导体封装100)或其组件(例如，关于图1-2C描述的热材料110)的任何实施例。
方法300包含形成多个热传递元件(框310)。如先前所描述的，热传递元件可以是热传递元件的阵列，如纳米级导热元件的阵列。在热传递元件是碳纳米管的阵列的实施例中，可以根据本领域技术人员已知的工艺来形成碳纳米管。例如，可以使用如化学气相沉积(CVD)(例如，热CVD、等离子体增强CVD)或电泳沉积等技术将竖直对准的碳纳米管生长在衬底(例如，硅)上。
例如，如关于图2A所描述的，热传递元件可以被图案化或以其它方式形成有至少一个空区域。如本领域技术人员已知的，可以以多种不同的方式来执行图案化。例如，在一些实施例中，热传递元件初始地形成为不具有一或多个空区域的均匀、无图案化的材料(例如，不具有空区域的连续的热传递元件阵列)。随后，可以(例如，通过蚀刻、转移等)去除均匀材料的一或多个部分，以在阵列内创建一或多个空区域和/或使阵列的各部分彼此分开。可替代地或组合地，热传递元件可以(例如，通过在图案化的衬底上生长或通过催化剂)在所选位置处形成，以创建一或多个空区域。例如，在热传递元件是碳纳米管的阵列的实施例中，可以通过在第一衬底上生长均匀的阵列来将阵列图案化成具有一或多个空区域。随后，可以将阵列的一或多个部分选择性地转移到图案化的第二衬底。一或多个空区域可以对应于碳纳米管没有被转移到第二衬底的位置。
方法300进一步包含将热传递元件嵌入在支撑基质材料中(框320)。例如，如先前关于图2B所描述的，热传递元件可以至少部分地或完全地嵌入在支撑基质材料中。可以使用本领域技术人员已知的技术来执行嵌入过程。例如，在一些实施例中，可以以流动、注射、倾倒等方式使支撑基质材料进入到热传递元件中，以便围绕和包封各个热传递元件。在此类实施例中，支撑基质材料可以是毛细管下溢材料，所述毛细管下溢材料适合于通过毛细管作用渗透到各个热传递元件之间的间隙空间中。可替代地或组合地，热传递元件可以通过压入支撑基质材料中而被嵌入。一旦支撑基质材料处于适当位置，就可以将其固化以便将支撑基质材料接合到热传递元件。
所述方法进一步包含将热传递元件定位在半导体装置中(框330)。如先前关于图2C所描述的，热传递元件可以定位在第一半导体管芯与第二半导体管芯之间。在一些实施例中，第一半导体管芯和第二半导体管芯被配置成通过多个互连结构彼此耦合，使得定位过程包含将热传递元件中形成的一或多个空区域与互连结构对准，以便互连结构穿过一或多个空区域。每个互连结构可以穿过对应的空区域，或者多个互连结构可以穿过单个空区域。热传递元件随后可以耦合到第一管芯和第二管芯(例如，通过热压接合(TCB))。
支撑基质材料可以与热传递元件一起定位在半导体装置中(例如，在第一管芯与第二管芯之间)。在一些实施例中，支撑基质材料被提供为膜(例如，非导电膜)，并且互连结构被按压穿过支撑基质材料或以其它方式使支撑基质材料移位以接触另一个半导体管芯。任选地，膜可以被图案化成具有与互连结构对准的孔，使得每个互连结构在定位过程期间穿过膜中的对应孔。随后可以例如通过TCB操作将第一半导体管芯、第二半导体管芯、互连结构、热传递元件和支撑基质材料彼此耦合。
可以以各种不同的方式执行方法300，并且可以以任何合适的顺序执行方法300的步骤。例如，可以在将热传递元件嵌入在支撑基质材料中之前将热传递元件定位在半导体装置中。在此类实施例中，在将热传递元件定位之后，可以使支撑基质材料在第一管芯与第二管芯之间流动以填充热传递元件和/或互连结构之间的间隙空间。作为另一个实例，热传递元件可以形成在半导体管芯中的一个半导体管芯(例如，第一管芯或第二管芯)上并且随后耦合到另一个半导体管芯。在此类实施例中，可以在与另一个半导体管芯耦合之前、同时或之后引入支撑基质材料。
图4是展示了根据本技术的实施例配置的热材料的热导率的增强的图示。在所展示的实施例中，热材料是具有竖直对准的碳纳米管的嵌入式阵列的非导电膜。如在图4中可以看到的，材料的整体热导率随着碳纳米管的重量分数的增加而增加。例如，碳纳米管的10％重量分数对应于大约20W/mK的热导率。
图5是展示了结温度随着图4的热材料的热导率的增加而降低的图示。一起参考图4和5，没有任何碳纳米管的非导电膜的热导率为大约2.7W/mK，其对应于大约107.1℃的结温度。相比之下，碳纳米管的重量分数为10％的非导电膜的热导率为大约20W/mK，其对应于大约100.2℃的结温度。如在图5中可以看到的，并入碳纳米管可以显著降低半导体封装的结温度并改善热性能。
具有上文参考图1-5描述的特征的半导体装置和/或封装中的任何半导体装置和/或封装可以并入到大量更大的***和/或更复杂的***中的任何***中，所述更大的***和/或更复杂的***的代表性实例是图6中示意性示出的***600。***600可以包含处理器602、存储器604(例如，SRAM、DRAM、闪速存储器和/或其它存储器装置)、输入/输出装置606和/或其它子***或组件608。可以将上文参考图1-5描述的半导体管芯和/或封装包含在图6所示的元件中的任何元件中。所得***600可以被配置成执行各种合适的计算功能、处理功能、存储功能、感测功能、成像功能和/或其它功能中的任何功能。因此，***600的代表性实例包含但不限于计算机和/或其它数据处理器，如台式计算机、膝上型计算机、互联网电器、手持装置(例如，掌上计算机、可穿戴计算机、蜂窝电话或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器***、基于处理器的消费电子装置或可编程消费电子装置、网络计算机和小型计算机。***600的另外的代表性实例包含灯、相机、车辆等。关于这些实例和其它实例，可以将***600容纳在单个单元中或例如通过通信网分布在多个互连的单元上。***600的组件因此可以包含本地存储器存储装置和/或远程存储器存储装置以及各种合适的计算机可读媒体中的任何计算机可读媒体。
根据上文，应理解的是，在本文中已经出于说明的目的描述了本技术的具体实施例，但可以在不偏离本公开的情况下进行各种修改。因此，除了所附权利要求书之外，本发明不受限制。此外，在特定实施例的上下文中描述的新技术的某些方面还可以组合在其它实施例中或者被省略。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但是其它实施例也可以展现出此类优点并且并非所有的实施例都必需展现出此类优点才能落入本技术的范围内。因此，本公开和相关联的技术可以涵盖未在本文中明确示出或者描述的其它实施例。

Claims (21)

1.一种半导体封装，其包括：
第一半导体管芯；
第二半导体管芯；
多个互连结构，所述多个互连结构耦合所述第一半导体管芯和所述第二半导体管芯；以及
热材料，所述热材料位于所述第一半导体管芯与所述第二半导体管芯之间并且围绕所述互连结构，其中所述热材料包含：
支撑基质材料，以及
热传递元件的阵列，所述热传递元件至少部分地嵌入在所述支撑基质材料中，其中所述热传递元件的阵列具有与所述互连结构中的至少一个互连结构对准的至少一个空区域。
2.根据权利要求1所述的半导体封装，其中所述热传递元件的阵列包括纳米级元件。
3.根据权利要求2所述的半导体封装，其中所述纳米级元件彼此对准。
4.根据权利要求2所述的半导体封装，其中所述热传递元件的阵列包括碳纳米管。
5.根据权利要求4所述的半导体封装，其中所述碳纳米管竖直对准以便促进所述第一半导体管芯与所述第二半导体管芯之间的热传递。
6.根据权利要求1所述的半导体封装，其中所述支撑基质材料包括非导电膜或底部填料材料。
7.根据权利要求1所述的半导体封装，其中所述支撑基质材料填充所述热传递元件的阵列的单独的热传递元件之间的间隙空间。
8.根据权利要求1所述的半导体封装，其中所述支撑基质材料被图案化成形成与所述多个互连结构对准的多个孔。
9.根据权利要求1所述的半导体封装，其中所述热传递元件的阵列的热导率比所述支撑基质材料的热导率高。
10.根据权利要求1所述的半导体封装，其中所述热材料的热导率为至少20W/mK。
11.根据权利要求1所述的半导体封装，其中所述热传递元件的阵列占所述热材料的至少10重量％。
12.根据权利要求1所述的半导体封装，其中所述热传递元件的阵列具有与所述多个互连结构对准的多个空区域。
13.一种制造半导体封装的方法，所述方法包括：
形成包含多个空区域的热传递元件的阵列；
将所述热传递元件的阵列的至少一部分嵌入在支撑基质材料中；以及
将所述热传递元件的阵列定位于第一半导体管芯与第二半导体管芯之间，其中所述第一半导体管芯和所述第二半导体管芯通过多个互连结构彼此耦合，并且其中所述多个互连结构与所述多个空区域对准。
14.根据权利要求13所述的方法，其中所述热传递元件的阵列包括碳纳米管。
15.根据权利要求13所述的方法，其中形成所述热传递元件的阵列包括：
形成热传递元件的均匀阵列；以及
去除所述热传递元件的均匀阵列的一或多个部分以创建所述多个空区域。
16.根据权利要求13所述的方法，其中形成所述热传递元件的阵列包括在所选位置处形成热传递元件以便创建所述多个空区域。
17.根据权利要求13所述的方法，其中所述热传递元件的阵列形成于所述第一半导体管芯或所述第二半导体管芯的表面上。
18.根据权利要求13所述的方法，其中所述热传递元件的阵列在形成之后耦合到所述第一半导体管芯和所述第二半导体管芯。
19.根据权利要求13所述的方法，其中所述嵌入步骤包括使所述支撑基质材料流动到所述热传递元件的阵列的单独的热传递元件之间的间隙空间中。
20.根据权利要求13所述的方法，其中所述嵌入步骤是在将所述热传递元件的阵列定位于所述第一半导体管芯与所述第二半导体管芯之间之前执行的。
21.根据权利要求13所述的方法，其中所述嵌入步骤是在将所述热传递元件的阵列定位于所述第一半导体管芯与所述第二半导体管芯之间之后执行的。
CN202110230776.2A 2020-03-02 2021-03-02 用于半导体装置的热管理材料以及相关联的***和方法 Pending CN113345855A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/807,075 2020-03-02
US16/807,075 US20210272872A1 (en) 2020-03-02 2020-03-02 Thermal management materials for semiconductor devices, and associated systems and methods

Publications (1)

Publication Number Publication Date
CN113345855A true CN113345855A (zh) 2021-09-03

Family

ID=77464228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110230776.2A Pending CN113345855A (zh) 2020-03-02 2021-03-02 用于半导体装置的热管理材料以及相关联的***和方法

Country Status (2)

Country Link
US (1) US20210272872A1 (zh)
CN (1) CN113345855A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211364B1 (en) * 2020-06-24 2021-12-28 Micron Technology, Inc. Semiconductor device assemblies and systems with improved thermal performance and methods for making the same

Also Published As

Publication number Publication date
US20210272872A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
TWI601257B (zh) 具有虛設晶粒之扇出堆疊系統級封裝（ｓｉｐ）及其製造方法
US11626388B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US11133237B2 (en) Package with embedded heat dissipation features
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
TWI441305B (zh) 半導體裝置
US9240394B1 (en) Stacked chips attached to heat sink having bonding pads
TW201810562A (zh) 包含散熱器的半導體封裝及其製造方法
CN112053962B (zh) 一种***级堆叠封装及其制备方法
US10797023B2 (en) Integrated fan-out package and method of fabricating an integrated fan-out package
US20230378098A1 (en) Semiconductor package and manufacturing method thereof
CN111834306A (zh) 半导体装置和包括该半导体装置的电子设备
TW202245169A (zh) 半導體封裝體
CN111384028A (zh) 具有防开裂结构的半导体装置
CN113345855A (zh) 用于半导体装置的热管理材料以及相关联的***和方法
US10615111B2 (en) Interposer for multi-chip electronics packaging
CN111987052A (zh) 半导体封装
CN112053963B (zh) 一种散热型封装结构及其制备方法
US20230335522A1 (en) Semiconductor interconnect structures with conductive elements, and associated systems and methods
US20240170366A1 (en) Semiconductor package with a heat dissipation member
US20210202430A1 (en) Semiconductor interconnect structures with narrowed portions, and associated systems and methods
TW202410331A (zh) 半導體封裝及其製造方法
CN117219595A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination