CN112259522B - 包含mim电容的后端结构及其制作方法 - Google Patents

包含mim电容的后端结构及其制作方法 Download PDF

Info

Publication number
CN112259522B
CN112259522B CN202011169690.5A CN202011169690A CN112259522B CN 112259522 B CN112259522 B CN 112259522B CN 202011169690 A CN202011169690 A CN 202011169690A CN 112259522 B CN112259522 B CN 112259522B
Authority
CN
China
Prior art keywords
hole
layer
dielectric layer
electrode
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011169690.5A
Other languages
English (en)
Other versions
CN112259522A (zh
Inventor
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011169690.5A priority Critical patent/CN112259522B/zh
Publication of CN112259522A publication Critical patent/CN112259522A/zh
Application granted granted Critical
Publication of CN112259522B publication Critical patent/CN112259522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种包含MIM电容的后端结构及其制作方法，该方法包括：通过光刻工艺和刻蚀工艺在第二介质层中形成沟槽，第二介质层形成于NDC层上，NDC层形成于第一介质层上，第一介质层中形成有第一层引线；在第二介质层上形成台阶型MIM电容；在第二介质层、沟槽和台阶型MIM电容上形成第三介质层；通过光刻和刻蚀工艺在第三介质层中，第一引线的上方形成第一通孔；通过光刻和刻蚀工艺在第三介质层中形成第二通孔、第三通孔和第四通孔；在第一通孔、第二通孔、第三通孔和第四通孔中填充金属层，第一通孔中的金属层形成第二层接触通孔，第二通孔中的金属层形成第二层引线，第三通孔和所述第四通孔中的金属层分别形成第一电容引线和第二电容引线。

Description

包含MIM电容的后端结构及其制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种包含金属-介质层-金属(metal-insulator-metal，MIM)电容的后端结构及其制作方法。
背景技术
电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(metal-oxide-semiconductor，MOS)电容、PN结(positivenegative junction)电容以及MIM电容等。
其中，MIM电容在某些特殊应用中能够提供优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低，而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及金属互连制程中，也降低了与集成电路制造的前端工艺整合的困难度及复杂度。
参考图1，其示出了相关技术中提供的包含MIM电容的后端(back end of line，BEOL)结构的剖面示意图。如图1所示，第一介质层110中形成有第一层引线1111；第二介质层120形成于第一介质层110上，第二介质层中形成有第二引线1221、第二接触通孔1222和台阶型的MIM电容。其中，台阶型的MIM电容从下至上依次包括形成于第一介质层110上的第一电极1231、电容介质1232和第二电极1233，第一电极1231的顶端和第二电极1233的顶端分别与第二介质层120中的第二接触通孔1222连接。
相关技术中提供的后端结构在形成台阶型MIM电容后，需要打开第一引线1111、第一电极1231和第二电极1233形成第二接触通孔1222对应的通孔，由于存在三层台阶差，从而使得工艺难度较大，良率较低。
发明内容
本申请提供了一种包含MIM电容的后端结构及其制作方法，可以解决相关技术中提供的包含MIM电容的制造方法由于需要打开存在三层台阶差较大的薄膜层所导致的制作工艺难度较大，良率较低的问题。
一方面，本申请实施例提供了一种后端结构的制作方法，包括：
通过光刻工艺和刻蚀工艺在第二介质层中形成沟槽，所述第二介质层形成于氮化物掺杂碳化硅(nitride doped silicon carbide，NDC)层上，所述NDC层形成于第一介质层上，所述第一介质层中形成有第一层引线，所述第一层引线的顶端与所述NDC层连接；
在所述第二介质层上形成台阶型MIM电容，所述台阶型MIM电容从下至上依次包括第一电极、电容介质和第二电极，所述第一电极为所述台阶型MIM电容的下台阶，所述第二电极和所述电容介质为所述台阶型MIM电容的上台阶；
在所述第二介质层、所述沟槽和所述台阶型MIM电容上形成第三介质层；
通过光刻和刻蚀工艺在所述第三介质层中，所述第一引线的上方形成第一通孔，所述第一通孔底端的NDC层暴露；
通过光刻和刻蚀工艺在所述第三介质层中形成第二通孔、第三通孔和第四通孔，所述第二通孔形成于所述第一通孔上方且所述第二通孔的线宽大于所述第一通孔的线宽，所述第三通孔形成于所述第一电极的上方且所述第三通孔底部的第一电极暴露，所述第四通孔形成于所述第二电极的上方且所述第四通孔底部的第二电极暴露，在形成所述第二通孔、第三通孔和第四通孔之后，所述第一通孔底端的所述第一层引线暴露；
在所述第一通孔、所述第二通孔、第三通孔和所述第四通孔中填充金属层，所述第一通孔中的金属层形成第二层接触通孔，所述第二通孔中的金属层形成第二层引线，所述第三通孔和所述第四通孔中的金属层分别形成第一电容引线和第二电容引线。
可选的，所述在所述第二介质层上形成台阶型MIM电容，包括：
依次形成第一电极层、电容介质层和第二电极层；
以所述沟槽为对准图形，通过光刻工艺在所述第二电极层上的第一目标区域覆盖光阻，所述第一目标区域是所述第二电极层上除所述第一电极对应的区域以外的其它区域；
进行刻蚀，直至除所述第一目标区域以外的其它区域的第二介质层暴露；
去除光阻；
以所述沟槽为对准图形，通过光刻工艺在第二目标区域覆盖光阻，所述第二目标区域是所述台阶型MIM电容的下台阶突出部分所对应的区域以外的其它区域；
进行刻蚀，直至所述第二电极层暴露；
去除光阻。
可选的，所述金属层包括铜(Cu)。
可选的，所述在所述第一通孔、所述第二通孔、第三通孔和所述第四通孔中填充金属层，包括：
电镀铜层，所述铜层填充所述第一通孔、所述第二通孔、第三通孔和所述第四通孔；
对所述铜层进行平坦化处理，使除所述第二通孔、第三通孔和所述第四通孔以外其它区域的第二介质层暴露。
可选的，所述第一电极层包括氮化钽(TaN)。
可选的，所述电容介质层包括氮化硅(SiN)。
可选的，所述第二电极层包括氮化钽。
另一方面，本申请实施例提供了一种包含MIM电容的后端结构，包括：
第一介质层，所述第一介质层中形成有第一层引线；
NDC层，所述NDC层形成于所述第一介质层上；
第二介质层，所述第二介质层形成于所述NDC层上，所述第二介质层中形成有第二层接触通孔；
第三介质层，所述第三介质层形成于所述第二介质层上，所述第三介质层中形成有台阶型MIM电容、第二层引线、第一电容引线和第二电容引线，所述台阶型MIM电容从下至上依次包括第一电极、电容介质和第二电极，所述第一电极为所述台阶型MIM电容的下台阶，所述第二电极和电容介质为所述台阶型MIM电容的上台阶；
其中，所述第二层接触通孔的底端和所述第一层引线的顶端连接，所述第二层接触通孔的顶端和第二层引线的底端连接，所述第一电容引线的底端和所述第一电极层的顶端连接，所述第二电容引线的底端和所述第二电极层的顶端连接。
可选的，所述第一层引线、所述第二层接触通孔、所述第二层引线、所述第一电容引线和所述第二电容引线包括铜。
可选的，所述第一介质层、所述第二介质层和所述第三介质层包括二氧化硅。
本申请技术方案，至少包括如下优点：
通过在后端结构的制作过程中，在NDC层上形成第二介质层，在第二介质层上形成台阶型MIM电容，在第二介质层上形成第三介质层覆盖台阶型MIM电容，打开NDC层下的第一介质层中的第一层引线上方的介质层后，打开MIM电容的下电极和上电极上方的介质层，填充金属层，由于通过第二介质层将台阶型MIM电容抬高，因此不需要在台阶差较大的情况下形成接触通孔，仅需要克服较小的台阶差形成第二层引线和电容引线即可，降低了工艺难度，提高了良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的包含MIM电容的后端结构的剖面示意图；
图2是本申请一个示例性实施例提供的后端结构的制作方法的流程图；
图3至图9是本申请一个示例性实施例提供的后端结构的制作过程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的后端结构的制作方法的流程图，该方法包括：
步骤201，通过光刻工艺和刻蚀工艺在第二介质层中形成沟槽，第二介质层形成于NDC层上，NDC层形成于第一介质层上，第一介质层中形成有第一层引线，第一层引线的顶端与NDC层连接。
参考图3，其示出了形成沟槽之前的后端结构的剖面示意图；参考图4，其示出了通过光刻工艺和刻蚀工艺在第二介质层中形成沟槽的剖面示意图。
如图3所示，第一介质层310中形成有第一层引线3111，NDC层340形成于第一介质层310上，第二介质层320形成于NDC层340上。可选的，第一介质层310和第二介质层320的构成材料包括低介电常数材料(介电常数k低于4的材料，例如二氧化硅SiO2)；可选的，第一层引线3111的构成材料包括铜。
示例性的，如图4所示，步骤201包括但不限于：通过光刻工艺在第二介质层320上除沟槽300以外的其它区域覆盖光阻；进行刻蚀，形成沟槽300；去除光阻。
步骤202，在第二介质层上形成台阶型MIM电容，该台阶型MIM电容从下至上依次包括第一电极、电容介质和第二电极，第一电极为台阶型MIM电容的下台阶，第一电极和电容介质为台阶型MIM电容的上台阶。
参考图5，其示出了在第二介质层上形成台阶型MIM电容的剖面示意图。如图5所示，形成的台阶型MIM电容从下至上依次包括第一电极351、电容介质352和第二电极353，第一电极351为台阶型MIM电容的下台阶，第二电极353和电容介质352为台阶型MIM电容的上台阶。可选的，第一电极351的构成材料包括氮化钽；可选的，电容介质352的构成材料包括氮化硅；可选的，第二电极353的构成材料包括氮化钽。
示例性的，如图5所示，步骤202包括但不限于：依次形成第一电极层(第一电极351对应的薄膜层)、电容介质层(电容介质352对应的薄膜层)和第二电极层(第二电极353对应的薄膜层)；以沟槽300为对准图形，通过光刻工艺在第二电极层上的第一目标区域覆盖光阻，第一目标区域是第二电极层上除第一电极351对应的区域以外的其它区域；进行刻蚀，直至除第一目标区域以外的其它区域的第二介质层320暴露；去除光阻；以沟槽300为对准图形，通过光刻工艺在第二目标区域覆盖光阻，第二目标区域是台阶型MIM电容的下台阶突出部分所对应的区域以外的其它区域；进行刻蚀，直至第二电极层暴露；去除光阻。剩余的第一电极层形成第一电极351，剩余的电容介质层形成电容介质352，剩余的第二电极层形成第二电极352。
其中，第一电极层可通过物理气相沉积(physical vapor deposition，PVD)工艺沉积氮化钽形成；电容介质层可通过化学气相沉积(chemical vapor deposition，CVD)工艺在第一电极层上沉积氮化硅形成；第二电极层可通过PVD工艺在电容介质层上沉积氮化钽形成。
步骤203，在第二介质层、沟槽和台阶型MIM电容上形成第三介质层。
参考图6，其示出了形成第三介质层的剖面示意图。可选的，第三介质层330的构成材料包括低介电常数材料(介电常数k低于4的材料，例如二氧化硅)。
示例性的，如图6所示，可通过CVD工艺在第二介质层320、沟槽300和台阶型MIM电容上沉积二氧化硅形成第三介质层330。
步骤204，通过光刻和刻蚀工艺在第三介质层中，第一引线的上方形成第一通孔，第一通孔底端的NDC层暴露。
参考图7，其示出了在第三介质层中形成第一通孔的剖面示意图。
示例性的，如图7所示，步骤204包括但不限于：通过光刻工艺在第三介质层330上除第一通孔301对应的区域以外的其它区域覆盖光阻；进行刻蚀，直至NDC层340暴露，在第三介质层330中形成第一通孔301；去除光阻。
步骤205，通过光刻和刻蚀工艺在第三介质层中形成第二通孔、第三通孔和第四通孔，第二通孔形成于第一通孔上方且第二通孔的线宽大于第一通孔的线宽，第三通孔形成于第一电极的上方且第三通孔底部的第一电极暴露，第四通孔形成于第二电极的上方且第四通孔底部的第二电极暴露，在形成第二通孔、第三通孔和第四通孔之后，第一通孔底端的所述第一层引线暴露。
参考图8，其示出了形成第二通孔、第三通孔和第四通孔的剖面示意图。如图8所示，在形成第二通孔302、第三通孔303和第四通孔304的过程中，仅需要克服一级较小的台阶差(即图8中高度h1和高度h2的差值)，而不需要在图1所示的后端结构中，形成第二层接触通孔1222的过程中，需要克服三级较大的台阶差。
示例性的，如图8所示，步骤205包括但不限于：通过光刻工艺在除第二通孔302、第三通孔303和第四通孔304对应的区域以外的其它区域覆盖光阻；进行刻蚀，直至第一层引线3111、第一电极351和第二电极353暴露；去除光阻。其中，第二通孔302和第一通孔301连通且第二通孔302的线宽大于第一通孔301的线宽，第三通孔303底端的第一电极351暴露，第四通孔底端304的第二电极353暴露。
步骤206，在第一通孔、第二通孔、第三通孔和第四通孔中填充金属层，第一通孔中的金属层形成第二层接触通孔，第二通孔中的金属层形成第二层引线，第三通孔和第四通孔中的金属层分别形成第一电容引线和第二电容引线。
参考图9，其示出了形成第二层接触通孔、第二层引线、第一电容引线和第二电容引线的剖面示意图。可选的，第二层接触通孔3212、第二层引线3211、第一电容引线3221和第二电容引线3222的构成材料包括铜。
示例性的，如图9所示，步骤206包括但不限于：电镀铜层，该铜层填充第一通孔301、第二通孔302、第三通孔303和第四通孔304；对铜层进行平坦化(例如，可通过化学机械研磨(chemical mechanical polishing，CMP)工艺)处理，使除第二通孔302、第三通孔303和第四通孔304以外的其它区域的第三介质层330暴露。第一通孔301中的铜层形成第二层接触通孔3212，第二通孔中302的铜层形成第二层引线3211，第三通孔303和第四通孔304中的铜层分别形成第一电容引线3221和第二电容引线3222。
综上所述，本申请实施例中，通过在后端结构的制作过程中，在NDC层上形成第二介质层，在第二介质层上形成台阶型MIM电容，在第二介质层上形成第三介质层覆盖台阶型MIM电容，打开NDC层下的第一介质层中的第一层引线上方的介质层后，打开MIM电容的下电极和上电极上方的介质层，填充金属层，由于通过第二介质层将台阶型MIM电容抬高，因此不需要在台阶差较大的情况下形成接触通孔，仅需要克服较小的台阶差形成第二层引线和电容引线即可，降低了工艺难度，提高了良率。
参考图9，其示出了本申请一个示例性实施例提供的包含MIM电容的后端结构的剖面示意图，该后端结构可通过上述方法进行制作，其包括：
第一介质层310，其中形成有第一层引线3111。
NDC层340，其形成于第一介质层310上。
第二介质层320，其形成于NDC层340上，其中形成有第二层接触通孔3212。
第三介质层330，其形成于第二介质层320上，其中形成有台阶型MIM电容、第二层引线3211、第一电容引线3221和第二电容引线3222；
其中，第二层接触通孔3212的底端和第一层引线3111的顶端连接，第二层接触通孔3112的顶端和第二层引线3211的底端连接，第一电容引线3221的底端和第一电极351的顶端连接，第二电容引线3222的底端和第二电极353的顶端连接。
可选的，第一层引线3111、第二层接触通孔3212、第二层引线3211、第一电容引线3221和第二电容引线3222的构成材料包括铜。
可选的，第一介质层310、第二介质层320和第三介质层220包括二氧化硅。
可选的，第一电极351的构成材料包括氮化钽；可选的，电容介质352的构成材料包括氮化硅；可选的，第二电极353的构成材料包括氮化钽。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (5)

1.一种后端结构的制作方法，其特征在于，包括：
通过光刻工艺和刻蚀工艺在第二介质层中形成沟槽，所述第二介质层形成于NDC层上，所述NDC层形成于第一介质层上，所述第一介质层中形成有第一层引线，所述第一层引线的顶端与所述NDC层连接；
在所述第二介质层上形成台阶型MIM电容，所述台阶型MIM电容从下至上依次包括第一电极、电容介质和第二电极，所述第一电极为所述台阶型MIM电容的下台阶，所述第二电极和所述电容介质为所述台阶型MIM电容的上台阶；
在所述第二介质层、所述沟槽和所述台阶型MIM电容上形成第三介质层，所述第一介质层、所述第二介质层和所述第三介质层的构成材料包括二氧化硅；
通过光刻和刻蚀工艺在所述第三介质层中，所述第一层引线的上方形成第一通孔，所述第一通孔底端的NDC层暴露；
通过光刻和刻蚀工艺在所述第三介质层中形成第二通孔、第三通孔和第四通孔，所述第二通孔形成于所述第一通孔上方且所述第二通孔的线宽大于所述第一通孔的线宽，所述第三通孔形成于所述第一电极的上方且所述第三通孔底部的第一电极暴露，所述第四通孔形成于所述第二电极的上方且所述第四通孔底部的第二电极暴露，在形成所述第二通孔、第三通孔和第四通孔之后，所述第一通孔底端的所述第一层引线暴露；
在所述第一通孔、所述第二通孔、第三通孔和所述第四通孔中填充金属层，所述第一通孔中的金属层形成第二层接触通孔，所述第二通孔中的金属层形成第二层引线，所述第三通孔和所述第四通孔中的金属层分别形成第一电容引线和第二电容引线，所述金属层包括铜；
其中，所述在所述第二介质层上形成台阶型MIM电容，包括：
依次形成第一电极层、电容介质层和第二电极层；
以所述沟槽为对准图形，通过光刻工艺在所述第二电极层上的第一目标区域覆盖光阻，所述第一目标区域是所述第二电极层上除所述第一电极对应的区域以外的其它区域；
进行刻蚀，直至除所述第一目标区域以外的其它区域的第二介质层暴露；
去除光阻；
以所述沟槽为对准图形，通过光刻工艺在第二目标区域覆盖光阻，所述第二目标区域是所述台阶型MIM电容的下台阶突出部分所对应的区域以外的其它区域；
进行刻蚀，直至所述第二电极层暴露；
去除光阻。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一通孔、所述第二通孔、第三通孔和所述第四通孔中填充金属层，包括：
电镀铜层，所述铜层填充所述第一通孔、所述第二通孔、第三通孔和所述第四通孔；
对所述铜层进行平坦化处理，使除所述第二通孔、第三通孔和所述第四通孔外其它区域的第二介质层暴露。
3.根据权利要求2所述的方法，其特征在于，所述第一电极层包括氮化钽。
4.根据权利要求3述的方法，其特征在于，所述电容介质层包括氮化硅。
5.根据权利要求4述的方法，其特征在于，所述第二电极层包括氮化钽。
CN202011169690.5A 2020-10-28 2020-10-28 包含mim电容的后端结构及其制作方法 Active CN112259522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011169690.5A CN112259522B (zh) 2020-10-28 2020-10-28 包含mim电容的后端结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011169690.5A CN112259522B (zh) 2020-10-28 2020-10-28 包含mim电容的后端结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112259522A CN112259522A (zh) 2021-01-22
CN112259522B true CN112259522B (zh) 2023-03-24

Family

ID=74261357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011169690.5A Active CN112259522B (zh) 2020-10-28 2020-10-28 包含mim电容的后端结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112259522B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506769A (zh) * 2021-06-28 2021-10-15 华虹半导体(无锡)有限公司 包含mim电容的后端结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102522A1 (en) * 2001-12-05 2003-06-05 Samsung Electronics Co., Ltd. Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102522A1 (en) * 2001-12-05 2003-06-05 Samsung Electronics Co., Ltd. Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance

Also Published As

Publication number Publication date
CN112259522A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US7223654B2 (en) MIM capacitor and method of fabricating same
US7329939B2 (en) Metal-insulator-metal capacitor and method of fabricating same
US7560795B2 (en) Semiconductor device with a capacitor
KR100698089B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
CN109473486B (zh) 一种电容器结构及其制作方法
US9831171B2 (en) Capacitors with barrier dielectric layers, and methods of formation thereof
KR100572829B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
CN111696954A (zh) 金属互连结构及其形成方法
CN113224038A (zh) 电容结构以及其制作方法
US20070158714A1 (en) One-mask high-k metal-insulator-metal capacitor integration in copper back-end-of-line processing
CN112259522B (zh) 包含mim电容的后端结构及其制作方法
CN112259523B (zh) Mim电容的形成方法和后端结构
WO2022220867A1 (en) Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor
CN112259524A (zh) 铜互连工艺中mim电容的制作方法
JP2001203329A (ja) 半導体装置およびその製造方法
CN112259520A (zh) Mim电容的形成方法
CN111128867B (zh) Mim电容的制造方法以及包含mim电容的器件
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
CN113506769A (zh) 包含mim电容的后端结构的形成方法
US20220336577A1 (en) Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor
CN111128866A (zh) 在铝互连结构中集成mim电容的方法及铝互连结构
CN116314015A (zh) 集成电路的后段结构的制作方法
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant