CN113257922B - 一种多沟道增强型氧化镓结型场效应晶体管 - Google Patents
一种多沟道增强型氧化镓结型场效应晶体管 Download PDFInfo
- Publication number
- CN113257922B CN113257922B CN202110521158.3A CN202110521158A CN113257922B CN 113257922 B CN113257922 B CN 113257922B CN 202110521158 A CN202110521158 A CN 202110521158A CN 113257922 B CN113257922 B CN 113257922B
- Authority
- CN
- China
- Prior art keywords
- oxide
- region
- gallium oxide
- gallium
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 57
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 230000005669 field effect Effects 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 6
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于功率半导体技术领域，涉及一种多沟道增强型氧化镓结型场效应晶体管(Ga2O3JFET)。本发明的主要特征是引入能与N型氧化镓形成PN异质结的P型氧化物使Ga2O3增强型JFET得以实现，同时器件漂移区上部两侧沿纵向方向分段的P氧化物栅区及横向两侧P氧化物栅区之间的P氧化物区可使Ga2O3JFET相较常规JFET器件，正向导通时具有多沟道，反向耐压时电场分布调制，从而器件在实现增强型的同时，兼具低导通电阻、高耐压和高可靠性，进一步发挥氧化镓材料的优势。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种多沟道增强型氧化镓结型场效应晶体管(Junction Field Effect Transisitor，JFET)。
背景技术
氧化镓(Ga2O3)作为一种新兴的宽禁带半导体材料正逐渐得到越来越多国内外研究者的认可。其中，β-Ga2O3具有超大禁带宽度4.9eV和高临界击穿电场强度8MV/cm，同时其Baliga优值分别是GaN的4倍、4H-SiC的10倍以及Si的3444倍，因此β-Ga2O3非常适合用于制作高压功率器件。
功率器件在实际应用中若是耗尽型或增强型阈值电压过低可能会导致误开启，进而使***失效甚至产生安全问题，因此需要对增强型器件进行研究。由于氧化镓材料有效P型掺杂困难，同时氧化镓场效应晶体管(Field Effect Transisitor，FET)的沟道区存在大量电子，因此Ga2O3 FET要实现增强型较为困难，目前报道的增强型Ga2O3 FET多是利用凹槽栅、铁电介质或Fin结构等技术手段实现，但均难以使器件能兼具高阈值电压增强型、高耐压、低导通电阻和高可靠性。
发明内容
本发明针对上述问题，提出一种多沟道增强型氧化镓结型场效应晶体管，使其能兼具增强型、高耐压、低导通电阻和高可靠性，从而进一步发挥氧化镓材料的优势。
本发明的技术方案为：
一种多沟道增强型氧化镓结型场效应晶体管，包括N+氧化镓衬底1及其上方的N-氧化镓外延层2；所述N+氧化镓衬底1的下表面引出漏极；所述N-氧化镓外延层2上部横向两侧具有P氧化物栅区3，P氧化物栅区3之间具有P氧化物区4，在P氧化物栅区3与P氧化物区4之间的N-氧化镓外延层2上表面具有N+氧化镓源区5。其特征在于，所述P氧化物栅区3沿器件纵向方向呈等间距间断分布，且每一段P氧化物栅区3均包括上表面的P+氧化物栅区32、与P+氧化物栅区32下表面接触的P-氧化物栅区31；所述相邻P氧化物栅区3之间的N-氧化镓外延层2上表面用N+氧化镓源区5覆盖；所述P+氧化物栅区32的深度大于N+氧化镓源区5的深度；所述P+氧化物栅区32的上表面引出栅极，所述N+氧化镓源区5的上表面引出源极。所述P氧化物区4包括上表面的P+氧化物区42、与P+氧化物区42下表面接触的P-氧化物区41；所述P+氧化物区42的深度大于N+氧化镓源区5的深度。
进一步的，所述P氧化物区4的上表面引出端与源极相连。
进一步的，所述P氧化物区4的上表面引出端与栅极相连。
进一步的，沿器件纵向方向，所述P氧化物区4呈等间距间断分布，且相邻P氧化物区4之间的N-氧化镓外延层2上表面用N+氧化镓源区5覆盖。
进一步的，沿器件垂直方向，所述P氧化物栅区3及P氧化物区4呈阶梯分布，且每级阶梯的掺杂浓度及横向距离逐渐减小。
进一步的，所述P氧化物栅区3及P氧化物区4采用的P氧化物是但不限于P型NiO或P型Cu2O，与N型氧化镓构成PN异质结。
本发明的有益效果为，相比于目前已报道的Ga2O3 FET，本发明通过引入能与N型氧化镓形成PN异质结的P型氧化物，使Ga2O3 JFET增强型得以实现，此外，器件漂移区上部两侧沿纵向方向分段的P氧化物栅区3及两侧P氧化物栅区之间的P氧化物区4，使Ga2O3 JFET正向导通时具有多沟道，反向耐压时电场分布调制，从而器件在实现增强型的同时，兼具低导通电阻、高耐压和高可靠性，能进一步发挥氧化镓材料的优势。
附图说明
图1为本发明实施例1的三维结构示意图；
图2为本发明实施例2的三维结构示意图；
图3为本发明实施例3的三维结构示意图；
图4为本发明实施例4的三维结构示意图；
图5为沿图4中AA’线的剖面结构示意图；
图6为沿图4中BB’线的剖面结构示意图；
图7为本发明实施例5的三维结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
如图中所示的三维坐标系，与本发明中的描述相对应的关系是：本发明中所述的横向方向对应x轴方向，垂直方向对应y轴方向，纵向方向对应z轴方向。
实施例1
如图1所示，本例包括N+氧化镓衬底1及其上方的N-氧化镓外延层2；所述N+氧化镓衬底1的下表面引出漏极；所述N-氧化镓外延层2上层两侧具有P氧化物栅区3，N-氧化镓外延层2上层中部具有P氧化物区4，在P氧化物栅区3与P氧化物区4之间的N-氧化镓外延层2上表面具有N+氧化镓源区5。其特征在于，所述P氧化物栅区3沿器件纵向方向呈等间距间断分布，且每一段P氧化物栅区3均包括P-氧化物栅区31和位于P-氧化物栅区31上表面的P+氧化物栅区32；所述相邻P氧化物栅区3之间的N-氧化镓外延层2上表面用N+氧化镓源区5覆盖；所述P+氧化物栅区32的深度大于N+氧化镓源区5的深度；所述P+氧化物栅区32的上表面引出栅极，所述N+氧化镓源区5的上表面引出源极。所述P氧化物区4包括P-氧化物区41和位于P-氧化物区41上表面的P+氧化物区42；所述P+氧化物区42的深度大于N+氧化镓源区5的深度。所述P氧化物栅区3及P氧化物区4采用的P氧化物是P型NiO。
本例的工作原理为：栅极不加偏置时，P氧化物栅区3和P氧化物区4共同耗尽JFET的沟道区，器件处于关断状态，栅极和漏极均处于正向偏置时，P氧化物栅区3/N-氧化镓外延层2结耗尽区变窄，电流从漏极沿JFET沟道流向源极，故器件实现增强型；此外，P氧化物栅区3沿器件纵向方向分段分布可使JFET实现多沟道，从而正向导通时具有更大的饱和电流和更小的导通电阻；器件耐压时，P氧化物栅区3底层的低掺杂P-氧化物栅区31可缓解传统JFET的P+栅区/N-漂移区结处的电场峰值，P氧化物区4可进一步缓解该电场峰值并调制电场分布，使器件的电场分布更均匀，从而获得更高的击穿电压。
实施例2
如图2所示，本例与实施例1的区别在于，所述P氧化物区4的上表面引出端与源极相连。
与实施例1相比，器件具有更好的反向耐压能力。
实施例3
如图3所示，本例与实施例1的区别在于，所述P氧化物区4的上表面引出端与栅极相连。
与实施例1相比，器件对JFET沟道的控制能力更强，同时正向导通时具有更小的导通电阻。
实施例4
如图4所示，本例与实施例3的区别在于，沿器件纵向方向，所述P氧化物区4呈等间距间断分布，且相邻P氧化物区4之间的N-氧化镓外延层2上表面用N+氧化镓源区5覆盖；任意所述相邻两段P氧化物区4之间的N+氧化镓源区5的水平中线，与和该两段P氧化物区4对应邻近的两段P氧化物栅区3之间的N+氧化镓源区5的水平中线不会重合；图5和图6分别为沿图4中AA’线及BB’线的剖面结构示意图，进一步展示了本例的器件特征。
与实施例3相比，器件正向导通时，具有更多的导电沟道，因此可在保证器件增强型的情况下具有更低的导通电阻和更大的饱和电流。
实施例5
如图7所示，本例与实施例1的区别在于，沿器件垂直方向，所述P氧化物栅区3及P氧化物区4呈三级阶梯分布，且每级阶梯的掺杂浓度逐渐减小、横向距离逐渐增大；其中，P氧化物栅区3自上而下分别是具有高掺杂浓度的P+氧化物栅区32、具有中等掺杂浓度的P氧化物栅区33及具有低掺杂浓度的P氧化物栅区31，即在实施例1的基础上，在P+氧化物栅区32和P氧化物栅区31之间还具有P氧化物栅区33，且P氧化物栅区33的掺杂浓度位于P+氧化物栅区32和P氧化物栅区31的掺杂浓度之间，P氧化物栅区33的横向宽度也位于P+氧化物栅区32和P氧化物栅区31的横向宽度之间之间；P氧化物区4自上而下分别是具有高掺杂浓度的P+氧化物区42、具有中等掺杂浓度的P氧化物区43及具有低等掺杂浓度的P氧化物区41，与前面所述P氧化物栅区33同理，在实施例1的基础上，在P+氧化物区42和P氧化物区41之间增加了P氧化物区43。
与实施例1相比，器件正向导通时，具有更大的导通路径面积，因此可在保证器件增强型的情况下具有更低的导通电阻和更大的饱和电流。
Claims (4)
1.一种多沟道增强型氧化镓结型场效应晶体管，包括N+氧化镓衬底(1)及其上方的N-氧化镓外延层(2)；所述N+氧化镓衬底(1)的下表面引出漏极；所述N-氧化镓外延层(2)上部横向两侧具有P氧化物栅区(3)，P氧化物栅区(3)之间具有P氧化物区(4)，在P氧化物栅区(3)与P氧化物区(4)之间的N-氧化镓外延层(2)上表面具有N+氧化镓源区(5)；其特征在于，所述P氧化物栅区(3)沿器件纵向方向呈等间距间断分布，且每一段P氧化物栅区(3)均包括P-氧化物栅区(31)和位于P-氧化物栅区(31)上表面的P+氧化物栅区(32)；所述相邻P氧化物栅区(3)之间的N-氧化镓外延层(2)上表面用N+氧化镓源区(5)覆盖；所述P+氧化物栅区(32)的深度大于N+氧化镓源区(5)的深度；所述P+氧化物栅区(32)的上表面引出栅极，所述N+氧化镓源区(5)的上表面引出源极；所述P氧化物区(4)包括P-氧化物区(41)和位于P-氧化物区(41)上表面的P+氧化物区(42)；所述P+氧化物区(42)的深度大于N+氧化镓源区(5)的深度。
2.根据权利要求1所述的一种多沟道增强型氧化镓结型场效应晶体管，其特征在于所述P+氧化物区(42)的上表面引出端与源极相连。
3.根据权利要求1所述的一种多沟道增强型氧化镓结型场效应晶体管，其特征在于所述P+氧化物区(42)的上表面引出端与栅极相连。
4.根据权利要求3所述的一种多沟道增强型氧化镓结型场效应晶体管，其特征在于，沿器件纵向方向，所述P氧化物区(4)呈等间距间断分布，且相邻P氧化物区(4)之间的N-氧化镓外延层(2)上表面用N+氧化镓源区(5)覆盖。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110521158.3A CN113257922B (zh) | 2021-05-13 | 2021-05-13 | 一种多沟道增强型氧化镓结型场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110521158.3A CN113257922B (zh) | 2021-05-13 | 2021-05-13 | 一种多沟道增强型氧化镓结型场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113257922A CN113257922A (zh) | 2021-08-13 |
| CN113257922B true CN113257922B (zh) | 2022-05-17 |
Family
ID=77182910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110521158.3A Active CN113257922B (zh) | 2021-05-13 | 2021-05-13 | 一种多沟道增强型氧化镓结型场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113257922B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153860A (zh) * | 2022-04-28 | 2023-12-01 | 电子科技大学 | 新型结构氧化镓场效应晶体管功率器件 |
| DE102022210979A1 (de) | 2022-10-18 | 2024-04-18 | Robert Bosch Gesellschaft mit beschränkter Haftung | Galliumbasierte Sperrschichtfeldeffekttransistoreinheitszelle und Verfahren zum Herstellen einer galliumbasierten Sperrschichtfeldeffekttransistoreinheitszelle |
| CN116417520B (zh) * | 2023-06-01 | 2023-10-17 | 湖北九峰山实验室 | 一种氧化镓场效应晶体管及其制备方法 |
| CN116759458B (zh) * | 2023-08-17 | 2023-10-13 | 苏州燎塬半导体有限公司 | 一种氧化镓结型场效应晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107464844A (zh) * | 2017-07-20 | 2017-12-12 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201104A (zh) * | 2014-09-09 | 2014-12-10 | 电子科技大学 | 一种氮化镓基增强型器件的制造方法 |
| FI20150334A (fi) * | 2015-01-14 | 2016-07-15 | Artto Mikael Aurola | Paranneltu puolijohdekokoonpano |
| CN108231818A (zh) * | 2016-12-09 | 2018-06-29 | 清华大学 | 光子增强的场效应晶体管和集成电路 |
| JP6913594B2 (ja) * | 2017-10-05 | 2021-08-04 | 株式会社東芝 | 半導体装置 |
| CN110223920B (zh) * | 2019-06-20 | 2021-05-18 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
| GB2587645B (en) * | 2019-10-03 | 2022-08-03 | Mqsemi Ag | Semiconductor device having a gate electrode formed in a trench structure |
-
2021
- 2021-05-13 CN CN202110521158.3A patent/CN113257922B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107464844A (zh) * | 2017-07-20 | 2017-12-12 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113257922A (zh) | 2021-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113257922B (zh) | 一种多沟道增强型氧化镓结型场效应晶体管 | |
| US9318547B2 (en) | Wide bandgap insulated gate semiconductor device | |
| US7126169B2 (en) | Semiconductor element | |
| US11888032B2 (en) | Method of producing a silicon carbide device with a trench gate | |
| KR20120067938A (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
| CN104904019A (zh) | 用于氮化镓垂直晶体管的方法和*** | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| CN111969047B (zh) | 一种具有复合背势垒层的氮化镓异质结场效应晶体管 | |
| CN117080249A (zh) | 一种积累型宽禁带半导体沟槽mosfet器件结构及其制备方法 | |
| US11380756B2 (en) | Silicon carbide device with Schottky contact | |
| CN105321999A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN104835836A (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| US20230307529A1 (en) | Support shield structures for trenched semiconductor devices | |
| US20200243513A1 (en) | A concept for silicon carbide power devices | |
| US20220173227A1 (en) | Finfet power semiconductor devices | |
| CN113571575B (zh) | 碳化硅功率半导体器件和场效应晶体管 | |
| EP4040500A1 (en) | Transistor device and method of manufacturing | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN107742646A (zh) | 一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构 | |
| CN114503279A (zh) | 具选择性屏蔽式凹陷场效电板的高密度功率元件 | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage | |
| EP4187615A1 (en) | Npnp layered mos-gated trench device having lowered operating voltage | |
| US20230163174A1 (en) | Shielding Structure for Silicon Carbide Devices | |
| CN117810088B (zh) | 一种纵向碳化硅器件的制作方法 | |
| US20240234567A1 (en) | Buried shield structures for power semiconductor devices including segmented support shield structures for reduced on-resistance and related fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |