CN113225087B - 一种两步流水工作式模数转换器及其工作原理 - Google Patents

Abstract

本发明公开了一种两步流水工作式模数转换器及其工作原理，包括输入采样保持级模块、粗量化级模块和精量化级模块，所述采样保持级模块、粗量化级模块和精量化级模块依次连接，所述输入采样保持级模块包括第一采样开关、第二采样开关、第一放大器和第二放大器，所述第一采样开关与第一放大器的输入端连接，所述第二采样开关与第二放大器的输入端连接，所述第一放大器的输出端和第二放大器的输出端分别与粗量化级模块连接。通过使用本发明，能够在提升转换速度的同时节省电路面积。本发明可广泛应用在集成电路领域。

Description

一种两步流水工作式模数转换器及其工作原理

技术领域

本发明涉及集成电路领域，尤其涉及一种两步流水工作式模数转换器及其工作原理。

背景技术

模数转换器是指一个将模拟信号转变为数字信号的电路，逐次逼近型模数转换器(SAR ADC)是其一种应用广泛的结构，具有高精度、低功耗等特点。但是随着随分辨率要求的提升，多位逐次逼近型模数转换器由于电容面积成指数式上升，因此在应用场景上受到限制。有的提出了分步式逐次逼近型模数转换器，一定程度上减少了面积。但由于其又引入一套逐次逼近型模数转换器结构，所以仍然过大。且两次进行逐次近计算，从而限制了转换速度的提升。

发明内容

为了解决上述技术问题，本发明的目的是提供一种两步流水工作式模数转换器，在提升转换速度的同时节省电路面积。

本发明所采用的第一技术方案是：一种两步流水工作式模数转换器，包括输入采样保持级模块、粗量化级模块和精量化级模块，所述采样保持级模块、粗量化级模块和精量化级模块依次连接，所述输入采样保持级模块包括第一采样开关、第二采样开关、第一放大器和第二放大器，所述第一采样开关与第一放大器的输入端连接，所述第二采样开关与第二放大器的输入端连接，所述第一放大器的输出端和第二放大器的输出端分别与粗量化级模块连接。

进一步，所述粗量化级模块包括第一比较器、第二比较器、第一SAR逻辑电路和第一DAC，所述第一比较器的正输入端与第一放大器的输出端连接，所述第二比较器的正输入端与第二放大器的输出端连接，所述第一比较器的输出端和第二比较器的输出端分别与第一SAR逻辑电路的输入端连接，所述第一SAR逻辑电路的输出端与第一DAC的输入端连接，所述第一比较器的负输入端和第二比较器的负输入端分别与第一DAC的输出端连接。

进一步，所述精量化级模块包括第三采样开关、第四采样开关、第五采样开关、第六采样开关、第一减法器、第二减法器、第二DAC、第三比较器和第二SAR逻辑电路，所述第三采样开关的第一端与第一比较器的正输入端连接，所述第三采样开关的第二端与第一减法器的正输入端连接，所述第四采样开关的第一端与第二比较器的正输入端连接，所述第四采样开关的第二端与第二减法器的正输入端连接，所述第一减法器的负输入端与第一比较器的负输入端连接，所述第二减法器的负输入端与第二比较器的负输入端连接，所述第一减法器的输出端与第五采样开关的第一端连接，所述第二减法器的输出端与第六采样开关的第一端连接，所述第五采样开关的第二端和第六采样开关的第二端分别与第二DAC的输入端连接，所述第二DAC的第一输出端与第三比较器的正输入端连接，所述第二DAC的第二输出端与第三比较器的负输入端连接，所述第三比较器与第二SAR逻辑电路连接。

进一步，所述第二DAC、第三比较器和第二SAR逻辑电路组成逐次逼近型模数转换器。

本发明所采用的第二技术方案是：一种两步流水工作式模数转换器的工作原理，包括：

S1、第一采样开关、第二采样开关、第五采样和第六采样开关闭合，第三采样开关和第四采样开关断开，输入采样保持级模块工作，第一放大器和第二放大器输出采样时输入信号的电压，精量化级模块将减法器产生的残差电压值输入至第二DAC；

S2、第一采样开关、第二采样开关、第三采样开关、第四采样开关、第五采样和第六采样开关均断开，粗量化级模块进行本次采样周期所得电压的粗量化工作，精量化级进行上一采样周期残差电压的细量化工作；

S3、第三采样开关和第四采样开关闭合，第一采样开关、第二采样开关、第五采样开关和第六采样开关断开，输出量化编码，第一减法器和第二减法器将输入信号减去第一DAC产生的电压，生成下一采样周期的残差信号。

本发明方法的有益效果是：通过对粗量化级DAC进行复用，一定程度上节省电路面积，通过两级量化级的运用令每一级的量化分辨率下降，进一步节省了电路资源和面积，通过两级模数转换器进行流水线工作，提升了速度。

附图说明

图1是本发明一种两步流水工作式模数转换器具体示意图；

图2是本发明具体实施例等电容阵列CDAC原理图；

图3是本发明具体实施例操作时序图；

图4是本发明具体实施例工作原理S1的状态示意图；

图5是本发明具体实施例工作原理S2的状态示意图；

图6是本发明具体实施例工作原理S3的状态示意图。

附图标记：SW1、第一采样开关；SW2、第二采样开关；SW3、第三采样开关；SW4、第四采样开关；SW5、第五采样开关；SW6、第六采样开关；U1、第一放大器；U2、第二放大器；U3、第一比较器；U4、第二比较器；U5、第一SAR逻辑电路；U6、第一DAC；U7、第一减法器；U8、第二减法器；U9、第二DAC；U10、第三比较器；U11、第二SAR逻辑电路。

具体实施方式

下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

如图1所示，本发明提供了一种两步流水工作式模数转换器，包括输入采样保持级模块、粗量化级模块和精量化级模块，所述采样保持级模块、粗量化级模块和精量化级模块依次连接，所述输入采样保持级模块包括第一采样开关SW1、第二采样开关SW2、第一放大器U1和第二放大器U2，所述第一采样开关SW1与第一放大器U1的输入端连接，所述第二采样开关SW2与第二放大器U2的输入端连接，所述第一放大器U1的输出端和第二放大器U2的输出端分别与粗量化级模块连接。

进一步作为优选实施例，所述粗量化级模块包括第一比较器U3、第二比较器U4、第一SAR逻辑电路U5和第一DAC，所述第一比较器U3的正输入端与第一放大器U1的输出端连接，所述第二比较器U4的正输入端与第二放大器U2的输出端连接，所述第一比较器U3的输出端和第二比较器U4的输出端分别与第一SAR逻辑电路U5的输入端连接，所述第一SAR逻辑电路U5的输出端与第一DAC的输入端连接，所述第一比较器U3的负输入端和第二比较器U4的负输入端分别与第一DAC的输出端连接。

进一步作为优选实施例，所述精量化级模块包括第三采样开关SW3、第四采样开关SW4、第五采样开关SW5、第六采样开关SW6、第一减法器U7、第二减法器U8、第二DAC、第三比较器U10和第二SAR逻辑电路U11，所述第三采样开关SW3的第一端与第一比较器U3的正输入端连接，所述第三采样开关SW3的第二端与第一减法器U7的正输入端连接，所述第四采样开关SW4的第一端与第二比较器U4的正输入端连接，所述第四采样开关SW4的第二端与第二减法器U8的正输入端连接，所述第一减法器U7的负输入端与第一比较器U3的负输入端连接，所述第二减法器U8的负输入端与第二比较器U4的负输入端连接，所述第一减法器U7的输出端与第五采样开关SW5的第一端连接，所述第二减法器U8的输出端与第六采样开关SW6的第一端连接，所述第五采样开关SW5的第二端和第六采样开关SW6的第二端分别与第二DAC的输入端连接，所述第二DAC的第一输出端与第三比较器U10的正输入端连接，所述第二DAC的第二输出端与第三比较器U10的负输入端连接，所述第三比较器U10与第二SAR逻辑电路U11连接。

具体地，模拟输入信号Vin经过输入采样保持级的采样保持后输出分别输出到粗量化级的第一比较器U3、第二比较器U4、精量化级的减法器输入开关(SW3和SW4)。

进一步作为优选实施例，所述第一DAC、第一SAR逻辑电路U5、第一比较器U3和第二比较器U4组成逐次逼近型模数转换器，负责粗量化，其中DAC的输出电压在输送给本量化级比较器用于本级量化工作的同时也输出给精量化级的减法器输入端；所述第二DAC、第三比较器U10和第二SAR逻辑电路U11组成逐次逼近型模数转换器，负责细量化，第二DAC的输入端为输入采样保持级产生的信号和第一DAC产生的电压信号在第一减法器U7和第二减法器U8相减产生的残差信号。

进一步作为优选实施例，所述第二DAC采用等电容阵列CDAC。

具体地，等电容阵列CDAC参照图2。

上述一种两步流水工作式模数转换器的工作原理为：

模数转换器时序如图3所示，Step 1时开关信号SH1和SH2有效，Step 2时粗量化级模块和精量化级模块开始各自的量化工作，Step 3时SH3有效；

Step 1时开关状态如图4所示，第一采样开关SW1、第二采样开关SW2、第五采样SW5和第六采样开关SW6闭合，第三采样开关SW3和第四采样开关SW4断开，输入采样保持级模块开始工作，放大器开始输出采样时输入信号Vin的电压Vh1 p和Vh1 n；精量化级也将减法器产生的残差电压值Vr0 p和Vr0 n输入CDAC的电容阵列中；

Step 2时开关状态如图5所示，所有开关均断开，粗量化级开始进行本次采样周期所得Vh1电压的粗量化工作，精量化级开始进行上一采样周期残差电压Vr0的细量化工作；

Step 3时开关状态如图6所示，第三采样开关SW3和第四采样开关SW4闭合，第一采样开关SW1、第二采样开关SW2、第五采样开关SW5和第六采样开关SW6断开，输出Step2产生的量化编码，同时减法器开始将输入信号Vh1减去粗量化级DAC产生的电压Vdac1，产生下一采样周期的残差信号Vr1；

本发明通过两级量化级的运用令每一级的量化分辨率下降，较好地节省了电路资源和面积；精量化级采用等电容阵列CDAC，将原本随分辨率呈指数形式增长的电容容值改进为容值相等的电容阵列，节省了大量的电路面积；粗量化的DAC在输出参考电压给本量化级的比较器的同时，最终的输出参考电压传递给精量化级的减法器，作为减量与输入保持级的模拟量相减获得残差给精量化级做进一步量化，节省了DAC资源(粗量化级的DAC不仅作为本量化级的量化用DAC，也为做精量化级减法器的一个输入电压生成DAC)；两级采用流水线作业，令整个模数转换器的采样率翻倍；精量化级输入的残差正好在电荷重分配型CDAC的满量程范围内，因此残差信号无需经过放大即可进行精量化。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种两步流水工作式模数转换器，其特征在于，包括输入采样保持级模块、粗量化级模块和精量化级模块，所述采样保持级模块、粗量化级模块和精量化级模块依次连接，所述输入采样保持级模块包括第一采样开关、第二采样开关、第一放大器和第二放大器，所述第一采样开关与第一放大器的输入端连接，所述第二采样开关与第二放大器的输入端连接，所述第一放大器的输出端和第二放大器的输出端分别与粗量化级模块连接；所述粗量化级模块包括第一比较器、第二比较器、第一SAR逻辑电路和第一DAC，所述第一比较器的正输入端与第一放大器的输出端连接，所述第二比较器的正输入端与第二放大器的输出端连接，所述第一比较器的输出端和第二比较器的输出端分别与第一SAR逻辑电路的输入端连接，所述第一SAR逻辑电路的输出端与第一DAC的输入端连接，所述第一比较器的负输入端和第二比较器的负输入端分别与第一DAC的输出端连接；所述精量化级模块包括第三采样开关、第四采样开关、第五采样开关、第六采样开关、第一减法器、第二减法器、第二DAC、第三比较器和第二SAR逻辑电路，所述第三采样开关的第一端与第一比较器的正输入端连接，所述第三采样开关的第二端与第一减法器的正输入端连接，所述第四采样开关的第一端与第二比较器的正输入端连接，所述第四采样开关的第二端与第二减法器的正输入端连接，所述第一减法器的负输入端与第一比较器的负输入端连接，所述第二减法器的负输入端与第二比较器的负输入端连接，所述第一减法器的输出端与第五采样开关的第一端连接，所述第二减法器的输出端与第六采样开关的第一端连接，所述第五采样开关的第二端和第六采样开关的第二端分别与第二DAC的输入端连接，所述第二DAC的第一输出端与第三比较器的正输入端连接，所述第二DAC的第二输出端与第三比较器的负输入端连接，所述第三比较器与第二SAR逻辑电路连接。

2.根据权利要求1所述一种两步流水工作式模数转换器，其特征在于，所述第一DAC、第一SAR逻辑电路、第一比较器和第二比较器组成逐次逼近型模数转换器，所述第二DAC、第三比较器和第二SAR逻辑电路组成逐次逼近型模数转换器。

3.一种两步流水工作式模数转换器的工作原理，其特征在于，包括：

S1、第一采样开关、第二采样开关、第五采样和第六采样开关闭合，第三采样开关和第四采样开关断开，输入采样保持级模块工作，第一放大器和第二放大器输出采样时输入信号的电压，精量化级模块将减法器产生的残差电压值输入至第二DAC；

S2、第一采样开关、第二采样开关、第三采样开关、第四采样开关、第五采样和第六采样开关均断开，粗量化级模块进行本次采样周期所得电压的粗量化工作，精量化级进行上一采样周期残差电压的细量化工作；

S3、第三采样开关和第四采样开关闭合，第一采样开关、第二采样开关、第五采样开关和第六采样开关断开，输出量化编码，第一减法器和第二减法器将输入信号减去第一DAC产生的电压，生成下一采样周期的残差信号；

所述采样保持级模块、粗量化级模块和精量化级模块依次连接，所述输入采样保持级模块包括第一采样开关、第二采样开关、第一放大器和第二放大器，所述第一采样开关与第一放大器的输入端连接，所述第二采样开关与第二放大器的输入端连接，所述第一放大器的输出端和第二放大器的输出端分别与粗量化级模块连接；所述粗量化级模块包括第一比较器、第二比较器、第一SAR逻辑电路和第一DAC，所述第一比较器的正输入端与第一放大器的输出端连接，所述第二比较器的正输入端与第二放大器的输出端连接，所述第一比较器的输出端和第二比较器的输出端分别与第一SAR逻辑电路的输入端连接，所述第一SAR逻辑电路的输出端与第一DAC的输入端连接，所述第一比较器的负输入端和第二比较器的负输入端分别与第一DAC的输出端连接；所述精量化级模块包括第三采样开关、第四采样开关、第五采样开关、第六采样开关、第一减法器、第二减法器、第二DAC、第三比较器和第二SAR逻辑电路，所述第三采样开关的第一端与第一比较器的正输入端连接，所述第三采样开关的第二端与第一减法器的正输入端连接，所述第四采样开关的第一端与第二比较器的正输入端连接，所述第四采样开关的第二端与第二减法器的正输入端连接，所述第一减法器的负输入端与第一比较器的负输入端连接，所述第二减法器的负输入端与第二比较器的负输入端连接，所述第一减法器的输出端与第五采样开关的第一端连接，所述第二减法器的输出端与第六采样开关的第一端连接，所述第五采样开关的第二端和第六采样开关的第二端分别与第二DAC的输入端连接，所述第二DAC的第一输出端与第三比较器的正输入端连接，所述第二DAC的第二输出端与第三比较器的负输入端连接，所述第三比较器与第二SAR逻辑电路连接。

Images