CN113219747B - 阵列基板、液晶显示面板及液晶显示器 - Google Patents

阵列基板、液晶显示面板及液晶显示器 Download PDF

Info

Publication number
CN113219747B
CN113219747B CN202110444451.4A CN202110444451A CN113219747B CN 113219747 B CN113219747 B CN 113219747B CN 202110444451 A CN202110444451 A CN 202110444451A CN 113219747 B CN113219747 B CN 113219747B
Authority
CN
China
Prior art keywords
electrode
thin film
film transistor
sub
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110444451.4A
Other languages
English (en)
Other versions
CN113219747A (zh
Inventor
肖锋
付兴凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu CEC Panda Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110444451.4A priority Critical patent/CN113219747B/zh
Publication of CN113219747A publication Critical patent/CN113219747A/zh
Application granted granted Critical
Publication of CN113219747B publication Critical patent/CN113219747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板、液晶显示面板及液晶显示器，阵列基板的第一子像素区内设置有分压电容，分压电容由交叠设置的第一分压电极和第二分压电极构成；第一薄膜晶体管、第二薄膜晶体管、第四薄膜晶体管的栅极分别与主扫描线连接，第三薄膜晶体管的栅极与副扫描线连接，第一薄膜晶体管的源漏极分别和数据线、第一子像素电极连接，第二薄膜晶体管的源漏极分别与数据线、第二子像素电极连接，第三薄膜晶体管的源漏极分别与第二子像素电极、第二分压电极连接，第四薄膜晶体管的源漏极分别与第一分压电极、第二分压电极连接。本发明提供一种阵列基板、液晶显示面板及液晶显示器，可以改善液晶显示面板的广视角品味。

Description

阵列基板、液晶显示面板及液晶显示器
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板、液晶显示面板及液晶显示器。
背景技术
液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。液晶显示面板内设置有多个薄膜晶体管(Thin FilmTransistor，TFT)，用来作为驱动液晶的电信号的开关，通过电信号来控制光的状态实现图像显示。
现有技术中，在基于分压式共享电容式的像素设计中，两个子像素电极分别由两个与主扫描线连接的薄膜晶体管控制充电，另一薄膜晶体管与副扫描线、分压电容和其中一个子像素电极连接，分压电容由两个金属电极形成。
由于分压电容的与薄膜晶体管连接的金属电极无法放电，当从不同灰阶刷新到另一固定灰阶时，由于该金属电极的初始电位不同，导致两个子像素电极的电压差存在差别，从而影响液晶显示面板的斜视角度下的色偏，降低液晶显示面板的广视角品味。
发明内容
本发明提供一种阵列基板、液晶显示面板及液晶显示器，可以改善液晶显示面板的广视角品味。
本发明提供一种阵列基板，包括：扫描线、数据线、公共电极主线、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述扫描线和所述数据线交错设置并限定出像素区，所述公共电极主线位于所述像素区内并将所述像素区分为第一子像素区和第二子像素区，所述第一子像素区内设置有第一子像素电极和分压电容，所述第二子像素区内设置有第二子像素电极，分压电容由交叠设置的第一分压电极和第二分压电极构成，所述第一分压电极和所述公共电极主线连通；
所述扫描线包括紧邻设置的主扫描线和副扫描线，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第四薄膜晶体管的栅极分别与所述主扫描线连接，所述第三薄膜晶体管的栅极与所述副扫描线连接，所述第一薄膜晶体管的源漏极分别和所述数据线、所述第一子像素电极连接，所述第二薄膜晶体管的源漏极分别与所述数据线、所述第二子像素电极连接，所述第三薄膜晶体管的源漏极分别与所述第二子像素电极、所述第二分压电极连接，所述第四薄膜晶体管的源漏极分别与所述第一分压电极、所述第二分压电极连接。
如上所述的阵列基板，所述第二分压电极、所述数据线、所述第四薄膜晶体管的源漏极为同层设置的第二金属层，所述第一分压电极、所述扫描线、所述公共电极主线为同层设置的第一金属层，所述第二金属层位于所述第一金属层的上方，所述第一金属层和所述第二金属层通过栅极绝缘层隔开，所述第二金属层上覆盖有钝化层。
如上所述的阵列基板，所述栅极绝缘层上设置有第一过孔，所述第四薄膜晶体管的源极或漏极通过所述第一过孔与所述第二分压电极连通。
如上所述的阵列基板，所述钝化层上设置有第二过孔，所述第二过孔位于与所述第四薄膜晶体管的源极或漏极连通的所述第二金属层的上方，所述钝化层和所述栅极绝缘层上设置有第三过孔，所述第三过孔位于与所述第一分压电极连通的所述第一金属层的上方，所述第二过孔和所述第三过孔通过覆盖在所述钝化层上的导电层导通。
如上所述的阵列基板，所述导电层与所述第一子像素电极、第二子像素电极同层但不连通。
如上所述的阵列基板，所述导电层、所述第一子像素电极、所述第二子像素电极为氧化铟锡ITO。
如上所述的阵列基板，所述第一子像素电极和所述第二子像素电极的面积不同。
如上所述的阵列基板，所述阵列基板上还设置有公共电极支线，所述公共电极支线和所述公共电极主线连通。
本发明另一方面还提供一种液晶显示面板，包括相对设置的彩膜基板和如上所述的阵列基板，所述彩膜基板和所述阵列基板之间设置有液晶分子层。
本发明再一方面还提供一种液晶显示器，包括如上所述的液晶显示面板。
本发明提供一种阵列基板、液晶显示面板和液晶显示器，通过在阵列基板上增加设置一个薄膜晶体管，该薄膜晶体管的栅极和副扫描线连接，源漏极分别和第一分压电极、第二分压电极连接，以在第二子像素电极对分压电容进行充放电之前，对分压电容的第二分压电极放电至第一分压电极的电位，即公共电极的电位，以使得在从不同灰阶刷新到另一固定灰阶之前，分压电容的第二分压电极的初始电位一致，从而使得第一子像素电极和第二子像素电极的保持电压差一致，从而提高液晶显示面板的广视角品味。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的阵列基板的结构示意图；
图2为现有技术提供的阵列基板的简化电路示意图；
图3为现有技术提供的阵列基板在模拟条件1下的电压变化示意图；
图4为图3对应的时序图；
图5为现有技术提供的阵列基板在模拟条件2下的电压变化示意图；
图6为图5对应的时序图；
图7为本申请实施例提供的阵列基板的简化电路示意图；
图8为本申请实施例提供的阵列基板的一种结构示意图；
图9为图8中第一过孔的截面示意图；
图10为本申请实施例提供的阵列基板的另一种结构示意图；
图11为图10中第二过孔和第三过孔的截面示意图；
图12为本申请实施例提供的阵列基板在模拟条件1下的电压变化示意图；
图13为图12对应的时序图；
图14为本申请实施例提供的阵列基板在模拟条件2下的电压变化示意图；
图15为图14对应的时序图。
附图标记：
11-主扫描线；12-副扫描线；13-数据线；14-第一子像素电极；15-第二子像素电极；16-公共电极主线；17-公共电极支线；18-第一分压电极；19-第二分压电极；
21-第一金属层；22-第二金属层；
31-绝缘层；32-钝化层；33-导电层；34-第一过孔；35-第二过孔；36-第三过孔；
T1-第一薄膜晶体管；T2-第二薄膜晶体管；T3-第三薄膜晶体管；T4-第四薄膜晶体管；
Clc-液晶电容；Cst-存储电容；Cbuf-分压电容；Vcom-公共电极电压。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为现有技术提供的阵列基板的结构示意图，图2为现有技术提供的阵列基板的简化电路示意图。参考图1和图2所示，需要理解的是，现有技术提供的阵列基板，包括：扫描线、数据线13、公共电极主线16、第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3。扫描线和数据线13交错设置并限定出像素区，公共电极主线16位于像素区内并将像素区分为第一子像素区和第二子像素区，第一子像素区内设置有第一子像素电极14和分压电容Cbuf，第二子像素区内设置有第二子像素电极15，分压电容由交叠设置的第一分压电极18和第二分压电极19构成。
扫描线包括紧邻设置的主扫描线11和副扫描线12，第一薄膜晶体管T1、第二薄膜晶体管T2的栅极分别与主扫描线11连接，第三薄膜晶体管T3的栅极与副扫描线12连接，第一薄膜晶体管T1的源漏极分别和数据线13、第一子像素电极14连接，第二薄膜晶体管T2的源漏极分别与数据线13、第二子像素电极15连接，第三薄膜晶体管T3的源漏极分别与第二子像素电极15、第二分压电极19连接。
该阵列基板的工作原理为，副扫描线12断开，主扫描线11开启时，第一薄膜晶体管T1和第二薄膜晶体管T2工作，分别用来实现对第一子像素电极14和第二子像素电极15充电；主扫描线11断电后，开启副扫描线12，在第三薄膜晶体管T3的作用下，第二子像素电极15存储的电量放电至分压电容Cbuf。从而使得第一子像素电极14的电压大于第二子像素电极15的电压，两者之间的电压差使得液晶面板可以实现多畴显示，实现液晶显示面板的广视角显示。
图3为现有技术提供的阵列基板在模拟条件1下的电压变化示意图，图4为图3对应的时序图。模拟条件1为从L255负帧(0.2V)刷新至L255正帧(15.2V)，在模拟条件1下对上述现有技术中的方案进行充电模拟，得到图3所示的第一子像素电极14、第二子像素电极15、第二分压电极19的电压值变化，根据图3可以得到图4所示的时序图。需要说明的是，图3中的实线代表第二分压电极19，点划线代表第一子像素电极14，虚线代表第二子像素电极15。图3中A1处电压为0.2V，A2处电压为14.61V，A3和A4的时间差为0，电压差为2.02V。模拟条件1下的模拟结果为，第一子像素电极14和第二子像素电极15的保持电压差为2.02V。
图5为现有技术提供的阵列基板在模拟条件2下的电压变化示意图，图6为图5对应的时序图。模拟条件2为从L0(7.04V)刷新至L255正帧(15.2V)，在模拟条件2下对上述现有技术中的方案进行充电模拟，得到图5所示的第一子像素电极14、第二子像素电极15、第二分压电极19的电压值变化，根据图5可以得到图6所示的时序图。需要说明的是，图5中的实线代表第二分压电极19，点划线代表第一子像素电极14，虚线代表第二子像素电极15。图5中B1处电压为7.04V，B2处电压为14.62V，B3和B4的时间差为0，电压差为1.0V。模拟条件2下的模拟结果为，第一子像素电极14和第二子像素电极15的保持电压差为1.0V。
结合图3-图6分析可得出，分压电容Cbuf的第二分压电极19无法放电，当从不同灰阶刷新到另一固定灰阶时，由于分压电容Cbuf的第二分压电极19的初始电位不同，导致第一子像素电极14和第二子像素电极15的保持电压差不能保持一致，从而影响液晶显示面板的斜视角度下的色偏，降低液晶显示面板的广视角品味。
基于上述问题，本发明提供一种阵列基板、液晶显示面板和液晶显示器，通过增加设置一个薄膜晶体管，以在第二子像素电极对分压电容进行充放电之前，对分压电容的第二分压电极放电至第一分压电极的电位，即公共电极的电位，以使得在从不同灰阶刷新到另一固定灰阶之前，分压电容的第二分压电极的初始电位一致，从而使得第一子像素电极和第二子像素电极的保持电压差一致，从而提高液晶显示面板的广视角品味。
以下参考附图和具体的实施例对本发明提供的阵列基板的结构做具体说明。
图7为本申请实施例提供的阵列基板的简化电路示意图，图8为本申请实施例提供的阵列基板的一种结构示意图，图9为图8中第一过孔的截面示意图。参考图7-图9所示，本发明提供一种阵列基板，包括：扫描线、数据线13、公共电极主线16、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4，扫描线和数据线13交错设置并限定出像素区，公共电极主线16位于像素区内并将像素区分为第一子像素区和第二子像素区，第一子像素区内设置有第一子像素电极14和分压电容Cbuf，第二子像素区内设置有第二子像素电极15，分压电容由交叠设置的第一分压电极18和第二分压电极19构成，第一分压电极18和公共电极主线16连通。
扫描线包括紧邻设置的主扫描线11和副扫描线12，第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4的栅极分别与主扫描线11连接，第三薄膜晶体管T3的栅极与副扫描线12连接，第一薄膜晶体管T1的源漏极分别和数据线13、第一子像素电极14连接，第二薄膜晶体管T2的源漏极分别与数据线13、第二子像素电极15连接，第三薄膜晶体管T3的源漏极分别与第二子像素电极15、第二分压电极19连接，第四薄膜晶体管T4的源漏极分别与第一分压电极18、第二分压电极19连接。
其中，第一子像素电极14和第二子像素电极15的面积影响液晶电容Clc的大小，第一子像素电极14和第二子像素电极15的面积可以设置为不相同，以有利于液晶显示面板的多畴显示。第一子像素电极14和第二子像素电极15可以为透明的导电材料，例如氧化铟锡ITO构成。
公共电极主线16用来和第一子像素电极14、第二子像素电极15形成存储电容Cst。阵列基板上还设置有公共电极支线17，公共电极支线17和公共电极主线16连通，以增加存储电容Cst的大小。
本申请实施例提供的阵列基板，增加设置了第四薄膜晶体管T4，第四薄膜晶体管T4的栅极和副扫描线12连接，源漏极分别与第一分压电极18、第二分压电极19连接。需要说明的是，第四薄膜晶体管T4的源漏极分别与第一分压电极18、第二分压电极19连接，指的是第四薄膜晶体管T4的源极和第一分压电极18连接、漏极和第二分压电极19连接，或者第四薄膜晶体管T4的源极和第二分压电极19连接，漏极和第一分压电极18连接。
该阵列基板的工作原理为，副扫描线12断开，主扫描线11开启时，第一薄膜晶体管T1和第二薄膜晶体管T2工作，分别用来实现对第一子像素电极14和第二子像素电极15充电，且第四薄膜晶体管T4工作，用来实现对第二分压电极19的放电，由于第一分压电极18和公共电极主线16、公共电极支线17连通，因而可以使第二分压电极19放电至公共电极电压Vcom电位；主扫描线11断电后，开启副扫描线12，在第三薄膜晶体管T3的作用下，第二子像素电极15存储的电量放电至分压电容Cbuf。
当从不同灰阶刷新至某一固定灰阶时，由于分压电容Cbuf的第二分压电极19的初始电位一致，均为公共电极电压Vcom，因此第一子像素电极14和第二子像素电极15的保持电压差始终一致，在实现液晶面板的广视角显示的基础上，可以改善斜视角度的色偏，从而实现改善液晶显示面板的广视角品味的效果。
本发明实施例中，第二分压电极19、数据线13及第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4的源漏极，可以在同一制程中形成，为同层设置的第二金属层22,；第一分压电极18、主扫描线11、副扫描线12、公共电极主线16、公共电极支线17及第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4的栅极，可以在同一制程中形成，为同层设置的第一金属层21。
阵列基板的制作工艺可以为，第一步，在衬底基板上形成栅极、主扫描线11、副扫描线12、公共电极主线16、公共电极支线17、第一分压电极18的金属走线；第二步，沉积栅极绝缘层31；第三步，形成源漏极、数据线13、第二分压电极19的金属走线；第四步，沉积钝化层32，在钝化层32的预设位置例如源极或漏极的上方开设过孔；第五步，覆盖氧化铟锡层，形成第一子像素电极14和第二子像素电极15，并通过上述过孔连通源漏极和像素电极。栅极绝缘层31用来隔开第一金属层21和第二金属层22，钝化层32覆盖在第二金属层22上，用来隔开第二金属层22和像素电极层。
增设的第四薄膜晶体管T4的源漏极连接的实现方式可以有多种，由于第四薄膜晶体管T4的源漏极和第二分压电极19在同一制程中形成，因此源漏极中的其中一个可以直接和第二分压电极19连接，而源漏极中的另一个和第一分压电极18不同层，可以借助导电过孔的方式实现电连接。
继续参考图8和图9所示，在一种可能的实施方式中，栅极绝缘层31上设置有第一过孔34，第一过孔34位于与第一分压电极19连通的第一金属层21的上方，第四薄膜晶体管T4的源极或漏极通过第一过孔34与第二分压电极19连通。
图10为本申请实施例提供的阵列基板的另一种结构示意图，图11为图10中第二过孔和第三过孔的截面示意图。参考图10和图11所示，在另一种可能的实施方式中，钝化层32上设置有第二过孔35，第二过孔35位于与第四薄膜晶体管T4的源极或漏极连通的第二金属层22的上方，钝化层32和栅极绝缘层31上设置有第三过孔36，第三过孔36位于与第一分压电极18连通的第一金属层21的上方，第二过孔35和第三过孔36通过覆盖在钝化层32上的导电层33导通。
其中，导电层33与第一子像素电极14、第二子像素电极15同层但不连通，导电层33可以为氧化铟锡ITO，与第一子像素电极14、第二子像素电极15在同一制程中形成。
图12为本申请实施例提供的阵列基板在模拟条件1下的电压变化示意图，图13为图12对应的时序图，模拟条件1为从L255负帧(0.2V)刷新至L255正帧(15.2V)，在模拟条件1下对上述现有技术中的方案进行充电模拟，得到图12所示的第一子像素电极14、第二子像素电极15、第二分压电极19的电压值变化，根据图12可以得到图13所示的时序图。需要说明的是，图12中的实线代表第二分压电极19，点划线代表第一子像素电极14，虚线代表第二子像素电极15。图12中C1处电压为7.04V，C2处电压为13.67V，C3和C4的时间差为0，电压差为1.53V。图13中第二分压电极19的折线变化中，虚线圈出的部分代表第二分压电极19的提前放电至Vcom。模拟条件1下的模拟结果为，第一子像素电极14和第二子像素电极15的保持电压差为1.53V。
图14为本申请实施例提供的阵列基板在模拟条件2下的电压变化示意图，图15为图14对应的时序图，模拟条件2为从L0(7.04V)刷新至L255正帧(15.2V)，在模拟条件2下对上述现有技术中的方案进行充电模拟，得到图14所示的第一子像素电极14、第二子像素电极15、第二分压电极19的电压值变化，根据图14可以得到图15所示的时序图。需要说明的是，图14中的实线代表第二分压电极19，点划线代表第一子像素电极14，虚线代表第二子像素电极15。图15中D1处电压为7.04V，D2处电压为13.67V，D3和D4的时间差为0，电压差为1.53V。模拟条件2下的模拟结果为，第一子像素电极14和第二子像素电极15的保持电压差为1.53V。
结合图12-图15分析可得出，分压电容Cbuf的第二分压电极19可以提前放电至Vcom，当从不同灰阶刷新到另一固定灰阶时，由于分压电容Cbuf的第二分压电极19的初始电位相同，导致第一子像素电极14和第二子像素电极15的保持电压差一致，从而可以改善液晶显示面板的斜视角度下的色偏，改善液晶显示面板的广视角品味。
本发明提供的阵列基板，增加设置了一个薄膜晶体管，该薄膜晶体管的栅极和副扫描线连接，源漏极分别和第一分压电极、第二分压电极连接，以在第二子像素电极对分压电容进行充放电之前，对分压电容的第二分压电极放电至第一分压电极的电位，即公共电极的电位，以使得在从不同灰阶刷新到另一固定灰阶之前，分压电容的第二分压电极的初始电位一致，从而使得第一子像素电极和第二子像素电极的保持电压差一致，从而提高液晶显示面板的广视角品味。
本发明实施例还提供一种液晶显示面板，包括相对设置的彩膜基板和如上实施例提供的阵列基板，彩膜基板和阵列基板之间设置有液晶分子层。
本发明实施例还提供一种液晶显示器，包括如上实施例提供的液晶显示面板。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以100特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种阵列基板，其特征在于，包括：扫描线、数据线、公共电极主线、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述扫描线和所述数据线交错设置并限定出像素区，所述公共电极主线位于所述像素区内并将所述像素区分为第一子像素区和第二子像素区，所述第一子像素区内设置有第一子像素电极和分压电容，所述第二子像素区内设置有第二子像素电极，分压电容由交叠设置的第一分压电极和第二分压电极构成，所述第一分压电极和所述公共电极主线连通；
所述扫描线包括紧邻设置的主扫描线和副扫描线，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第四薄膜晶体管的栅极分别与所述主扫描线连接，所述第三薄膜晶体管的栅极与所述副扫描线连接，所述第一薄膜晶体管的源漏极分别和所述数据线、所述第一子像素电极连接，所述第二薄膜晶体管的源漏极分别与所述数据线、所述第二子像素电极连接，所述第三薄膜晶体管的源漏极分别与所述第二子像素电极、所述第二分压电极连接，所述第四薄膜晶体管的源漏极分别与所述第一分压电极、所述第二分压电极连接；
所述第二分压电极、所述数据线、所述第四薄膜晶体管的源漏极为同层设置的第二金属层，所述第一分压电极、所述扫描线、所述公共电极主线为同层设置的第一金属层，所述第二金属层位于所述第一金属层的上方，所述第一金属层和所述第二金属层通过栅极绝缘层隔开，所述第二金属层上覆盖有钝化层；
所述栅极绝缘层上设置有第一过孔，所述第一过孔位于与所述第一分压电极连通的第一金属层的上方，所述第四薄膜晶体管的源极或漏极通过所述第一过孔与所述第二分压电极连通。
2.根据权利要求1所述的阵列基板，其特征在于，所述钝化层上设置有第二过孔，所述第二过孔位于与所述第四薄膜晶体管的源极或漏极连通的所述第二金属层的上方，所述钝化层和所述栅极绝缘层上设置有第三过孔，所述第三过孔位于与所述第一分压电极连通的所述第一金属层的上方，所述第二过孔和所述第三过孔通过覆盖在所述钝化层上的导电层导通。
3.根据权利要求2所述的阵列基板，其特征在于，所述导电层与所述第一子像素电极、第二子像素电极同层但不连通。
4.根据权利要求3所述的阵列基板，其特征在于，所述导电层、所述第一子像素电极、所述第二子像素电极为氧化铟锡ITO。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一子像素电极和所述第二子像素电极的面积不同。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板上还设置有公共电极支线，所述公共电极支线和所述公共电极主线连通。
7.一种液晶显示面板，其特征在于，包括相对设置的彩膜基板和权利要求1-6任一项所述的阵列基板，所述彩膜基板和所述阵列基板之间设置有液晶分子层。
8.一种液晶显示器，其特征在于，包括权利要求7所述的液晶显示面板。
CN202110444451.4A 2021-04-23 2021-04-23 阵列基板、液晶显示面板及液晶显示器 Active CN113219747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110444451.4A CN113219747B (zh) 2021-04-23 2021-04-23 阵列基板、液晶显示面板及液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110444451.4A CN113219747B (zh) 2021-04-23 2021-04-23 阵列基板、液晶显示面板及液晶显示器

Publications (2)

Publication Number Publication Date
CN113219747A CN113219747A (zh) 2021-08-06
CN113219747B true CN113219747B (zh) 2022-11-08

Family

ID=77088558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110444451.4A Active CN113219747B (zh) 2021-04-23 2021-04-23 阵列基板、液晶显示面板及液晶显示器

Country Status (1)

Country Link
CN (1) CN113219747B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268048A (zh) * 2013-04-27 2013-08-28 合肥京东方光电科技有限公司 一种阵列基板、显示装置及驱动方法
WO2013123663A1 (zh) * 2012-02-21 2013-08-29 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器、基板及其制造方法
WO2015192393A1 (zh) * 2014-06-19 2015-12-23 深圳市华星光电技术有限公司 像素结构及液晶显示装置
WO2016000296A1 (zh) * 2014-07-04 2016-01-07 深圳市华星光电技术有限公司 低色偏液晶阵列基板及其驱动方法
CN112068376A (zh) * 2020-09-28 2020-12-11 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768604B2 (en) * 2005-09-20 2010-08-03 Au Optronics Corporation Transflective liquid crystal display with partially shifted reflectivity curve
KR101371604B1 (ko) * 2007-11-26 2014-03-06 삼성디스플레이 주식회사 액정 표시 장치
KR101479999B1 (ko) * 2008-02-15 2015-01-09 삼성디스플레이 주식회사 표시 장치
KR101538320B1 (ko) * 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
KR101497494B1 (ko) * 2008-11-17 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWM371900U (en) * 2009-03-16 2010-01-01 Chunghwa Picture Tubes Ltd Liquid crystal display device
TWI484469B (zh) * 2009-06-16 2015-05-11 Au Optronics Corp 液晶顯示面板及其畫素驅動方法
US20120188297A1 (en) * 2009-10-23 2012-07-26 Sharp Kabushiki Kaisha Display device
US8854561B2 (en) * 2009-11-13 2014-10-07 Au Optronics Corporation Liquid crystal display panel with charge sharing scheme
KR20120120761A (ko) * 2011-04-25 2012-11-02 삼성디스플레이 주식회사 액정 표시 장치
US8810491B2 (en) * 2011-10-20 2014-08-19 Au Optronics Corporation Liquid crystal display with color washout improvement and method of driving same
TWI460517B (zh) * 2011-11-18 2014-11-11 Au Optronics Corp 顯示面板及其中畫素結構以及顯示面板中之驅動方法
CN103389604B (zh) * 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103399435B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN104267554B (zh) * 2014-10-14 2017-01-18 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN104330910B (zh) * 2014-10-24 2017-02-22 深圳市华星光电技术有限公司 用于曲面屏幕的液晶显示面板
CN105116658A (zh) * 2015-09-23 2015-12-02 京东方科技集团股份有限公司 曲面显示基板及其制作方法、液晶显示面板及显示装置
CN106773413A (zh) * 2017-01-03 2017-05-31 深圳市华星光电技术有限公司 一种阵列基板及显示装置
CN108121124B (zh) * 2017-12-26 2020-09-04 深圳市华星光电半导体显示技术有限公司 Coa型阵列基板及显示面板
CN108563080B (zh) * 2018-04-25 2021-02-09 京东方科技集团股份有限公司 一种像素结构及像素控制方法、阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013123663A1 (zh) * 2012-02-21 2013-08-29 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器、基板及其制造方法
CN103268048A (zh) * 2013-04-27 2013-08-28 合肥京东方光电科技有限公司 一种阵列基板、显示装置及驱动方法
WO2015192393A1 (zh) * 2014-06-19 2015-12-23 深圳市华星光电技术有限公司 像素结构及液晶显示装置
WO2016000296A1 (zh) * 2014-07-04 2016-01-07 深圳市华星光电技术有限公司 低色偏液晶阵列基板及其驱动方法
CN112068376A (zh) * 2020-09-28 2020-12-11 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Also Published As

Publication number Publication date
CN113219747A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US10217434B2 (en) Display device and driving method thereof
CN102236222B (zh) 阵列基板及其制造方法和液晶显示器
EP3048479B1 (en) Array substrate, liquid crystal display panel and display device
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
TWI425286B (zh) 液晶顯示器視覺增強驅動電路及方法
CN100472305C (zh) 液晶显示面板及其制造方法
JPWO2007102382A1 (ja) アクティブマトリクス基板、表示装置及びテレビジョン受像機
CN106527005B (zh) 像素结构的制造方法
CN104423110A (zh) 液晶显示器的阵列基板
KR101708384B1 (ko) 액정 표시 장치
US20130120469A1 (en) Pixel array
TW550431B (en) TFT-LCD device having a reduced feed-through voltage
KR20060130430A (ko) 액정표시소자 및 그 제조방법
CN102132203A (zh) 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法
CN106483728A (zh) 像素结构、阵列基板和显示装置
CN110687730A (zh) 薄膜晶体管阵列基板及显示面板
US20180188570A1 (en) Display panel and display device
JP2001147448A (ja) アクティブマトリクス型液晶表示装置
WO2018120995A1 (zh) 像素结构
CN113219747B (zh) 阵列基板、液晶显示面板及液晶显示器
CN108873531A (zh) 阵列基板及其驱动方法、液晶显示装置
US10976843B2 (en) Array substrate and touch display device
CN105785681B (zh) 显示器件及其制作方法
US20220382110A1 (en) Display substrates, display panels and methods of manufacturing display substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 1778, Qinglan Road, Huangjia street, Shuangliu District, Chengdu, Sichuan 610200 China (Sichuan) pilot Free Trade Zone

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: No. 1778, Qinglan Road, Huangjia street, Shuangliu District, Chengdu, Sichuan 610200 China (Sichuan) pilot Free Trade Zone

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

CP03 Change of name, title or address