CN103389604B - 一种阵列基板及液晶显示面板 - Google Patents

一种阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN103389604B
CN103389604B CN201310306867.5A CN201310306867A CN103389604B CN 103389604 B CN103389604 B CN 103389604B CN 201310306867 A CN201310306867 A CN 201310306867A CN 103389604 B CN103389604 B CN 103389604B
Authority
CN
China
Prior art keywords
pixel electrode
switch
sweep trace
pixel
sweep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310306867.5A
Other languages
English (en)
Other versions
CN103389604A (zh
Inventor
姚晓慧
陈政鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201310306867.5A priority Critical patent/CN103389604B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to RU2016105105A priority patent/RU2621884C1/ru
Priority to US14/232,270 priority patent/US9218777B2/en
Priority to JP2016526397A priority patent/JP6127212B2/ja
Priority to KR1020167004366A priority patent/KR101764549B1/ko
Priority to PCT/CN2013/080075 priority patent/WO2015006995A1/zh
Priority to GB1522576.6A priority patent/GB2529979B/en
Publication of CN103389604A publication Critical patent/CN103389604A/zh
Application granted granted Critical
Publication of CN103389604B publication Critical patent/CN103389604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0443Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0465Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种阵列基板及液晶显示面板,所述阵列基板中,每个像素单元包括第一像素电极、第二像素电极以及第三像素电极,还包括一作用于第二像素电极的控制电路,通过该控制电路改变第二像素电极的电压,并且第三像素电极通过一第三开关连接第二像素电极,在2D显示模式下使三个像素电极均处于显示对应2D画面的图像的状态,在3D显示模式下使第三像素电极处于显示对应黑画面的图像的状态,而第一像素电极和第二像素电极处于显示对应3D画面的图像的状态。通过上述方式,本发明能够改善2D和3D显示模式下的颜色失真,同时能够提高2D显示模式下的开口率,降低3D显示模式下的双眼信号串扰。

Description

一种阵列基板及液晶显示面板
技术领域
本发明涉及显示技术领域,特别是涉及一种阵列基板及液晶显示面板。
背景技术
VA(VerticalAlignment,垂直对齐)型液晶显示面板具有响应速度快、对比度高等优点,是目前液晶显示面板的主流发展方向。但是,在不同的视角下,液晶分子的排列指向并不相同,使得液晶分子的有效折射率也不相同,由此会引起透射光强的变化,具体表现为斜视角下透光能力降低,斜视角方向和正视角方向所表现的颜色不一致,发生色差,因此在大视角下会观察到颜色失真。为了改善大视角下的颜色失真,在像素设计中,将一个像素分为主像素区和子像素区,每个像素区分为4个domain(畴,指液晶分子的指向矢基本相同的微小区域),由此每个像素分为8个domain,通过控制主像素区和子像素区的电压不相同,以使得两个像素区中的液晶分子排列不相同,进而改善大视角下的颜色失真,以达到LCS(LowColorShift,低色偏)的效果。
此外,随着液晶显示技术的发展,大部分液晶显示器已兼容2D和3D显示功能。在3DFPR(Film-typePatternedRetarder,偏光式)立体显示技术中,相邻两行像素分别对应观看者的左眼和右眼,以分别产生对应左眼的左眼图像和对应右眼的右眼图像,观看者的左右眼分别接收到相应的左眼图像和右眼图像后,通过大脑对左右眼图像进行合成以使得观看者感受到立体显示效果。而左眼图像和右眼图像容易发生串扰,会导致观看者看到重叠的影像,影响了观看效果。为了避免双眼图像信号发生串扰,通常在相邻两像素之间增加额外的遮光区域BM(BlackMatrix,黑色矩阵)遮蔽的方式来阻挡发生串扰的信号,以降低双眼信号串扰。然而,采用此种方式会导致2D显示模式下的开口率大大降低,降低了2D显示模式下的显示亮度。
上述LCS设计中,将一个像素分为主像素区和次像素区的技术方案能够同时解决2D显示模式下的开口率和3D显示模式下的双眼信号串扰问题,即在2D显示模式下控制主像素区和次像素区均正常显示2D图像,而在3D显示模式下使主像素区显示黑画面以等效于BM,用于降低双眼信号串扰,使次像素区正常显示3D图像。然而,在3D显示模式下,由于主像素区显示黑画面,即在3D显示模式下只有一个次像素区正常显示3D图像,而无法达到LCS效果,在大视角下仍然会观察到颜色失真。
发明内容
本发明主要解决的技术问题是提供一种阵列基板及液晶显示面板,能够减小2D和3D显示模式大视角下的颜色差异,同时能够提高2D显示模式下的开口率,降低3D显示模式下的双眼信号串扰。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种阵列基板,包括多条第一扫描线、多条第二扫描线、多条数据线、多个像素单元以及用于输入公共电压的公共电极,每个像素单元对应一条第一扫描线、一条第二扫描线以及一条数据线;每个像素单元包括第一像素电极、第二像素电极、第三像素电极、第一开关、第二开关以及第三开关,每个像素单元还包括一控制电路,第一像素电极通过第一开关与对应本像素单元的第一扫描线和数据线连接,第二像素电极通过第二开关与对应本像素单元的第一扫描线和第一开关连接,第三像素电极通过第三开关与对应本像素单元的第二扫描线和第二像素电极连接,控制电路分别连接对应本像素单元的第一扫描线和第二像素电极,控制电路在第一扫描线输入扫描信号时作用于第二像素电极,以改变第二像素电极的电压,并控制第二像素电极和公共电极之间的电压差不为零;在2D显示模式下,第一扫描线输入扫描信号以控制第一开关和第二开关导通,第一像素电极通过第一开关接收来自数据线的数据信号以处于显示对应2D画面的图像的状态,第二像素电极依次通过第一开关和第二开关接收来自数据线的数据信号以处于显示对应2D画面的图像的状态,控制电路作用于第二像素电极以使得第二像素电极的电压第一次改变,随后第一扫描线控制第一开关和第二开关断开,第二扫描线输入扫描信号以控制第三开关导通,以使得第二像素电极和第三像素电极电性连接,第三像素电极接收来自第二像素电极的数据信号以处于显示对应2D画面的图像的状态,使得第一次改变后的第二像素电极的电压通过第三像素电极进行第二次改变,进而使得第一像素电极、第二像素电极和第三像素电极中的至少两个之间的电压差不为零;在3D显示模式下,第二扫描线控制第三开关断开,第一扫描线输入扫描信号以控制第一开关和第二开关导通,第一像素电极通过第一开关接收来自数据线的数据信号以处于显示对应3D画面的的状态,第二像素电极依次通过第一开关和第二开关接收来自数据线的数据信号以处于显示对应3D画面的图像的状态,控制电路作用于第二像素电极以改变第二像素电极的电压,以使得第一像素电极和第二像素电极之间的电压差不为零,第三像素电极在第三开关断开的作用下处于显示对应黑画面的图像的状态。
其中,控制电路包括第四开关和一电荷分享电容,第四开关包括控制端、第一端和第二端,第四开关的控制端连接对应本像素单元的第一扫描线,第四开关的第一端连接对应本像素单元的第二像素电极,第四开关的第二端连接电荷分享电容的的一端,电荷分享电容连接公共电极,在第一扫描线输入扫描信号时第四开关导通,以使得第二像素电极和电荷分享电容电性连接,第二像素电极的电压通过电荷分享电容第一次改变,第四开关在其导通的时间内控制第二像素电极和公共电极之间的电压差不为零。
其中,第四开关为一薄膜晶体管,第四开关的控制端对应为薄膜晶体管的栅极,第四开关的第一端对应为薄膜晶体管的源极,第四开关的第二端对应为薄膜晶体管的漏极,薄膜晶体管的宽长比小于第一设定值,以使得在其导通的时间内控制第二像素电极和公共电极之间的电压差不为零。
其中,多个像素单元分行排列,多条第一扫描线和第二扫描线也分行排列,在2D显示模式下,在对一行像素单元所对应的第一扫描线进行扫描的同时,对与一行像素单元相邻且最近被扫描的上一行像素单元所对应的第二扫描线进行扫描。
其中,阵列基板还包括位于阵列基板***区域的开关单元和短路线;开关单元包括多个受控开关,受控开关包括控制端、输入端以及输出端,每个受控开关的输入端连接一行像素单元所对应的第一扫描线,输出端连接与一行像素单元相邻的上一行像素单元所对应的第二扫描线,所有受控开关的控制端与短路线连接;在2D显示模式下,短路线输入控制信号以控制所有受控开关导通,在一行像素单元所对应的第一扫描线输入扫描信号时,扫描信号通过受控开关同时输入至与受控开关的输出端连接的第二扫描线中,以控制相应的第三开关导通,在3D显示模式下,短路线输入控制信号以控制所有受控开关断开,以控制所有第三开关断开。
其中,第三像素电极所在区域的面积小于第一像素电极和第二像素电极所在区域的面积。
其中,在第二扫描线输入扫描信号以控制第三开关导通时,第三开关在其导通的时间内控制第二像素电极和第三像素电极之间的电压差不为零,以使得第一像素电极、第二像素电极和第三像素电极两两之间的电压差均不为零。
其中,第三开关为薄膜晶体管,薄膜晶体管的栅极与第二扫描线连接,薄膜晶体管的源极与第二像素电极连接,薄膜晶体管的漏极与第三像素电极连接,薄膜晶体管的宽长比小于第二设定值,以使得在其导通的时间内控制第二像素电极和第三像素电极之间的电压差不为零。
为解决上述技术问题,本发明采用的另一个技术方案是:提供一种液晶显示面板,包括阵列基板、彩色滤光基板以及位于阵列基板之间的液晶层,阵列基板为上述任一项的阵列基板。
本发明的有益效果是:区别于现有技术的情况,本发明的阵列基板中,每个像素单元包括第一像素电极、第二像素电极以及第三像素电极,一控制电路作用于第二像素电极,第三像素电极通过第三开关与第二像素电极连接。在2D显示模式下第一扫描线输入扫描信号时,第一像素电极通过第一开关接收来自数据线的数据信号,第二像素电极依次通过第一开关和第二开关接收来自数据线的数据信号,以处于显示对应2D画面的图像的状态,控制电路作用于第二像素电极以使得第二像素电极的电压第一次改变,从而使得第一像素电极和第二像素电极的电压不相同,能够减小大视角下的颜色差异,并且在第一扫描线停止输入扫描信号后,使第三开关导通以使得第二像素电极和第三像素电极电性连接,第三像素电极接收来自第二像素电极的数据信号以处于显示对应2D画面的图像的状态,由此使得在2D显示模式下第一至第三像素电极均处于显示对应2D画面的图像的状态,能够提高开口率,此外第二像素电极的电压通过第三像素电极进行第二次改变,使得三个像素电极中的至少两个的电压不相同,同时也使得第二像素电极和第一像素电极之间的电压差异增大,能够进一步减小大视角下的颜色差异,减小色彩失真。在3D显示模式下,第一像素电极通过第一开关接收来自数据线的数据信号,第二像素电极依次通过第一开关和第二开关接收来自数据线的数据信号,以处于显示对应3D画面的图像的状态,控制电路作用于第二像素电极以改变第二像素电极的电压,使得第一像素电极和第二像素电极的电压不相同,能够减小大视角下的颜色差异,并且3D显示模式下控制第三像素电极处于显示对应黑画面的图像的状态,由此能够降低双眼信号串扰。
附图说明
图1是本发明阵列基板一实施方式的结构示意图;
图2是图1中一个像素单元的结构示意图;
图3是图1中像素单元的结构等效电路图;
图4是图1中像素单元的第三像素电极在3D显示模式下的显示效果示意图;
图5是本发明阵列基板另一实施方式中,像素单元的结构等效电路图;
图6是本发明液晶显示面板一实施方式的结构示意图。
具体实施方式
下面将结合实施方式和附图对本发明进行详细说明。
参阅图1,本发明阵列基板的一实施方式中,阵列基板包括多条第一扫描线11、多条第二扫描线12、多条数据线13、多个像素单元14以及用于输入公共电压的公共电极15。多个像素单元14呈阵列排列,每个像素单元14与一条第一扫描线11、一条第二扫描线12以及一条数据线13连接。
其中,结合图2和图3,每个像素单元14包括第一像素电极M1、第二像素电极M2、第三像素电极M3,以及分别作用于第一像素电极M1、第二像素电极M2以及第三像素电极M3的第一开关T1、第二开关T2和第三开关T3。每个开关均包括控制端、输入端以及输出端。其中,第一开关T1的控制端和第二开关T2的控制端与对应本像素单元14的第一扫描线11电性连接,第一开关T1的输入端与对应本像素单元14的数据线13电性连接,第一开关T1的输出端与第一像素电极M1电性连接,第二开关T2的输入端与第一像素电极M1电性连接,也即第二开关T2的输入端与第一开关T1的输出端电性连接,第二开关T2的输出端与第二像素电极M2电性连接。第三开关T3的控制端与对应本像素单元14的第二扫描线12电性连接,第三开关T3的输入端与第二像素电极M2电性连接,第三开关T3的输出端与第三像素电极M3电性连接。
本实施方式的第一开关T1、第二开关T2以及第三开关T3均为薄膜晶体管,其中,三个开关T1、T2、T3的控制端对应为薄膜晶体管的栅极,输入端对应为薄膜晶体管的源极,输出端对应为薄膜晶体管的漏极。当然,在其他实施方式中,三个开关也可以是三极管、达林顿管等开关元件。
每个像素单元14还包括一控制电路16,控制电路16分别与对应本像素单元14的第一扫描线11和第二像素电极M2连接,在第一扫描线11输入扫描信号的时候控制电路16作用于第二像素电极M2,以改变第二像素电极M2的电压,并控制第二像素电极M2和公共电极15之间的电压差不为零。具体地,本实施方式的控制电路16包括第四开关T4和电荷分享电容Ca。第四开关T4包括控制端、输入端和输出端。其中,第四开关T4的控制端与第一扫描线11电性连接,第四开关T4的第一端与第二像素电极M2电性连接,第四开关T4的第二端电荷分享电容Ca的一端连接,电荷分享电容Ca的另一端与公共电极15电性连接。其中,第四开关T4为薄膜晶体管,第四开关T4的控制端对应为薄膜晶体管的栅极,第四开关T4的第一端对应为薄膜晶体管的源极,第四开关T4的第二端对应为薄膜晶体管的漏极。当第一扫描线11输入扫描信号时第四开关T4导通,从而使得第二像素电极M2和电荷分享电容Ca电性连接,第二像素电极M2通过与电荷分享电容Ca之间的电荷分享而使得其电压改变,并且第四开关T4在其导通的时间内控制第二像素电极M2和公共电极15之间的电压差不为零,以保证第二像素电极M2处于正常显示图像的状态。
通过本实施方式的阵列基板,能够降低2D和3D显示模式下大视角观察到的颜色差异,同时能够提高2D显示模式下的开口率,降低3D显示模式下的双眼信号串扰。
具体地,在2D显示模式下,本实施方式采用逐行扫描的方式对第一扫描线11和第二扫描线12进行扫描。公共电极15输入公共电压。在正极性(即数据信号大于公共电压)反转驱动时,第一扫描线11输入高电平的扫描信号以控制第一开关T1和第二开关T2导通,数据线13输入数据信号,第一像素电极M1通过第一开关T1接收来自数据线13的数据信号而处于显示对应2D画面的图像的状态,第二像素电极M2依次通过第一开关T1和第二开关T2接收数据信号而处于显示对应2D画面的图像的状态,此时第二像素电极M2的电压因受第一开关T1和第二开关T2的阻抗影响而略低于第一像素电极M1的电压,使得第一像素电极M1和第二像素电极M2之间存在一定的电压差异。在第一扫描线11输入高电平的扫描信号时,第四开关T4也同时接收该扫描信号而导通,从而使得第二像素电极M2和电荷分享电容Ca电性连接。第二像素电极M2的电压通过电荷分享电容Ca第一次改变,即第二像素电极M2通过电荷分享电容Ca放电,使得第二像素电极M2的电压进一步降低,从而使得第一像素电极M1和第二像素电极M2之间的电压差异增大。
完成第一扫描线11的扫描后,第一扫描线11停止输入高电平的扫描信号以使得第一开关T1、第二开关T2和第四开关T4断开,第二扫描线12输入高电平的扫描信号以控制第三开关T3导通,此时第二像素电极M2和第三像素电极M3通过第三开关T3电性连接,第三像素电极M3接收来自第二像素电极M2的数据信号后处于显示对应2D画面的图像的状态。因此,在2D显示模式下,三个像素电极M1、M2、M3均处于显示对应2D画面的图像的状态,由此能够提高2D显示模式的开口率。而第二像素电极M2的电压通过第三像素电极M3进行第二次改变,即在第三开关T3导通时第二像素电极M2的电压通过与液晶电容Clc3(由第三像素电极M3和另一基板的公共电极之间夹有液晶分子而造成的等效电容)之间的电荷分享而第二次改变。具体为,第二像素电极M2的部分电荷转移至第三像素电极M3中,使得第二像素电极M2的电压再一次被降低,直至第二像素电极M2的电压和第三像素电极M3的电压相同,此时第一像素电极M1分别与第二像素电极M2和第三像素电极M3之间存在一定的电压差异。
在负极性(即数据信号小于公共电压)反转时,第一扫描线11输入高电平的扫描信号以控制第一开关T1和第二开关T2导通,数据线13输入数据信号,第一像素电极M1通过第一开关T1接收来自数据线13的数据信号而处于显示对应2D画面的图像的状态,第二像素电极M2依次通过第一开关T1和第二开关T2接收数据信号而处于显示对应2D画面的图像的状态,此时第二像素电极M2的电压因受第一开关T1和第二开关T2的阻抗影响而略低于第一像素电极M1的电压,使得第一像素电极M1和第二像素电极M2之间存在一定的电压差异。在第一扫描线11输入高电平的扫描信号时,第四开关T4也同时接收该扫描信号而导通,从而使得第二像素电极M2和电荷分享电容Ca电性连接。第二像素电极M2的电压通过电荷分享电容Ca第一次改变,即第二像素电极M2通过电荷分享电容Ca充电,使得第二像素电极M2的电压第一次增加,从而使得第二像素电极M2和第一像素电极M1之间存在一定的电压差。
完成第一扫描线11的扫描后,第一扫描线11停止输入高电平的扫描信号以使得第一开关T1、第二开关T2和第四开关T4断开,第二扫描线12输入高电平的扫描信号以控制第三开关T3导通,此时第二像素电极M2和第三像素电极M3通过第三开关T3电性连接。由于第三像素电极M3保留着前一时帧时的正极性电压,因此在第三开关T3导通时第三像素电极M3的部分电荷转移至第二像素电极M2中,使得第二像素电极M2的电压再次增加,直至第二像素电极M2的电压和第三像素电极M3的电压相同,由于第一像素电极M1的电压保持不变而使得第一像素电极M1分别与第二像素电极M2和第三像素电极M3之间存在一定的电压差异。
因此,在正极性反转(或负极性反转)期间,在扫描第一扫描线11的时帧里,第二像素电极M2的电压在第四开关T4和电荷分享电容Ca的作用下第一次降低(或增加),在扫描第二扫描线12的时帧里,第二像素电极M2的电压通过第三像素电极M3的电荷分享而再次降低(或增加),第二像素电极M2的电压经历了两次的降低(或增加),从而使得第二像素电极M2和公共电极15之间的电压差异减小,同时也使得第二像素电极M2和第一像素电极M1之间的电压差异(也即第三像素电极M3和第一像素电极M1的电压差异)进一步增大,由此能够进一步改善大视角的颜色失真。
此外,第四开关T4在导通时使得第二像素电极M2和公共电极15之间的电压差异减小,然而为了使第二像素电极M2能够处于正常显示图像的状态,第四开关T4在其导通的时间内控制第二像素电极M2和公共电极15之间的电压差不为零,即通过第四开关T4的作用使得第二像素电极M2的电压不会降低(或增加)至公共电极15的电压。具体地,第四开关T4导通的时间即为第一扫描线11输入扫描信号的时间,在正极性反转时,通过第四开关T4的控制作用,使得在第四开关T4导通的时间内第二像素电极M2对电荷分享电容Ca只释放部分的电荷,第二像素电极M2的电压降低但不会降低至与公共电极15相同的电压;在负极性反转时,通过第四开关T4的控制作用,使得在第四开关T4导通的时间内电荷分享电容Ca对第二像素电极M2只转移部分电荷,使得第二像素电极M2的电压增加但不会增加至与公共电极15相同的电压,由此使得第二像素电极M2和公共电极15之间仍然存在一定的电压差,以保证第二像素电极M2处于正常显示图像的状态。进一步地,可通过控制第四开关T4在导通时的电流通过能力来控制第二像素电极M2和电荷分享电容Ca之间的电荷转移速度,该电流通过能力指第四开关T4在导通时允许流过的电流大小,例如使第四开关T4在导通时的电流通过能力较小,以使得第二像素电极M2和电荷分享电容Ca之间的电荷转移速度较慢,从而在第四开关T4导通的时间内使得第二像素电极M2和公共电极15之间仍然存在一定的电压差。本实施方式的第四开关T4为薄膜晶体管,薄膜晶体管在导通时能通过的电流的大小与薄膜晶体管的宽长比有关,宽长比越小,薄膜晶体管在导通时能流过的电流越小,其电流通过能力也就越小,薄膜晶体管的宽长比越大,其在导通时能流过的电流越大,电流通过能力也就越大。因此,通过控制第四开关T4的宽长比,使其宽长比小于第一设定值,使得第四开关T4在导通时的电流通过能力小于一定值,从而使得第四开关T4在导通时控制第二像素电极M2和电荷分享电容Ca之间的电荷转移速度也小于一定值,以保证在第四开关T4导通的时间内第二像素电极M2和公共电极15之间的电压差不为零。该第一设定值可根据实际情况进行选择,在保证在第四开关T4导通的时间内第二像素电极M2和公共电极15之间的电压差不为零、且又能够使得第二像素电极M2和电荷分享电容Ca之间电荷共享(若第一设定值过小,则有可能导致第四开关T4能通过的电流为零而使得第二像素电极M2的电压无法改变)的条件下,该第一设定值允许有多种选择,例如可以是0.3,或者其他比值。
当然,在其他实施方式中,也可以通过控制第四开关的栅极电压的大小来控制第四开关在导通时的电流通过能力,栅极电压越大其电流通过能力越大,反之越小。并且,第四开关也可以是三极管等,对此不进行限定。
在完成一行像素单元14所对应的第一扫描线11和第二扫描线12的扫描后,对下一行像素单元对应的第一扫描线11和第二扫描线12进行扫描,以此类推。
在3D显示模式下,结合图4,首先利用黑画面信号关闭第三像素电极M3,即数据线13对第一像素电极M1和第二像素电极M2输入显示对应黑画面的数据信号,控制第三开关T3导通使得第三像素电极M3处于显示对应黑画面的图像的状态。关闭第三像素电极M3后,第一扫描线11输入高电平的扫描信号以控制第一开关T1和第二开关T2导通,数据线13输入数据信号,第一像素电极M1通过第一开关T1接收数据信号以处于显示对应3D画面的图像的状态,,第二像素电极M2依次通过第一开关T1、第二开关T2接收数据信号以处于显示对应3D画面的图像的状态。此时第二像素电极M2的电压因受第一开关T1和第二开关T2的阻抗影响而略低于第一像素电极M1的电压,使得第一像素电极M1和第二像素电极M2之间存在一定的电压差异。第四开关T4在第一扫描线11输入扫描信号时也处于导通状态,使得第二像素电极M2和电荷分享电容Ca电性连接,第二像素电极M2通过与电荷分享电容Ca之间的电荷分享而使得其电压发生改变,即正极性反转时第二像素电极M2对电荷分享电容Ca放电而使得其电压降低,负极性反转时第二像素电极M2通过电荷分享电容Ca充电而使得其电压增加,由此使得第二像素电极M2的电压和第一像素电极M1的电压不相同,两者之间具有一定的电压差异,由此能够改善3D显示模式下的颜色失真。第四开关T4在其导通的时间内控制第二像素电极M2和公共电极15之间的电压差不为零,以保证第二像素电极M2处于正常显示对应3D画面的图像的状态。此外,在3D显示模式下,关闭第二扫描线12,即不对第二扫描线12输入扫描信号,以控制第三开关T3处于断开的状态,从而使得第三像素电极M3保持处于显示对应黑画面的图像的状态。
本实施方式中,第一像素电极M1、第二像素电极M2以及第三像素电极M3沿列方向依次排列,相邻两行像素单元14分别显示对应3D画面的左眼图像和右眼图像。在3D显示模式下,如图4所示,通过第三开关T3的断开作用使得第三像素电极M3处于显示对应黑画面的图像的状态,该处于显示对应黑画面的图像的状态的第三像素电极M3为遮光区域(等效于黑矩阵,BlackMatrix,BM),从而使得相邻两行像素单元14中,对应显示左眼图像的像素电极(一行像素单元中的第二像素电极和第三像素电极)和对应显示右眼图像的像素电极(另一行像素单元中的第二像素电极和第三像素电极)之间存在一遮光区域,通过该遮光区域阻挡左眼图像和右眼图像的串扰信号,从而能够降低3D显示模式下的双眼信号串扰。此外,第三像素电极M3主要用于在3D显示模式下形成遮光区域以降低3D信号串扰,因此第三像素电极M3所在区域的面积均小于第一像素电极M1和第二像素电极M2所在区域的面积,当然也可根据实际的遮光需要设计第三像素电极M3所占的面积,以尽可能减少3D双眼信号串扰现象。
通过本实施方式的阵列基板,能够提高2D显示模式下的开口率,有效改善2D和3D显示模式下的颜色失真,具有较好的低色偏效果,同时也能降低3D显示模式下的双眼信号串扰。
在备选实施方式中,三个像素电极也可以沿行方向排列,此时相邻两列像素单元分别处于显示对应3D画面的左眼图像和右眼图像的状态。通过处于显示对应黑画面的图像的状态的第三像素电极,能够减少3D显示模式下的双眼信号串扰。此外,在3D显示模式时,也可以利用插黑的方式使第三像素电极处于显示黑画面的状态,并且在第一扫描线的消隐时间(Blankingtime)进行插黑。进一步而言,在一个扫描时帧里使第一像素电极和第二像素电极处于显示对应3D画面的图像的状态,而第三像素电极仍然处于显示对应黑画面的图像的状态,而在下一个扫描时帧里使第一像素电极、第二像素电极、以及第三像素电极均处于显示对应黑画面的图像的状态,之后第一像素电极和第二像素电极又恢复到处于显示3D画面的图像的状态,而第三像素电极仍然保持处于显示对应3D画面的图像的状态,即第一像素电极和第二像素电极交替处于显示3D画面的图像的状态和处于显示对应黑画面的图像的状态,而第三像素电极一直保持着显示对应3D画面的图像的状态。通过上述插黑方式,能够防止第二像素电极由于漏电而出现漏光。
在其他实施方式中,控制电路也可以使用一分压电阻和一开关元件实现,使第二像素电极通过触发开关与分压电阻连接,在第一扫描线输入扫描信号触发开关元件导通时,第二像素电极的电压通过分压电阻而改变,改变分压电阻的大小可以改变第二像素电极的电压改变的程度。采用此种方式同样能够改变第二像素电极的电压而使得第一像素电极和第二像素电极之间具有一定的电压差,从而达到低色偏的效果。此外,控制电路也可以仅使用一分压电阻实现,使第二像素电极直接与分压电阻连接,以通过分压电阻改变第二像素电极的电压。
在上述实施方式中,第三开关T3为常规性的薄膜晶体管,第三开关T3在导通时第二像素电极M2的电压最终与第三像素电极M3的电压相同,由此使得第二像素电极M2、第三像素电极M2与第一像素电极M1之间具有一定的电压差,以达到低色偏的效果。在备选实施方式中,也可以设计第三开关,通过第三开关的作用使得第二像素电极和第三像素电极之间的电压不相同,从而使得第一像素电极、第二像素电极以及第三像素电极两两之间存在一定电压差异。具体地,在第二扫描线输入扫描信号以控制第三开关导通时,第三开关在其导通的时间内控制第二像素电极和第三像素电极之间的电压差不为零,使得在第三开关导通的时间内不会使得第二像素电极和第三像素电极之间达到放电平衡状态,即第二像素电极的电压和第三像素电极的电压不相同,从而使得第一像素电极、第二像素电极以及第三像素电极两两之间的电压均不相同,由此能够进一步减小2D显示模式下大视角的颜色差异,提高低色偏效果。
进一步地,本实施方式的第三开关为具有特定宽长比的薄膜晶体管,可通过控制第三开关的宽长比来控制第三开关在其导通内控制第二像素电极和第三像素电极之间的电压差不为零,即通过控制第三开关的宽长比来控制第三开关在导通时的电流通过能力。第三开关的宽长比越大,第三开关在导通时的电流通过能力越大,第二像素电极和第三像素电极之间的电荷转移速度也越快,而第三开关的宽长比越小,第三开关在导通时的电流通过能力越小,第二像素电极和第三像素电极之间的电荷转移速度也越慢。为了保证在第三开关导通的时间内使得第二像素电极的电压和第三像素电极的电压不相同,可控制第二像素电极和第三像素电极之间的电荷转移速度较慢,进一步可通过使得第三开关的宽长比小于第二设定值,例如该第二设定值可以为0.2,以使得在第三开关导通的时间内第二像素电极和第三像素电极之间的电压差不为零,从而使得三个像素电极两两之间的电压差均不为零,进而能够获得更好的低色偏效果。在其他实施方式中,也可以通过控制第三开关的栅极电压的大小(即第二扫描线所输入的扫描信号的大小)来控制第三开关在导通时的电流通过能力,以使得第三开关在其导通的时间内控制第二像素电极和第三像素电极之间的电压差不为零。
在上述各实施方式中,在2D显示模式下逐行对第一、第二扫描线进行扫描,参阅图5,本发明阵列基板另一实施方式中,也可以同时扫描对应不同像素单元的第一扫描线和第二扫描线。第一扫描线(图中仅示出3条,包括第一扫描线51_1、51_2、51_3)和第二扫描线(图中仅示出3条,包括第二扫描线52_1、52_2、52_3)沿行方向延伸。在2D显示模式下,以相邻的第一行像素单元A1和第二行像素单元A2为例进行说明,在对第二行像素单元A2所对应的第一扫描线51_2扫描的同时,对与第二行像素单元A2相邻的上一行最近被扫描的第一行像素单元A1所对应的第二扫描线52_1进行扫描。
具体地,本实施方式的阵列基板还包括位于阵列基板***区域的开关单元55和一条短路线56。开关单元55包括多个受控开关(包括受控开关T5_1、T5_2)。受控开关包括控制端、输入端和输出端。以第一行像素单元A1和第二行像素单元A2之间的受控开关T5_1进行说明,受控开关T5_1的输入端连接第二行像素单元A2对应的第一扫描线51_2,受控开关T5_1的输出端连接第一行像素单元A1对应的第二扫描线52_1,所有受控开关的控制端均与短路线56连接。其中,受控开关T5_1为薄膜晶体管,受控开关T5_1的控制端对应为薄膜晶体管的栅极,受控开关T5的输入端对应为薄膜晶体管的源极,受控开关T5_1的输出端对应为薄膜晶体管的漏极。
在2D显示模式下,短路线56输入高电平的控制信号以控制所有受控开关导通,然后逐行扫描第一扫描线。首先第一行像素单元A1对应的第一扫描线51_1输入扫描信号以控制第一行像素单元A1中的第一开关T1和第二开关T2导通,数据线53输入数据信号,以使得第一行像素单元A1中的第一像素电极M1和第二像素电极M2处于显示对应2D画面的图像的状态。第四开关T4在第一扫描线51_1输入扫描信号时导通,使得第二像素电极M2和电荷分享电容Ca电性连接,第二像素电极M2通过与电荷分享电容Ca之间的电荷分享而使得其电压第一次改变,从而使得第一像素电极M1和第二像素电极M2之间存在一定的电压差异,由此能够改善2D显示模式下大视角下的颜色差异,提高显示品质。
完成第一行像素单元A1对应的第一扫描线51_1的扫描之后,第二行像素单元A2所对应的第一扫描线51_2输入扫描信号以控制第二行像素单元A2中的第一开关T1、第二开关T2和第四开关T4导通,与此同时,由于受控开关T5_1为导通状态,第二行像素单元A2对应的第一扫描线51_2所输入的扫描信号通过受控开关T5_1输入至第一行像素单元A1所对应的第二扫描线52_1中,以控制第一行像素单元A1中的第三开关T3导通,从而使得第一行像素单元A1中的第二像素电极M2和第三像素电极M3电性连接,由此使得第一行像素单元A1中的第三像素电极M3处于显示对应2D画面的图像的状态,能够提高2D显示模式下的开口率,并且第一行像素单元A1中的第二像素电极M2通过与第三像素电极M3之间的电荷分享而使得其电压第二次改变,进而使得第一行像素单元A1中的第二像素电极M2和第三像素电极M3与第一像素电极之间的电压差异进一步增大,能够进一步提高低色偏效果,具体的原理可参考上述实施方式,此处不进行一一赘述。在完成第二行像素单元A2所对应的第一扫描线51_2的扫描后,对下一行像素单元A3所对应的第一扫描线51_3进行扫描,与此同时,通过受控开关T5_2使得第二行像素单元A2所对应的第二扫描线52_2也同时进行扫描。
在3D显示模式下,短路线56输入控制信号以控制所有受控开关处于断开状态,对第一扫描线51_1输入扫描信号以控制第一行像素单元A1中的第一开关T1和第二开关T2导通,数据线53输入数据信号,以使得第一行像素单元A1中的第一像素电极M1和第二像素电极M2处于显示对应3D画面的图像的状态。第四开关T4在第一扫描线51_1输入扫描信号时导通,使得第二像素电极M2的电压第一次改变,使得第一像素电极M1和第二像素电极M2的电压不相同,从而两者之间具有一定的电压差异,由此能够改善3D显示模式下大视角的颜色差异,提高显示品质。
完成第一行像素单元A1对应的第一扫描线51_1的扫描之后,对第二行像素单元A2对应的第一扫描线51_2输入扫描信号以控制第二行像素单元A2中的第一开关T1、第二开关T2和第四开关T4导通,而由于受控开关T5_1处于断开状态,因此第二行像素单元A2对应的第一扫描线51_2输入的扫描信号不会进入第一行像素单元A1中的第三开关T3,以控制第三开关T3处于断开状态,从而使得第一行像素单元A1中的第三像素电极M3保持处于显示对应黑画面的图像的状态,通过该处于显示黑画面的图像的状态的第三像素电极M3能够降低3D显示模式下的双眼信号串扰。完成第二行像素单元A2对应的第一扫描线51_2的扫描后,以相同方式对剩余的第一扫描线进行扫描,而在3D显示模式下开关单元55中的所有受控开关始终为断开状态,以使得第二扫描线为关闭状态。。
通过本实施方式的开关单元55和短路线55,仅需一个扫描驱动芯片对短路线56施加控制信号以控制开关单元55中的受控开关的导通或关闭,从而相应控制第三开关T3导通或断开,不仅能够实现2D显示模式下的低色偏和较高开口率,以及3D显示模式下的低色偏和低串扰,同时能够减少扫描驱动芯片的数量,降低成本。并且,在同一扫描时帧里同时对两条扫描线(如第一行像素单元A1对应的第二扫描线52_1和第二行像素单元A2对应的第一扫描线51_2)进行扫描,从而相应延长了每一条扫描线的扫描时间,有助于进行高更新频率的操作。
此外,在其他实施方式中,也可以不采用上述的开关单元55和短路线55实现对应不同行像素单元的第一扫描线和第二扫描线的同时扫描,而是使各条扫描线(包括第一扫描线和第二扫描线)相互独立,每条扫描线连接一个扫描驱动芯片以单独控制一条扫描线的扫描,由此在对一行像素单元对应的第一扫描线输入扫描信号时,同时也对上一行像素单元对应的第二扫描线输入扫描信号,采用这种方式同样能够实现同时对两条扫描线进行扫描。
参阅图6,本发明液晶显示面板的一实施方式中,液晶显示面板包括阵列基板601、彩色滤光基板602以及位于阵列基板601和彩色滤光基板602之间的液晶层603。其中,阵列基板601为上述各实施方式中的阵列基板。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种阵列基板,其特征在于,包括多条第一扫描线、多条第二扫描线、多条数据线、多个像素单元以及用于输入公共电压的公共电极,每个所述像素单元对应一条第一扫描线、一条第二扫描线以及一条数据线;
每个所述像素单元包括第一像素电极、第二像素电极、第三像素电极、第一开关、第二开关以及第三开关,每个所述像素单元还包括一控制电路,所述第一像素电极通过所述第一开关与对应本像素单元的所述第一扫描线和所述数据线连接,所述第二像素电极通过所述第二开关与对应本像素单元的所述第一扫描线和所述第一开关连接,所述第三像素电极通过所述第三开关与对应本像素单元的所述第二扫描线和所述第二像素电极连接,所述控制电路分别连接对应本像素单元的所述第一扫描线和所述第二像素电极,所述控制电路在所述第一扫描线输入扫描信号时作用于所述第二像素电极,以改变所述第二像素电极的电压,并控制所述第二像素电极和所述公共电极之间的电压差不为零;
在2D显示模式下,所述第一扫描线输入扫描信号以控制所述第一开关和第二开关导通,所述第一像素电极通过第一开关接收来自所述数据线的数据信号以处于显示对应2D画面的图像的状态,所述第二像素电极依次通过所述第一开关和第二开关接收来自所述数据线的数据信号以处于显示对应2D画面的图像的状态,所述控制电路作用于所述第二像素电极以使得所述第二像素电极的电压第一次改变,随后所述第一扫描线控制所述第一开关和第二开关断开,所述第二扫描线输入扫描信号以控制所述第三开关导通,以使得所述第二像素电极和所述第三像素电极电性连接,所述第三像素电极接收来自所述第二像素电极的数据信号以处于显示对应2D画面的图像的状态,使得第一次改变后的所述第二像素电极的电压通过所述第三像素电极进行第二次改变,进而使得所述第一像素电极、第二像素电极和第三像素电极中的至少两个之间的电压差不为零;
在3D显示模式下,所述第二扫描线控制所述第三开关断开,所述第一扫描线输入扫描信号以控制所述第一开关和第二开关导通,所述第一像素电极通过所述第一开关接收来自所述数据线的数据信号以处于显示对应3D画面的的状态,所述第二像素电极依次通过所述第一开关和第二开关接收来自所述数据线的数据信号以处于显示对应3D画面的图像的状态,所述控制电路作用于所述第二像素电极以改变所述第二像素电极的电压,以使得所述第一像素电极和第二像素电极之间的电压差不为零,所述第三像素电极在第三开关断开的作用下处于显示对应黑画面的图像的状态。
2.根据权利要求1所述的阵列基板,其特征在于,
所述控制电路包括第四开关和一电荷分享电容,所述第四开关包括控制端、第一端和第二端,所述第四开关的控制端连接对应本像素单元的所述第一扫描线,所述第四开关的第一端连接对应本像素单元的所述第二像素电极,所述第四开关的第二端连接所述电荷分享电容的的一端,所述电荷分享电容连接所述公共电极,在所述第一扫描线输入扫描信号时所述第四开关导通,以使得所述第二像素电极和所述电荷分享电容电性连接,所述第二像素电极的电压通过所述电荷分享电容第一次改变,所述第四开关在其导通的时间内控制所述第二像素电极和公共电极之间的电压差不为零。
3.根据权利要求2所述的阵列基板,其特征在于,
所述第四开关为一薄膜晶体管,所述第四开关的控制端对应为薄膜晶体管的栅极,所述第四开关的第一端对应为薄膜晶体管的源极,所述第四开关的第二端对应为薄膜晶体管的漏极,所述薄膜晶体管的宽长比小于第一设定值,以使得在其导通的时间内控制所述第二像素电极和公共电极之间的电压差不为零。
4.根据权利要求1所述的阵列基板,其特征在于,
多个所述像素单元分行排列,多条所述第一扫描线和第二扫描线也分行排列,在2D显示模式下,在对一行所述像素单元所对应的第一扫描线进行扫描的同时,对与所述一行像素单元相邻且最近被扫描的上一行像素单元所对应的第二扫描线进行扫描。
5.根据权利要求4所述的阵列基板,其特征在于,
所述阵列基板还包括位于阵列基板***区域的开关单元和短路线;
所述开关单元包括多个受控开关,所述受控开关包括控制端、输入端以及输出端,每个所述受控开关的输入端连接一行所述像素单元所对应的第一扫描线,输出端连接与所述一行像素单元相邻的上一行像素单元所对应的第二扫描线,所有所述受控开关的控制端与所述短路线连接;
在2D显示模式下,所述短路线输入控制信号以控制所有所述受控开关导通,在一行所述像素单元所对应的第一扫描线输入扫描信号时,所述扫描信号通过所述受控开关同时输入至与所述受控开关的输出端连接的第二扫描线中,以控制相应的第三开关导通,在3D显示模式下,所述短路线输入控制信号以控制所有所述受控开关断开,以控制所有所述第三开关断开。
6.根据权利要求1所述的阵列基板,其特征在于,
所述第三像素电极所在区域的面积小于所述第一像素电极和第二像素电极所在区域的面积。
7.根据权利要求1所述的阵列基板,其特征在于,
在所述第二扫描线输入扫描信号以控制所述第三开关导通时,所述第三开关在其导通的时间内控制所述第二像素电极和第三像素电极之间的电压差不为零,以使得所述第一像素电极、第二像素电极和第三像素电极两两之间的电压差均不为零。
8.根据权利要求7所述的阵列基板,其特征在于,
所述第三开关为薄膜晶体管,所述薄膜晶体管的栅极与所述第二扫描线连接,所述薄膜晶体管的源极与所述第二像素电极连接,所述薄膜晶体管的漏极与所述第三像素电极连接,所述薄膜晶体管的宽长比小于第二设定值,以使得在其导通的时间内控制所述第二像素电极和第三像素电极之间的电压差不为零。
9.一种液晶显示面板,其特征在于,包括阵列基板、彩色滤光基板以及位于所述阵列基板和所述彩色滤光基板之间的液晶层,所述阵列基板为权利要求1-8任一项所述的阵列基板。
CN201310306867.5A 2013-07-19 2013-07-19 一种阵列基板及液晶显示面板 Active CN103389604B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201310306867.5A CN103389604B (zh) 2013-07-19 2013-07-19 一种阵列基板及液晶显示面板
US14/232,270 US9218777B2 (en) 2013-07-19 2013-07-25 Array substrate and the liquid crystal panel
JP2016526397A JP6127212B2 (ja) 2013-07-19 2013-07-25 配列基板及び液晶表示パネル
KR1020167004366A KR101764549B1 (ko) 2013-07-19 2013-07-25 어레이 기판 및 액정 디스플레이 패널
RU2016105105A RU2621884C1 (ru) 2013-07-19 2013-07-25 Подложка матрицы и жидкокристаллическая панель
PCT/CN2013/080075 WO2015006995A1 (zh) 2013-07-19 2013-07-25 一种阵列基板及液晶显示面板
GB1522576.6A GB2529979B (en) 2013-07-19 2013-07-25 Array substrate and the liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310306867.5A CN103389604B (zh) 2013-07-19 2013-07-19 一种阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
CN103389604A CN103389604A (zh) 2013-11-13
CN103389604B true CN103389604B (zh) 2015-11-25

Family

ID=49533913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310306867.5A Active CN103389604B (zh) 2013-07-19 2013-07-19 一种阵列基板及液晶显示面板

Country Status (6)

Country Link
JP (1) JP6127212B2 (zh)
KR (1) KR101764549B1 (zh)
CN (1) CN103389604B (zh)
GB (1) GB2529979B (zh)
RU (1) RU2621884C1 (zh)
WO (1) WO2015006995A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399435B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103676383B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 兼容2d与3d显示模式的液晶显示面板及显示方法
CN105045009B (zh) * 2015-08-24 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105137685B (zh) * 2015-09-09 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US10078991B2 (en) 2016-07-19 2018-09-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal driving circuit having a main pixel and a subpixel and liquid crystal display device
CN105957494B (zh) * 2016-07-19 2019-05-24 武汉华星光电技术有限公司 液晶驱动电路及液晶显示装置
CN106249496B (zh) * 2016-08-31 2020-02-18 深圳市华星光电技术有限公司 像素单元、像素驱动电路及驱动方法
CN108074514B (zh) * 2016-11-17 2020-11-13 元太科技工业股份有限公司 像素结构与驱动方法
CN112327550B (zh) * 2020-09-29 2022-12-27 东莞材料基因高等理工研究院 像素结构、阵列基板
CN113219747B (zh) * 2021-04-23 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板、液晶显示面板及液晶显示器
CN116403538A (zh) * 2022-11-24 2023-07-07 惠科股份有限公司 像素开关控制电路、像素单元和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280082A (zh) * 2010-06-10 2011-12-14 卡西欧计算机株式会社 显示装置
CN102650781A (zh) * 2011-10-18 2012-08-29 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法
CN102707527A (zh) * 2012-06-13 2012-10-03 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5116903B2 (ja) * 2010-07-09 2013-01-09 シャープ株式会社 液晶表示装置
JP2012168228A (ja) * 2011-02-10 2012-09-06 Seiko Epson Corp 電気光学装置及び電子機器
TWI430255B (zh) * 2011-06-14 2014-03-11 Benq Materials Corp 像素電路及其驅動方法
KR101864448B1 (ko) 2011-07-06 2018-06-04 엘지디스플레이 주식회사 영상표시장치
KR101924621B1 (ko) * 2011-08-19 2018-12-03 엘지디스플레이 주식회사 영상표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280082A (zh) * 2010-06-10 2011-12-14 卡西欧计算机株式会社 显示装置
CN102650781A (zh) * 2011-10-18 2012-08-29 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法
CN102707527A (zh) * 2012-06-13 2012-10-03 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板

Also Published As

Publication number Publication date
GB2529979A (en) 2016-03-09
CN103389604A (zh) 2013-11-13
KR101764549B1 (ko) 2017-08-02
GB2529979B (en) 2020-04-15
JP2016525709A (ja) 2016-08-25
GB201522576D0 (en) 2016-02-03
JP6127212B2 (ja) 2017-05-10
WO2015006995A1 (zh) 2015-01-22
KR20160032243A (ko) 2016-03-23
RU2621884C1 (ru) 2017-06-07

Similar Documents

Publication Publication Date Title
CN103399435B (zh) 一种阵列基板及液晶显示面板
CN103389604B (zh) 一种阵列基板及液晶显示面板
CN103353698B (zh) 一种阵列基板及液晶显示面板
CN103399439B (zh) 一种阵列基板及液晶显示面板
CN103268043B (zh) 一种阵列基板及液晶显示装置
CN103472644B (zh) 一种阵列基板及液晶显示面板
CN102879966B (zh) 一种阵列基板及液晶显示装置
CN102879960B (zh) 一种阵列基板及液晶显示面板
US20150022510A1 (en) Array substrate and liquid crystal panel with the same
CN103257495B (zh) 一种阵列基板及液晶显示面板
US20160125825A1 (en) Display panel, and pixel structure and driving method thereof
CN102707527A (zh) 一种液晶显示面板及其阵列基板
US9082361B2 (en) Polarized three-dimensional display panel and pixel cell thereof
CN203350570U (zh) 一种阵列基板及液晶显示面板
CN103558692A (zh) 一种偏光式三维显示面板及其像素单元
US9082331B2 (en) Liquid crystal display panel and array substrate thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant