CN113130494A - 存储器件及其制造方法 - Google Patents

存储器件及其制造方法 Download PDF

Info

Publication number
CN113130494A
CN113130494A CN202010702786.7A CN202010702786A CN113130494A CN 113130494 A CN113130494 A CN 113130494A CN 202010702786 A CN202010702786 A CN 202010702786A CN 113130494 A CN113130494 A CN 113130494A
Authority
CN
China
Prior art keywords
active
forming
layer
vertically oriented
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010702786.7A
Other languages
English (en)
Inventor
崔康植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113130494A publication Critical patent/CN113130494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

存储器件包括：衬底；有源层，其与衬底间隔开并横向地取向；字线，其沿着有源层的一侧平行于有源层而横向地取向；有源主体，其通过贯穿有源层的方式竖直地取向；位线，其通过贯穿有源层的方式竖直地取向而与有源主体的一侧间隔开；以及电容器，其通过贯穿有源层的方式竖直地取向而与有源主体的另一侧间隔开。

Description

存储器件及其制造方法
相关申请的交叉引用
本申请要求于2019年12月30日提交的申请号为No.10-2019-0178427的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及一种半导体器件，并且更具体地，涉及一种半导体器件及其制造方法。
背景技术
近来，为了增加存储器件的净裸片，存储单元的尺寸持续减小。
随着存储单元尺寸得以小型化，寄生电容Cb减小并且电容增大。然而，由于存储单元的结构限制，难以增加净裸片。
发明内容
本发明的实施例涉及高度集成的存储单元、包括该集成的存储单元的存储器件以及制造该存储器件的方法。
根据本发明的一个实施例，一种存储器件包括：衬底；有源层，其与所述衬底间隔开并横向地取向；字线，其沿着所述有源层的一侧平行于所述有源层而横向地取向；有源主体(active body)，其通过贯穿所述有源层的方式竖直地取向；位线，其通过贯穿所述有源层的方式竖直地取向而与所述有源主体的一侧间隔开；和电容器，其通过贯穿所述有源层的方式竖直地取向而与所述有源主体的另一侧间隔开。
根据本发明的另一实施例，一种存储器件包括存储单元，它们布置在竖直方向上，其中，所述存储单元中每一个均包括：有源层，其包括第一源极/漏极区、第二源极/漏极区和沟道主体(channel body)，所述沟道主体在所述第一源极/漏极区域与所述第二源极/漏极区域之间横向地取向；字线，其平行于所述有源层的一侧而横向地取向；有源主体，其贯穿所述沟道主体；位线，其通过贯穿所述有源层的方式竖直地取向而与所述第一源极/漏极区耦接；和电容器，其通过贯穿所述有源层的方式竖直地取向而与所述第二源极/漏极区耦接。
根据本发明的又一实施例，一种用于制造存储器件的方法包括：形成多个有源层，它们布置在相对于衬底的竖直方向上；形成竖直取向的有源主体，其贯穿所述有源层而将所述有源层彼此互连；形成竖直取向的位线，其与所述有源主体的一侧间隔开并且贯穿所述有源层；形成竖直取向的电容器，其与所述有源主体的另一侧间隔开并且贯穿所述有源层；以及形成多个字线，它们与所述有源层中每一个的一侧相邻而横向地取向。
通过以下详细描述和附图，本发明的这些以及其他的特征和优点对于本发明领域的普通技术人员将变得显而易见。
附图说明
图1A是示意性地示出根据本发明实施例的存储器件的结构的立体图。
图1B是沿着图1的线A-A’截取的存储器件的平面图。
图1C是沿着图1B的线B-B’截取的存储器件的剖视图。
图2A和图2B是示出根据本发明的另一实施例的存储器件的剖视图。
图3A至图26B是示出根据本发明的实施例的制造存储器件的方法的剖视图。
图27A和图27B示出了台阶式字线结构。
图28至图30示出了根据本发明另一实施例的用于制造存储器件的方法。
图31至图33示出了根据本发明其他实施例的存储器件。
具体实施方式
下面将参考附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文阐述的实施例。而是提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部分。
附图不一定按比例绘制，并且在某些情况下，可能已经放大了比例，以便清楚地示出实施例的特征。当第一层被称为“在第二层上”或“在衬底上”时，不仅指第一层直接形成在第二层或衬底上的情况，而且还指在第一层与第二层或衬底之间存在第三层的情况。
根据本发明的一个实施例，一种存储器件可以包括：至少一个横向延伸的有源层(也可以称为横向有源层)；至少一个单字线WL；竖直的位线BL，其贯穿所述至少一个有源层；和竖直的电容器，其也贯穿所述至少一个有源层。所述至少一个单字线WL可以与所述至少一个横向有源层在距衬底的相同的距离(level)处。
图1A是示意性地示出根据本发明一个实施例的存储器件100M的结构的立体图。图1B是沿图1A的线A-A’截取的存储器件100M的平面图，以及图1C是沿图1B的线B-B’截取的存储器件100M的剖视图。
参考图1A至图1C，存储器件100M可以包括：衬底SS；有源层ACT，其横向地取向并与衬底SS间隔开；字线WL，其沿着有源层ACT的一侧平行于有源层ACT而横向地取向；有源主体ACB，其竖直地取向并贯穿有源层ACT；位线BL，其竖直地取向并贯穿有源层ACT而与有源主体ACB的一侧间隔开；以及电容器CAP，其竖直地取向并贯穿有源层ACT而与有源主体ACB的另一侧间隔开。
衬底SS可以提供在第一方向D1和第三方向D3上延伸的平面。存储单元阵列MCA可以在第二方向D2上竖直地定位于衬底SS上方。第二方向D2可以垂直于第一方向D1和第三方向D3。第二方向D2可以简单地称为竖直方向或竖直取向。存储单元阵列MCA可以包括竖直地布置在第二方向D2上的多个存储单元MC。存储单元阵列MCA可以位于衬底SS上方。存储单元MC可以位于衬底SS上方。例如，存储单元阵列MCA可以是或可以包括动态随机存取存储器(DRAM)存储单元阵列。
每个存储单元MC可以包括有源层ACT、字线WL、位线BL和电容器CAP。多个有源层ACT可以在第二方向D2上竖直地布置。有源层ACT可以在第二方向D2上竖直地重叠。每个有源层ACT可以具有板的形状，其横截面具有多个指状部。换言之，每个有源层ACT可以具有在第一方向D1上横向延伸的第一细长部分和在第三方向D3上从该细长部分延伸的多个指状部。所述指状部可以以规则的间隔彼此间隔开。所述指状部可以具有相同的形状和大小，但是，本发明不限于此。每个有源层ACT的第一指状部可以是有源层ACT的由有源主体ACB贯穿的部分。每个有源层ACT的第二指状部可以是有源层ACT的由位线BL贯穿的部分，并且每个有源层ACT的第三指状部可以是有源层ACT的由电容器CAP贯穿的部分。有源主体ACB、位线BL和电容器CAP可以沿中心穿过相应的第一、第二和第三指状部，使得每个指状部在它们的在第一方向D1和第三方向D3上的相应侧中的任何一侧上留下相等的部分。
每个有源层ACT可以包括第一源极/漏极区FSD、第二源极/漏极区SSD和沟道主体CHB，所述沟道主体CHB在第一方向D1上布置在第一源极/漏极区FSD与第二源极/漏极区SSD之间。第一源极/漏极区FSD、第二源极/漏极区SSD和沟道主体CHB可以位于相同的距离处。
横向取向的字线WL可以定位为平行于每个有源层ACT的一侧。有源主体ACB可以贯穿被布置在第二方向D2上的多个有源层ACT。有源主体ACB可以在第二方向D2上竖直地取向。有源主体ACB可以称为“有源柱(active pillar)”。当俯视时，有源主体ACB可以具有矩形的横截面。有源主体ACB可以在沿第二方向D2延伸时穿过每个有源层的沟道主体CHB。每个有源层ACT的沟道主体CHB可以围绕穿过它的有源主体ACB。因此，每个沟道主体CHB可以位于与对应的有源层ACT相同的距离处。多个沟道主体CHB可以在第二方向D2上竖直地重叠。字线WL可以在第二方向D2上竖直地重叠。例如，如图1A的实施例中所示，字线WL的端部可以形成台阶式结构，它们在第一方向上的长度沿第二方向从紧挨着衬底SS的底部字线朝向顶部字线逐步减小。
位线BL可以在第二方向D2上竖直地取向，并且可以贯穿每个有源层ACT。位线BL可以耦接到第一源极/漏极区FSD。当俯视时，位线BL也可以具有矩形的横截面。电容器CAP可以包括储存节点SN、电介质层DE和板节点(plate node)PN。储存节点SN可以形成在每个有源层ACT中以耦接到相应的第二源极/漏极区SSD。电介质层DE和板节点PN可以在第二方向D2上延伸并且贯穿有源层ACT。
存储器件100M还可以包括多个位线接触节点BLC(图1C所示)，它们被形成在每个有源层ACT中。每个接触节点BLC与相应的有源层ACT的第一源极/漏极区FSD和位线BL耦接。存储器件100M可以进一步包括：接触衬垫层CL，其竖直地取向(即，在第二方向D2延伸)从而在围绕位线BL的侧壁的同时在第二方向D2上贯穿位线接触节点BLC。位线接触节点BLC也可以围绕位线BL的底部。位线接触节点BLC可以不围绕位线BL的顶部。
位线BL、有源主体ACB和电容器CAP可以从衬底SS开始竖直地向上延伸。多个有源层ACT中的每一个可以与一个字线WL位于相同的距离处。有源层ACT可以平行于衬底SS的平面。
如图1B所示，栅极电介质层GD可以形成在沟道主体CHB的一侧与字线WL之间。具有在第一方向D1上延伸的大体上细长形状的每个字线WL还可以包括在第三方向D3上横向地延伸以与栅极电介质层GD直接接触的突起WLP。每个字线WL在第一方向D1上延伸的部分在本文中可以被称为字线WL的线部分WLL。每个字线WL的线部分WLL可以与对应的有源层ACT的第一源极/漏极区FSD和第二源极/漏极区SSD间隔开。
板节点PN和电介质层DE可以在第二方向D2上各自垂直于衬底SS取向，并且电介质层DE可以围绕板节点PN的侧壁。电介质层DE也可以围绕板节点PN的底部。多个储存节点SN可以在第二方向D2上垂直于衬底SS布置。储存节点SN可以形成在相应的有源层ACT中并且被成形为围绕电介质层DE和板节点PN。储存节点SN与字线WL可以在第二方向D3上位于相同的距离处。储存节点SN可以与电容器接触节点SNC接触。电容器接触节点SNC可以接触第二源极/漏极区SSD。电容器接触节点SNC可以围绕储存节点SN。储存节点SN与电容器接触节点SNC可以位于相同的距离处。从平面图看，储存节点SN可以具有矩形环状(见图1B)。
图2A和图2B是示出根据本发明的另一实施例的存储器件100的剖视图。
参考图2A和图2B，存储器件100可以包括***电路110、下部结构120和存储单元阵列130M，下部结构120与存储单元阵列130M依次形成在***电路110上方。
***电路110可以包括多个控制电路。***电路110中的至少一个控制电路可以包括N沟道晶体管、P沟道晶体管、CMOS电路或它们的组合。***电路110中的至少一个控制电路可以包括地址解码器电路、读取电路和写入电路等。***电路110中的至少一个控制电路可以包括平面沟道晶体管、凹陷沟道晶体管、掩埋栅型晶体管以及鳍式沟道晶体管(FinFET)等。
存储单元阵列130M可以包括DRAM存储单元阵列，并且***电路110可以包括感测放大器SA。感测放大器SA可以耦接到多级金属布线MLM。
下部结构120可以包括止蚀层121和下部层间电介质层ILD122。止蚀层121可以包括在用于形成随后的存储单元阵列130M的一系列蚀刻工艺中具有蚀刻选择性的材料。例如，止蚀层121可以包括多晶硅层。可以通过沉积多晶硅层并蚀刻该多晶硅层来形成止蚀层121。止蚀层121可以被形成为具有在下部结构120上方的、彼此间隔开的多个止蚀层岛状物的形状。保护层123可以形成在止蚀层121的表面上。
下部结构120可以提供在第一方向D1和第三方向D3上延伸的平面，并且存储单元阵列130M可以在第二方向D2上竖直地定位于下部结构120上方。第二方向D2可以垂直于第一方向D1和第三方向D3。存储单元阵列130M可以包括多个存储单元MC，所述多个存储单元MC竖直地布置在第二方向D2上。第一介电材料131可以被形成在存储单元MC之间以竖直地布置在第二方向D2上。第一介电材料131与存储单元MC可以被竖直地交替形成在第二方向D2上。围绕存储单元MC的第二介电材料132可以被形成在位于竖直方向上的第一介电材料131之间。在一个实施例中，第一介电材料131可以例如包括氧化硅，并且第二介电材料132可以例如包括氮化硅。
每个存储单元MC可以包括有源层151、字线173、位线184和电容器195。这些有源层151可以竖直地布置在第二方向D2上。每个有源层151可以包括第一源极/漏极区163、第二源极/漏极区164和沟道主体157，沟道主体157在第一源极/漏极区163与第二源极/漏极区164之间横向地取向在方向D1上。第一源极/漏极区163、第二源极/漏极区164和沟道主体157可以位于相同的距离处。字线173可以被定位为平行于每个有源层151的一侧而横向地取向。有源主体156可以被形成为贯穿有源层151。有源主体156可以在第二方向D2上贯穿沟道主体157。位线184可以在第二方向D2上竖直地取向，并且可以贯穿有源层151以耦接到第一源极/漏极区163。电容器195可以包括储存节点192、电介质层193和和板节点194。储存节点192可以被形成在有源层151中以耦接到第二源极/漏极区164。电介质层193和板节点194可以贯穿有源层151。
存储器件100M可以进一步包括位线接触节点183，其被形成在有源层151中并被耦接到第一源极/漏极区163和位线184。存储器件100还可以包括接触衬垫层182，其在围绕位线184的侧壁的同时在第二方向D2上竖直地取向以贯穿位线接触节点183。
有源层151的侧面可以被保护层134覆盖。可以切割保护层134的一部分，并且有源层151的一侧可以被经切割的保护层134局部暴露。这里，被暴露侧可以是第一源极/漏极区163、第二源极/漏极区164和沟道主体157的一部分。
栅极电介质层172可以形成在沟道主体157的一侧与字线173之间。隔离电介质层165可以形成在第一源极/漏极区163和第二源极/漏极区164与字线173之间。字线173可以接触狭缝(slit)电介质层174。如稍后将描述的，可以通过狭缝电介质层174将多个字线173彼此隔离。
板节点194和电介质层193可以在第二方向D2上相对于下部结构120竖直地取向，并且电介质层193可以围绕板节点194的侧壁。多个储存节点192可以在第二方向D2上相对于下部结构120竖直地布置。储存节点192可以被形成在有源层151中。储存节点192可以被成形为围绕电介质层193和板节点194。储存节点192与字线173可以沿第二方向D2上位于距***电路110相同的距离处。储存节点192可以与电容器接触节点192C接触。电容器接触节点192C可以接触第二源极/漏极区域164。电容器接触节点192C可以围绕储存节点192。储存节点192和电容器接触节点192C可以位于相同的距离处。储存节点192可以具有横向的环形形状。
位线接触节点183可以耦接到第一源极/漏极区163，并且储存节点192可以耦接到第二源极/漏极区164。位线接触节点183、储存节点192和沟道主体157可以横向地布置在第一方向D1上。
每个有源层151可以在第一方向D1上横向地取向。字线173可以在第一方向D1上横向地取向。有源层151可以在第二方向D2上竖直地层叠。字线173可以在第二方向D2上竖直地层叠。有源层151与字线173可以彼此平行。有源层151与字线173可以位于相同的横向距离处。字线173的端部可以在第二方向D2上具有台阶形状。换言之，在第二方向D2上层叠的字线173可以具有不同的长度。位线184和电容器195可以在第二方向D2上竖直地取向。位线接触节点183可以从第一源极/漏极区163开始在第三方向D3上延伸。储存节点192可以从第二源极/漏极区164开始在第三方向D3上延伸。
图3A至图26B是示出根据本发明实施例的制造存储器件的方法的剖视图。图3A至图26A是平面图，并且图3B至图26B是剖视图。
图3B是沿图3A的线A-A’截取的剖视图。
参考图3A和图3B，下部结构120与上部结构130可以被依次形成在***电路110上方。
***电路110可以由适合于半导体加工的材料制成。***电路110可以包括导电材料、介电材料和半导体材料中的至少一种。可以在***电路110中形成各种材料。***电路110可以包括半导体衬底，并且半导体衬底可以由包含硅的材料形成。例如，***电路110可以包括硅、单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂的硅、它们的组合或它们的多层。***电路110可以包括其他半导体材料，比如锗。***电路110可以包括III/V族半导体衬底，比如化合物半导体衬底，例如，GaAs。***电路110可以包括绝缘体上硅(SOI)衬底。
根据本发明的另一实施例，***电路110可以包括半导体衬底以及形成在所述半导体衬底上的多个集成电路。例如，***电路110可以包括多个控制电路。***电路110的控制电路可以包括下述至少一种：N沟道晶体管、P沟道晶体管、CMOS电路、地址解码器电路、读取电路、写入电路、平面沟道晶体管、凹陷沟道型晶体管、掩埋栅型晶体管以及鳍式沟道晶体管(FinFET)等。在一个实施例中，***电路110中的至少一个控制电路可以包括N沟道晶体管、P沟道晶体管、CMOS电路或它们的组合，***电路110中的至少一个控制电路可以包括地址解码器电路、读取电路和写入电路等，以及***电路110中的至少一个控制电路可以包括平面沟道晶体管、凹陷沟道型晶体管、掩埋栅型晶体管和鳍式沟道晶体管(FinFET)等。
尽管未示出，但是***电路110可以包括感测放大器SA，并且感测放大器SA可以耦接到多级金属布线(MLM)。
下部结构120可以包括止蚀层121和下部层间电介质层122。止蚀层121可以包括在随后的上部结构130的蚀刻工艺过程中具有蚀刻选择性的材料。例如，止蚀层121可以包括多晶硅层。止蚀层121可以通过沉积多晶硅层并蚀刻所述多晶硅层以形成多个止蚀层岛状物(即，间隔开的区域)来形成，所述多个止蚀层岛状物被彼此间隔开地形成在***电路110上方。
在***电路110上方形成具有多个岛状物的止蚀层121之后，可以形成下部层间电介质层122以填充止蚀层121的岛状物之间的间隔。下部层间电介质层122可以通过在包括止蚀层121的***电路110上沉积介电材料然后执行平坦化来形成。
下部层间电介质层122可以包括例如氧化物。
上部结构130可以包括第一材料层131和第二材料层132。上部结构130可以包括多个第一材料层131和多个第二材料层132。上部结构130可以是交替叠层，其中第一材料层131与第二材料层132交替地层叠。第一材料层131与第二材料层132可以是不同的材料。第一材料层131与第二材料层132可以具有不同的蚀刻选择性。
在一个实施例中，第一材料层131可以包括氧化硅，并且第二材料层132可以包括氮化硅。第一材料层131与第二材料层132的叠层可以被称为“氧化物-氮化物(ON)叠层”，并且上部结构130可以包括至少一个ON叠层。ON叠层的数量可以被设置为对应于存储单元的数量。
第一材料层131可以分别位于上部结构130的最下部分和最上部分。最下面的第一材料层131和最上面的第一材料层131可以比其余的第一材料层131厚。除了最下面的第一材料层131和最上面的第一材料层131之外，第一材料层131和第二材料层132可以具有相同的厚度。
在下文中，在平面图中，将省略在***电路110与上部结构130之间的下部结构120的附图标记。
图4B是沿图4A的线A-A’截取的剖视图。参考图4A和图4B，可以利用第一掩模M1来蚀刻上部结构130的一部分(即，第一区域)。可以执行所述上部结构130的第一区域的蚀刻工艺直到在止蚀层121处结束。结果，可以形成贯穿上部结构130的多个单元开口140。可以对上部结构130的第一区域进行干法蚀刻以形成单元开口140。
第一掩模M1可以是在蚀刻上部结构130的工艺期间的蚀刻阻挡层。第一掩模M1可以包括光致抗蚀剂图案。根据本发明的另一实施例，第一掩模M1可以包括硬掩模材料。第一掩模M1可以包括非晶碳或多晶硅。
为了防止单元开口140不开口，蚀刻单元开口140的工艺可以包括过蚀刻。结果，单元开口140的底部可以部分地延伸到止蚀层121的岛状物中。换言之，可以在止蚀层121的每个岛状物的表面上形成凹面。
单元开口140是竖直的开口，其从下部结构120开始竖直地取向，并且可以竖直延伸到止蚀层121的上表面并穿过上部结构130。单元开口140的侧壁可以具有竖直的轮廓。单元开口140可以指这样的区域：其中要形成多个存储单元的一部分。
从顶视图的角度看，单元开口140可以包括多个指状部。单元开口140可以是手指形的开口。例如，单元开口140可以包括第一指状部141、第二指状部142和第三指状部143。在下文中，第一指状部141可以被称为第一单元开口141，第二指状部142可以被称为第二单元开口142，第三指状部143可以被称为第三单元开口143。
如图4A所示，第一单元开口141、第二单元开口142和第三单元开口143可以彼此耦接。第一单元开口141可以提供其中要形成有源主体的空间，第二单元开口142可以提供其中要形成位线的空间，并且第三单元开口143可以限定其中要形成电容器的空间。第一单元开口141可以被称为“有源主体开口”，第二单元开口142可以被称为“位线开口”。第三单元开口143可以被称为“电容器开口”。
从顶视图的角度看，第一单元开口141可以位于中央，第二单元开口142可以位于第一单元开口141的一侧(或左侧)，并且第三单元开口143可以位于第一单元开口141的另一侧(或右侧)。第三单元开口143的开口面积可以大于第一单元开口141和第二单元开口142。由于将第三单元开口143做得较大，因此随后形成的电容器的尺寸可以增大。结果，可以充分确保电容。
如上所述，单元开口140的横截面可以具有多指状部的形状。第一单元开口141、第二单元开口142和第三单元开口143可以被并排地布置成多指状部的形状。从顶视图看，单元开口140可以具有在第一方向D1上延伸的细长部分，三个指状部141、142和143从该细长部分在第三方向D3上横向地突出。
可以通过以下一系列工艺将第二材料层132替换为有源层151。有源层151的一部分可以被替换为沟道主体157、位线接触节点183和储存节点192。
图5B是沿图5A的线A-A’截取的剖视图。参考图5A和图5B，可以通过氧化止蚀层121的所述凹陷表面来形成保护层123。可以通过将止蚀层121的所述凹陷表面暴露于热氧化工艺来形成保护层123。例如，当止蚀层121包括多晶硅时，保护层123可以由氧化硅形成。保护层123可以在后续工艺中保护止蚀层121。而且，保护层123可以使随后的位线和电容器与止蚀层121电绝缘。
保护层123可以不填充单元开口140的底部，即，止蚀层121的所述凹陷表面。保护层123可以共形地形成在止蚀层121的所述凹陷表面上。
图6B是沿图6A的线A-A’截取的剖视图。参考图6A和图6B，通过单元开口140，可以选择性地使上部结构130的一部分凹陷。例如，可以选择性地使上部结构130的第二材料层132横向地凹陷。可以通过使第二材料层132横向地凹陷(例如，蚀刻)而在上部结构130中形成多个横向凹陷133。横向凹陷133可以形成在竖直地层叠的第一材料层131之间。可以通过湿法蚀刻或干法蚀刻来执行第二材料层132的横向凹陷。例如，当第二材料层132包括氮化硅时，可以通过氮化硅的湿法蚀刻来形成横向凹陷133。
横向凹陷133可以从第一至第三单元开口141、142和143的侧面起横向地延伸到上部结构130中。结果，横向凹陷133可以各自从第一单元开口141、第二单元开口142和第三单元开口143的侧面开始延伸。
图7B是沿图7A的线A-A’截取的剖视图。参考图7A和图7B，第二材料层132的侧面可以被选择性地氧化。结果，横向凹陷133的侧壁可以被选择性氧化物(selective oxides)134覆盖。例如，当第二材料层132包括氮化硅时，选择性氧化物134可以包括氮氧化硅。
随后，可以沉积有源材料150。有源材料150可以填充横向凹陷133。有源材料150可以覆盖第一至第三单元开口141、142和143的侧壁，而可以不填充第一至第三单元开口141、142和143。换言之，有源材料150可以在填充横向凹陷133的同时共形地覆盖第一至第三单元开口141、142和143的侧壁。每个选择性氧化物134可以位于有源材料150与第二材料层132之间。有源材料150可以包括半导体材料。有源材料150可以包括多晶硅。有源材料150可以包括P型多晶硅或未掺杂的多晶硅。可以调整有源材料150的厚度以无间隙地填充横向凹陷133。
图8B是沿图8A的线A-A’截取的剖视图。参考图8A和图8B，可以执行有源隔离工艺。例如，有源材料150可以选择性地被蚀刻以分别在横向凹陷133中形成有源层151。分别形成在横向凹陷133中的有源层151可以在竖直方向上彼此隔离。有源层151的侧壁可以分别被选择性氧化物134覆盖。选择性氧化物134可以分别位于有源层151与第二材料层132之间。
从顶视图的角度看，有源层151可以具有封闭的环形。因此，第一单元开口141、第二单元开口142和第三单元开口143可以被形成为贯穿竖直地层叠的有源层151。有源层151可以包括多个指状部。每个指状部可以被位于其中的第一单元开口141至第三单元开口143贯穿。
图9B是沿图9A的线A-A’截取的剖视图。参考图9A和图9B，可以形成牺牲衬垫层152以保护有源层151。牺牲衬垫层152可以包括介电材料。例如，牺牲衬垫层152可以由氮化硅或氧化硅形成。
可以在牺牲衬垫层152上形成牺牲材料153。牺牲材料153可以填充在牺牲衬垫层152上的第一至第三单元开口141、142和143。牺牲材料153可以包含基于金属的材料。牺牲材料153可以包括金属和金属氮化物。牺牲材料153可以包括钨。牺牲材料153可以被平坦化从而仅保留在第一至第三单元开口141、142和143的内部。
可以在牺牲材料153上方形成上部层间电介质层(ILD)154。上部层间电介质层154可以包括氧化硅。
如上所述，可以在上部结构130中形成多个有源层151。有源层151与第一材料层131可以在竖直方向上交替地层叠。有源层151的侧面可以分别被第二材料层132围绕。上部结构130可以被称为模制结构(mold structure)，并且该模制结构可以包括：交替叠层，其中有源层151与第一材料层131在竖直方向上交替地层叠。
图10B是沿图10A的线A-A’截取的剖视图。参考图10A和图10B，可以再次暴露出第一单元开口141。为此，可以选择性地去除所述填充第一单元开口141的牺牲衬垫层152和牺牲材料153。例如，通过利用第二掩模M2，可以蚀刻上部层间电介质层154的一部分以暴露出与第一单元开口141相对应的部分，然后可以蚀刻所述填充第一单元开口141的牺牲衬垫层152和牺牲材料153。
如上所述，暴露出的第一单元开口141可以简称为“有源主体开口155”。可以通过有源主体开口155暴露出每个有源层151的一部分。
有源主体开口155可以相对于下部结构120垂直地取向。
图11B是沿图11A的线A-A’截取的剖视图。参考图11A和图11B，在去除第二掩模M2之后，可以用有源主体156填充有源主体开口155。有源主体156可以包括P型多晶硅。有源主体156可以通过沉积P型多晶硅以填充有源主体开口155并执行平坦化来形成。在P型多晶硅的平坦化期间，可以将牺牲材料153和牺牲衬垫层152的一部分平坦化。
有源主体156可以将定位在竖直方向上的有源层151互连。可以将主体偏压施加到有源主体156。有源主体156可为柱形。有源主体156可以贯穿在竖直方向上层叠的有源层151。
图12B是沿图12A的线A-A’截取的剖视图。参考图12A和图12B，当有源层151包括未掺杂的多晶硅时，可以随后执行热处理工艺以使P型杂质从有源主体156扩散。因此，有源层151的与有源主体156接触的部分可以掺杂有P型杂质。有源层151的掺杂有P型杂质的部分可以是沟道主体157。沟道主体157可以在竖直方向上层叠。在一个层级(level)处，沟道主体157与有源层151可以位于相同的距离处。
从顶视图的角度看，沟道主体157可以具有围绕有源主体156的环绕的形状。有源主体156可以被成形为贯穿在竖直方向上层叠的沟道主体157。
图13B是沿图13A的线C-C’线截取的剖视图，并且图13C是沿图13A的线D-D’截取的剖视图。
参考图13A至图13C，可以在与有源层151间隔开的位置处形成隔离开口161。例如，在上部结构130上方形成第三掩模(未示出)之后，利用第三掩模，可以蚀刻上部结构130的第二区域(在此，其为未形成有第一至第三单元开口141、142和143的部分)。结果，当上部层间电介质层154、多个第一材料层131和多个第二材料层132得以蚀刻时，可以形成一对彼此隔离的隔离开口161。当隔离开口161被形成为与有源层151横向地间隔开时，可以选择性地使第二材料层132从隔离开口161的侧壁凹陷，从而暴露出有源层151的一侧。根据本发明的另一实施例，用于形成隔离开口161的蚀刻工艺可以这样执行：使得隔离开口161的侧壁暴露出有源层151的一侧。隔离开口161可以在存储单元的层叠方向上竖直地取向。
随后，可以执行杂质掺杂工艺162。可以通过隔离开口161将杂质掺杂到有源层151的暴露部分上。结果，可以形成第一源极/漏极区163和第二源极/漏极区164。杂质掺杂工艺162可以包括N型杂质掺杂工艺。第一源极/漏极区163和第二源极/漏极区164可以是N型源极/漏极区。
第一源极/漏极区163可以是随后要与位线耦接的部分，并且第二源极/漏极区164可以是随后要与电容器耦接的部分。
杂质掺杂工艺162可以通过倾斜离子注入(tilt implantation)来执行。根据本发明的另一实施例，可以通过等离子体掺杂工艺来执行杂质掺杂工艺162。
第一源极/漏极区163与第二源极/漏极区164可以被它们之间的沟道主体157彼此横向地间隔开。因此，横向沟道可以被限定在第一源极/漏极区163与第二源极/漏极区164之间的沟道主体157中。
图14B是沿图14A的线C-C’截取的剖视图，并且图14C是沿图14A的线D-D’截取的剖视图。
参考图14A至图14C，可以用隔离电介质层165填充隔离开口161。隔离电介质层165可以包括氧化硅。隔离电介质层165可以相对于下部结构120垂直地取向。隔离电介质层165可以被称为结合隔离层。隔离电介质层165可以面对第一源极/漏极区163和第二源极/漏极区164。隔离电介质层165可以在存储单元的层叠方向上竖直地取向。
图15B是沿图15A的线C-C’截取的剖视图，并且图15C是沿图15A的线D-D’截取的剖视图。图15D是沿图15A的线B-B’截取的剖视图。参考图15A至图15D，可以形成狭缝166。狭缝166可以形成在隔离电介质层165周围。隔离电介质层165可以位于有源层151与狭缝166之间。狭缝166可以与有源层151横向地间隔开。
狭缝166可以通过蚀刻上部结构130的第三区域来形成。例如，可以通过对上部层间电介质层154、第一材料层131和第二材料层132的交替叠层进行蚀刻将狭缝166形成在上部结构130的第三区域中。狭缝166的底部可以位于下部结构120的顶表面上。
图16B是沿图16A的线C-C’截取的剖视图，图16C是沿图16A的线D-D’截取的剖视图，并且图16D是沿图16A的线B-B’截取的剖视图。
参考图16A至图16D，可以通过狭缝166选择性地剥离第二材料层132。结果，可以选择性地在位于横向方向上的横向隔离电介质层165之间去除第二材料层132。而且，可以选择性地在狭缝166与隔离电介质层165之间去除第二材料层132。
如上所述，通过第二材料层132的选择性去除工艺，可以以自对准的方式在所述在竖直方向上层叠的第一材料层131之间形成横向栅极凹陷171。
横向栅极凹陷171可以暴露出保护层134的一部分。在剥离第二材料层132之后，可以去除所述保护层134的一部分以暴露出沟道主体157。
图17B是沿图17A的线C-C’截取的剖视图，以及图17C是沿图17A的线D-D’截取的剖视图。图17D是沿图17A的线B-B’截取的剖视图。
参考图17A至图17D，可以形成栅极电介质层172。可以通过选择性地对由横向栅极凹陷171暴露出的沟道主体157的表面进行氧化来形成栅极电介质层172。
可以在栅极电介质层172上方形成字线173以填充横向栅极凹陷171。字线173可以由基于金属的材料形成。字线173可以通过层叠氮化钛与钨而形成。例如，在横向栅极凹陷171上共形地形成氮化钛之后，可以用钨间隙填充横向栅极凹陷171。随后，可以回蚀氮化钛和钨以形成在竖直方向上被隔离的字线173。这可以被称为字线隔离工艺，并且字线173的边缘可以位于横向栅极凹陷171内部。即，可以利用在第一材料层之间131之间的底切来形成字线173的边缘。根据本发明的另一实施例，字线173可以包括掺杂有杂质的多晶硅。
如上所述，多个字线173可以在竖直方向上层叠。第一材料层131可以位于在竖直方向上层叠的字线173之间。多个第一材料层131与多个字线173可以在垂直于下部结构120的方向上交替地层叠。字线173和有源层151可以位于相同的距离处。
图18B是沿图18A的线C-C’截取的剖视图，以及图18C是沿图18A的线D-D’截取的剖视图。图18D是沿图18A的线B-B’截取的剖视图。
参考图18A至图18D，在形成字线173之后，可以用狭缝电介质层174来填充狭缝166。例如，狭缝电介质层174可以包括氧化物，例如，氧化硅。
图19B是沿图19A的线A-A’截取的剖视图。参考图19A和图19B，可以在狭缝电介质层174和上部结构130上方形成顶部层间电介质层180。例如，顶部层间电介质层180可以包括氧化硅。
随后，可以将填充第二单元开口142的牺牲材料153和牺牲保护层152去除以形成位线开口181。例如，在对与第二单元开口142相对应的部分的顶部层间电介质层180进行蚀刻之后，可以对填充第二单元开口142的牺牲材料153和牺牲保护层152进行蚀刻。
保护层123可以暴露在位线开口181的底部上。位线开口181可以相对于下部结构120垂直地取向。位线开口181可以具有竖直地贯穿有源层151的形状。
图20B是沿图20A的线A-A’截取的剖视图。参考图20A和图20B，可以形成第一接触衬垫层182，其覆盖位线开口181。第一接触衬垫层182可以包含杂质。例如，第一接触衬垫层182可以包括N型多晶硅。
图21B是沿图21A的线A-A’截取的剖视图。参考图21A和图21B，可以执行热处理以使N型杂质从第一接触衬垫层182扩散。结果，在有源层151的与第一接触衬垫层182接触的部分中可以掺杂有N型杂质。第一接触衬垫层182和有源层151的掺杂有N型杂质的部分可以形成位线接触节点183。从顶视图的角度来看，位线接触节点183可以被成形为贯穿上部结构130并可以横向延伸以位于第一材料层131之间，同时覆盖位线开口181的侧壁。这样，位线接触节点183的一部分可以是有源层151的掺杂有N型杂质的一部分。
根据本发明的另一实施例，在热处理之后，可以去除第一接触衬垫层182。这样，位线接触节点183可以不覆盖位线开口181的侧壁，而可以仅位于第一材料层131之间。位线接触节点183可以位于与有源层151相同的距离处，并且也可以位于与字线173相同的距离处。
图22B是沿图22A的线A-A’截取的剖视图。参考图22A和图22B，可以在位线接触节点183上形成位线184以填充位线开口181。位线184可以通过形成位线导电材料以填充位线开口181并随后执行平坦化而形成。位线184可以包括基于金属的材料。位线184可以包括金属氮化物与金属的叠层。例如，位线184可以通过层叠氮化钛与钨而形成。根据本发明的另一实施例，可以在位线184与位线接触节点183之间进一步形成欧姆接触层(未示出)。例如，欧姆接触层可以包括金属硅化物。
如上所述，位线184可以相对于下部结构120垂直地取向。从顶视图的角度来看，位线184可以具有贯穿位线接触节点183的形状。位线接触节点183可以具有围绕位线184的形状。
图23B是沿图23A的线A-A’截取的剖视图。参考图23A和图23B，可以将填充第三单元开口143的牺牲材料153和牺牲保护层152去除以形成电容器开口190。例如，在对与第三单元开口143相对应的部分的顶部层间电介质层180和上部层间电介质层154进行蚀刻之后，可以对填充第二单元开口143的牺牲材料153和牺牲保护层152进行蚀刻。尽管未示出，但是可以在顶部层间电介质层180上方进一步形成附加的硬掩模层，并且通过利用附加的硬掩模层，可以去除牺牲材料153和牺牲保护层152。
保护层123可以暴露在电容器开口190的底表面上。电容器开口190可以相对于下部结构120垂直地取向。电容器开口190可以被成形为竖直地贯穿有源层151。
图24B是沿图24A的线A-A’截取的剖视图。参考图24A和图24B，可以形成第二接触衬垫层191以覆盖电容器开口190。第二接触衬垫层191可以包含杂质。例如，第二接触衬垫层191可以包括N型多晶硅。
图25B是沿图25A的线A-A’截取的剖视图。参考图25A和图25B，可以执行热处理以使N型杂质从第二接触衬垫层191扩散。结果，在有源层151的与第二接触衬垫层191接触的部分中可以掺杂有N型杂质。有源层151的掺杂有N型杂质的一部分可以是电容器的储存节点192。从顶视图的角度来看，储存节点192可以横向延伸以位于第一材料层131之间，同时覆盖电容器开口190的侧壁。这样，储存节点192可以是这样的部分：其中有源层151的一部分掺杂有N型杂质。储存节点192可以与插设于其间的第一材料层131在竖直方向上层叠。储存节点192可以与第一材料层131交替地层叠。
图26B是沿图26A的线A-A’截取的剖视图。参考图26A和图26B，在去除第二接触衬垫层191之后，可以在储存节点192上形成电介质层193和板节点194以填充电容器开口190。
电介质层193可以共形地覆盖电容器开口190，并且板节点194可以完全填充电介质层193之上的电容器开口190。
电介质层193和板节点194可以通过以下步骤来形成：在电容器开口190之上沉积介电材料和板节点层，然后将介电材料和板节点层平坦化以保留在电容器开口190中。
电介质层193可以包括单层材料、多层材料、层合材料(laminated material)、混合材料或它们组合。电介质层193可以包括高k材料。电介质层193可以具有比氧化硅(SiO2)高的介电常数。氧化硅可以具有约3.9的介电常数，并且电介质层193可以包括具有约4或更大的介电常数的材料。高k材料可以具有约20或更大的介电常数。高k材料可以包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)或它们的组合。可以通过原子层沉积(ALD)来形成电介质层193。
电介质层193可以由基于锆的氧化物而形成。电介质层193可以具有包括氧化锆(ZrO2)的叠层结构。包括氧化锆(ZrO2)的叠层结构可以包括ZA(ZrO2/Al2O3)或ZAZ(ZrO2/Al2O3/ZrO2)。ZA可以具有其中氧化铝(Al2O3)层叠在氧化锆(ZrO2)上的结构。ZAZ可以具有其中氧化锆(ZrO2)、氧化铝(Al2O3)和氧化锆(ZrO2)顺序地层叠的结构。ZrO2、ZA和ZAZ可以被称为基于氧化锆的层。根据本发明的另一实施例，电介质层193可以由基于铪的氧化物形成。电介质层193可以具有包括氧化铪(HfO2)的叠层结构。包括氧化铪(HfO2)的叠层结构可以包括HA(HfO2/Al2O3)或HAH(HfO2/Al2O3/HfO2)。HA可以具有其中氧化铝(Al2O3)层叠在氧化铪(HfO2)上的结构。
HAH可以具有其中氧化铪(HfO2)、氧化铝(Al2O3)和氧化铪(HfO2)顺序地层叠的结构。HfO2、HA和HAH可以被称为基于氧化铪的层。在ZA、ZAZ、HA和HAH中，氧化铝(Al2O3)可以具有比氧化锆(ZrO2)和氧化铪(HfO2)大的带隙。氧化铝(Al2O3)的介电常数可以低于氧化锆(ZrO2)和氧化铪(HfO2)。因此，电介质层193可以包括高k材料与带隙能量大于该高k材料的高带隙材料的叠层。除了氧化铝(Al2O3)之外，电介质层193还可以包括氧化硅(SiO2)作为另一种高带隙材料。电介质层193可以包括高带隙材料，从而可以抑制泄漏电流。高带隙材料可以非常薄。高带隙材料可以比高k材料薄。
根据本发明的另一实施例，电介质层193可以包括其中高k材料与高带隙材料交替地层叠的层合结构(laminated structure)。例如ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)、ZAZAZ(ZrO2/Al2O3/ZrO2/Al2O3/ZrO2)、HAHA(HfO2/Al2O3/HfO2/Al2O3)或HAHAH(HfO2/Al2O3/HfO2/Al2O3)。在上述层合结构中，氧化铝(Al2O3)可以非常薄。
根据本发明的另一实施例，电介质层193可以包括具有四方晶相的氧化铪或者具有四方晶相的氧化锆。
根据本发明的另一实施例，电介质层193可以具有叠层结构，其包括具有四方晶相的氧化铪和具有四方晶相的氧化锆。
板节点194可以包括基于金属的材料。板节点194可以包括金属氮化物。板节点194可以包括金属、金属氮化物、金属碳化物、导电金属氮化物、导电金属氧化物或它们的组合。板节点194可以由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、碳氮化钛(TiCN)、碳氮化钽(TaCN)、钨(W)、氮化钨(WN)、钌(Ru)、铱(Ir)、氧化钌(RuO2)、氧化铱(IrO2)或它们的组合所形成。
作为上述一系列工艺的结果，可以形成电容器195，并且电容器195可以包括储存节点192、电介质层193和板节点194。电介质层193和板节点194可以相对于下部结构120垂直地取向，并且每个储存节点192可以围绕电介质层193和板节点194。储存节点192可以具有横向的环形形状。
图27A和图27B示出了用于形成台阶式字线结构的方法。所述台阶式字线结构可以是在字线的两个相对端上为台阶式的。
参考图27A，可以通过选择性地蚀刻上部结构130的第一材料层131和第二材料层132来形成台阶式结构ST。可以将用于形成台阶式结构ST的工艺称为减薄工艺(slimmingprocess)。台阶式结构ST可以与图13A至图13C所示的隔离开口161同时被形成。
参考图16A至图16D，可以选择性地去除第二材料层132以在第一材料层131之间形成栅极凹陷171。
随后，如图27B所示，栅极凹陷171可以被字线173填充。
如上所述，当在上部结构130中形成台阶式结构ST时，可以将字线173的至少一端形成在台阶式结构ST中。
图28至图30示出了根据本发明另一实施例的用于制造存储器件的方法。形成除电容器之外的其他构成元件的方法将参考图3A至图22B所示的方法。
首先，参考图23A和图23B，可以形成电容器开口190。
随后，如图28所示，可以选择性地去除有源层151的由电容器开口190所暴露的侧面，以形成储存节点凹陷191’。储存节点凹陷191’可以位于第一材料层131之间。
随后，可以在因储存节点凹陷191’而保留的有源层151中形成电容器接触节点192C。
例如，参考图24A至图25B，可以形成第二接触衬垫层191以覆盖电容器开口190。第二接触衬垫层191可以包含杂质。第二接触衬垫层191可以包括N型多晶硅。随后，可以通过执行热处理使N型杂质从第二接触衬垫层191扩散。结果，有源层151的与第二接触衬垫层191接触的部分可以掺杂有N型杂质。有源层151的掺杂有N型杂质的部分可以是电容器接触节点192C。从顶视图的角度来看，电容器接触节点192C可以横向延伸以位于第一材料层131之间，同时覆盖电容器开口190的侧壁。这样，电容器接触节点192C可以是这样的部分：其中有源层151的一部分掺杂有N型杂质。电容器接触节点192C可以分别部分地填充储存节点191’。根据本发明的另一实施例，可以在电容器接触节点192C上进一步形成金属硅化物。为了形成金属硅化物，可以执行钛/氮化钛的沉积工艺和退火工艺，并且可以去除未反应的钛/氮化钛。
参考图29，可以在储存节点凹陷191’中形成储存节点192’。在沉积导电材料以填充储存节点凹陷191’之后，可以选择性地蚀刻所述导电材料。例如，通过回蚀所述导电材料，储存节点192’可以被形成为在填充储存节点凹陷191’的同时被彼此隔离。储存节点192’可以包括金属、金属氮化物、金属碳化物、导电金属氮化物、导电金属氧化物或它们的组合。储存节点192’可以包括钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌(Ru)、铱(Ir)和氧化钌(RuO2)、氧化铱(IrO2)或它们的组合。储存节点192’可以具有横向的环形形状。
参考图30，可以在储存节点192’上形成电介质层193和板节点194，以填充电容器开口190。将参考图26A和图26B描述电介质层193和板节点194。电介质层193可以共形地覆盖电容器开口190，并且板节点194可以完全填充电介质层193之上的电容器开口190。电介质层193和板节点194可以通过以下步骤形成：在电容器开口190上方层叠介电材料和板节点层，然后对该介电材料和板节点层进行平坦化，使得该介电材料和板节点层可以保留在电容器开口190中。储存节点192’可以围绕电介质层193板节点194。电容器接触节点192C可以围绕储存节点192’。
图31是示出根据本发明另一实施例的存储器件的剖视图。图31的存储器件200可以类似于图1A的存储器器件100M。
参考图31，存储器件200可以包括：衬底SS；有源层ACT，其与衬底SS间隔开并在第一方向D1上横向地取向；字线WL，其沿着有源层ACT的一侧平行于有源层ACT而横向地取向；有源主体ACB，其通过贯穿有源层ACT的方式在第二方向D2上竖直地取向；位线BL，其通过贯穿有源层ACT的方式在第二方向D2上竖直地取向，而与有源主体ACB的一侧间隔开；以及电容器CAP，其通过贯穿有源层ACT的方式在第二方向D2上竖直地取向，而与有源主体ACB的另一侧间隔开。
在图31的存储器件200中，存储单元阵列MCA可以位于衬底SS下方。衬底SS可以包括包含***电路的衬底结构，并且所述***电路可以包括至少一个用于控制存储单元阵列MCA的控制电路。位线BL、有源主体ACB和电容器CAP可以从衬底SS竖直地向下延伸。有源层ACT和字线WL可以位于相同的距离处并且可以平行于衬底SS的平面。
图32示出了根据本发明另一实施例的存储器件。图32的存储器件可以类似于图1A的存储器件100M。
参考图32，相邻的存储单元MCU和MCL可以关于在其间的字线WL在第三方向D3上彼此对称。
图33示出了根据本发明另一实施例的存储器件。图33的存储器件400可以类似于图1A的存储器器件100M。
参考图33，相邻的存储单元MC1、MC2和MC3可以共享一个字线WL。字线WL可以沿着第一方向D1延伸。
根据本发明的实施例，通过在竖直方向上将存储单元层叠为三维结构，可以提高单元密度并降低寄生电容。
根据本发明的实施例，还可以通过使存储单元相对于***电路部分在竖直方向上层叠以在有限的区域中实现高度集成的存储器件。
尽管已经针对特定实施例描述了本发明，但是对于本领域技术人员而言显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (35)

1.一种存储器件，包括：
衬底；
有源层，其与所述衬底间隔开并横向地取向；
字线，其沿着所述有源层的一侧平行于所述有源层而横向地取向；
有源主体，其通过贯穿所述有源层的方式竖直地取向；
位线，其通过贯穿所述有源层的方式竖直地取向而与所述有源主体的一侧间隔开；和
电容器，其通过贯穿所述有源层的方式竖直地取向而与所述有源主体的另一侧间隔开。
2.根据权利要求1所述的存储器件，其中，所述有源层与所述字线位于距所述衬底的相同的距离处。
3.根据权利要求1所述的存储器件，其中，所述有源层包括：
第一源极/漏极区，其耦接到所述位线；
第二源极/漏极区，其耦接到所述电容器；和
沟道主体，其耦接到所述有源主体并且在所述第一源极/漏极区与所述第二源极/漏极区之间横向地取向。
4.根据权利要求3所述的存储器件，其中，所述沟道主体具有围绕所述有源主体的形状。
5.根据权利要求1所述的存储器件，其中，所述电容器包括：
储存节点，其平行于所述衬底而横向地取向；
电介质层，其在所述储存节点之上；和
板节点，其在所述电介质层之上；
其中，所述电介质层和所述板节点通过贯穿所述储存节点的方式竖直地取向。
6.根据权利要求5所述的存储器件，其中，所述储存节点与所述有源层位于相同的距离处。
7.根据权利要求1所述的存储器件，还包括：
位线接触节点，其形成在所述有源层中并围绕所述位线。
8.根据权利要求1所述的存储器件，其中，所述字线的至少一端具有台阶式部分。
9.一种存储器件，包括：
存储单元，它们布置在竖直方向上，
其中，所述存储单元中每一个均包括：
有源层，其包括第一源极/漏极区、第二源极/漏极区以及沟道主体，所述沟道主体在所述第一源极/漏极区与所述第二源极/漏极区之间横向地取向；
字线，其平行于所述有源层的一侧而横向地取向；
有源主体，其贯穿所述沟道主体；
位线，其通过贯穿所述有源层的方式竖直地取向而与所述第一源极/漏极区耦接；和
电容器，其通过贯穿所述有源层的方式竖直地取向而与所述第二源极/漏极区耦接。
10.根据权利要求9所述的存储器件，其中，所述字线平行于所述第一源极/漏极区、所述第二源极/漏极区和所述沟道主体。
11.根据权利要求9所述的存储器件，还包括：
栅极电介质层，其形成在所述沟道主体的一侧与所述字线之间。
12.根据权利要求9所述的存储器件，还包括：
隔离电介质层，其在所述第一源极/漏极区和所述第二源极/漏极区与所述字线之间，其中，所述隔离电介质层在所述存储单元的层叠方向上竖直地取向。
13.根据权利要求9所述的存储器件，还包括：
位线接触节点，其形成在所述有源层中并与所述第一源极/漏极区和所述位线耦接，其中，所述位线接触节点围绕所述位线。
14.根据权利要求9所述的存储器件，其中，所述字线的至少一端具有台阶式部分。
15.根据权利要求9所述的存储器件，其中，所述电容器包括：
储存节点，其形成在所述有源层中并耦接到所述第二源极/漏极区；
电介质层，其在所述储存节点之上；和
板节点，其在所述电介质层之上。
16.根据权利要求15所述的存储器件，其中，所述储存节点与所述有源层位于相同的距离处。
17.根据权利要求15所述的存储器件，其中，所述电介质层和所述板节点竖直地取向而贯穿所述有源层。
18.根据权利要求9所述的存储器件，还包括：
介电材料，其位于所述存储单元之间。
19.根据权利要求9所述的存储器件，还包括：
***电路，其位于所述存储单元下方。
20.根据权利要求9所述的存储器件，还包括：
***电路，其位于所述存储单元上方。
21.一种用于制造存储器件的方法，包括：
形成多个有源层，它们布置在相对于衬底的竖直方向上；
形成竖直取向的有源主体，其贯穿所述有源层而将所述有源层彼此互连；
形成竖直取向的位线，其与所述有源主体的一侧间隔开并贯穿所述有源层；
形成竖直取向的电容器，其与所述有源主体的另一侧间隔开并贯穿所述有源层；以及
形成多个字线，它们与所述有源层中每一个的一侧相邻而横向地取向。
22.根据权利要求21所述的方法，其中，所述形成布置在相对于衬底的竖直方向上的多个有源层的步骤包括：
形成交替叠层，其中介电材料与牺牲材料交替地层叠；
形成竖直取向的单元开口，其贯穿所述交替叠层；
通过经由所述单元开口选择性地使所述牺牲材料凹入，形成从所述单元开口横向地延伸的凹陷；以及
形成所述有源层，它们分别填充所述凹陷。
23.根据权利要求21所述的方法，其中，所述有源层中每一个均包括多个指状部。
24.根据权利要求21所述的方法，其中，所述形成贯穿所述有源层而将所述有源层彼此互连的竖直取向的有源主体的步骤包括：
形成交替叠层，其中介电材料与牺牲材料交替地层叠；
将所述牺牲材料的一部分替换为所述有源主体；以及
形成贯穿所述沟道主体的竖直取向的有源主体。
25.根据权利要求24所述的方法，其中，所述形成贯穿所述有源层而将所述有源层彼此互连的竖直取向的有源主体的步骤包括：
形成交替叠层，其中介电材料与牺牲材料交替地层叠；
形成第一单元开口，其通过贯穿所述交替叠层的方式竖直地取向；
通过经由所述第一单元开口选择性地使所述牺牲材料凹入，形成从所述第一单元开口横向地延伸的凹陷；
用硅材料填充已去除所述牺牲材料的所述第一单元开口；
在填充所述硅材料之上的第一单元开口时，形成掺杂有杂质的所述有源主体；以及
使所述杂质从所述有源主体中扩散以形成所述沟道主体。
26.根据权利要求21所述的方法，其中，所述形成与所述有源主体的一侧间隔开并贯穿所述有源层的竖直取向的位线的步骤包括：
形成在所述衬底上方的交替叠层，其中介电材料与牺牲材料交替地层叠；
将所述牺牲材料的一部分替换为位线接触节点；以及
形成贯穿所述位线接触节点的导电材料，以形成所述竖直取向的位线。
27.根据权利要求26所述的方法，其中，所述形成与所述有源主体的一侧间隔开并贯穿所述有源层的竖直取向的位线的步骤包括：
形成在所述衬底上方的交替叠层，其中介电材料与牺牲材料交替地层叠；
形成第二单元开口，其通过贯穿所述交替叠层的方式竖直地取向；
通过经由所述第二单元开口选择性地使所述牺牲材料凹入，形成从所述单元开口横向地延伸的凹陷；
用所述位线接触节点填充已去除所述牺牲材料的所述第二单元开口；以及
形成竖直取向的位线，其填充所述位线接触节点上方的所述第二单元开口。
28.根据权利要求21所述的方法，其中，所述形成与所述有源主体的另一侧间隔开并贯穿所述有源层的竖直取向的电容器的步骤包括：
形成在所述衬底上方的交替叠层，其中介电材料与牺牲材料交替地层叠；
将所述牺牲材料的一部分替换为储存节点；以及
形成电介质层和板节点，二者竖直地取向以贯穿所述储存节点。
29.根据权利要求28所述的方法，其中，所述形成与所述有源主体的另一侧间隔开并贯穿所述有源层的竖直取向的电容器的步骤包括：
形成在所述衬底上方的交替叠层，其中介电材料与牺牲材料交替地层叠；
形成第三单元开口，其通过贯穿所述交替叠层的方式竖直地取向；
通过经由所述第三单元开口选择性地使所述牺牲材料凹陷，形成从所述第三单元开口横向地延伸的凹陷；
用电容器接触节点填充已去除所述牺牲材料的所述第三单元开口；以及
形成储存节点，其在所述电容器接触节点之上由所述电容器接触节点包围；以及
形成所述电介质层和所述板节点，其填充所述储存节点之上的所述第三单元开口。
30.根据权利要求21所述的方法，其中，在所述形成多个在相对于衬底的竖直方向上布置的有源层的步骤中，
所述有源层中每一个均包括第一单元开口、第二单元开口和第三单元开口，以及
所述第一单元开口、所述第二单元开口和所述第三单元开口相对于彼此竖直地取向。
31.根据权利要求30所述的方法，其中，用所述竖直取向的有源主体填充所述第一单元开口，并且
用所述竖直取向的位线填充所述第二单元开口，
用所述竖直取向的电容器填充所述第三单元。
32.根据权利要求21所述的方法，还包括：
在每个所述有源层中形成第一源极/漏极区；
在每个所述有源层中形成第二源极/漏极区，其与所述第一源极/漏极区横向地间隔开；以及
形成沟道主体，其在所述第一源极/漏极区与所述第二源极/漏极区之间横向地取向。
33.根据权利要求32所述的方法，其中，所述形成所述第一源极/漏极区和形成所述第二源极/漏极区的步骤包括：
形成开口，其暴露每个所述有源层的一侧；以及
经由所述开口在每个所述有源层的一侧上掺杂杂质。
34.根据权利要求32所述的方法，其中，所述形成在所述第一源极/漏极区与所述第二源极/漏极区之间横向地取向的沟道主体的步骤包括：
形成开口，其通过贯穿每个所述有源层的方式竖直地取向；
形成被掺杂有杂质的有源主体，其填充所述开口；以及
使所述杂质从所述已掺杂杂质的有源主体扩散以形成所述沟道主体。
35.根据权利要求21所述的方法，其中，所述形成与所述有源层中每一个的一侧相邻而横向地取向的多个字线的步骤，包括：
形成开口，其平行于所述有源层的一侧而竖直地取向；
形成栅极凹陷，其从所述开口横向地延伸；以及
用导电材料填充所述栅极凹陷以形成所述字线。
CN202010702786.7A 2019-12-30 2020-07-21 存储器件及其制造方法 Pending CN113130494A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0178427 2019-12-30
KR1020190178427A KR20210085417A (ko) 2019-12-30 2019-12-30 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN113130494A true CN113130494A (zh) 2021-07-16

Family

ID=76546560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010702786.7A Pending CN113130494A (zh) 2019-12-30 2020-07-21 存储器件及其制造方法

Country Status (4)

Country Link
US (3) US11329046B2 (zh)
KR (1) KR20210085417A (zh)
CN (1) CN113130494A (zh)
TW (1) TW202125771A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587949B1 (en) 2021-11-15 2023-02-21 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure
WO2023082457A1 (zh) * 2021-11-15 2023-05-19 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2023206812A1 (zh) * 2022-04-26 2023-11-02 长鑫存储技术有限公司 半导体结构及其制备方法、存储器
WO2023221469A1 (zh) * 2022-05-17 2023-11-23 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2023231196A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634614B1 (ko) * 2019-07-12 2024-02-08 에스케이하이닉스 주식회사 수직형 메모리 장치
KR20210085417A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 메모리 장치 및 그 제조 방법
KR20220043981A (ko) * 2020-09-28 2022-04-06 삼성전자주식회사 반도체 메모리 장치
KR20220156718A (ko) * 2021-05-18 2022-11-28 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US20230048842A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices and methods of manufacturing thereof
US20230081882A1 (en) * 2021-09-14 2023-03-16 Intel Corporation Stacked memory structure with dual-channel transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241380A1 (en) * 2006-04-13 2007-10-18 Elpida Memory, Inc. Semiconductor storage device
US20130009153A1 (en) * 2011-07-04 2013-01-10 Sang-Do Lee Semiconductor device with buried bit line and method for fabricating the same
CN105448924A (zh) * 2014-08-28 2016-03-30 旺宏电子股份有限公司 具低介电常数绝缘材料的三维存储器装置及其制造方法
CN108807282A (zh) * 2017-04-28 2018-11-13 长鑫存储技术有限公司 存储器的形成方法
CN110268523A (zh) * 2017-02-04 2019-09-20 三维单晶公司 3d半导体装置及结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071768A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 반도체 소자
EP3646379A4 (en) * 2017-06-29 2020-07-01 Micron Technology, Inc. STORAGE ARRANGEMENTS WITH VERTICAL ALTERNATING LAYERS OF INSULATING MATERIAL AND STORAGE CELLS AND METHOD FOR PRODUCING A STORAGE ARRANGEMENT WITH STORAGE CELLS THAT INDIVIDUALLY INCLUDE A TRANSISTOR AND A CAPACITOR
KR20210085417A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 메모리 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241380A1 (en) * 2006-04-13 2007-10-18 Elpida Memory, Inc. Semiconductor storage device
US20130009153A1 (en) * 2011-07-04 2013-01-10 Sang-Do Lee Semiconductor device with buried bit line and method for fabricating the same
CN105448924A (zh) * 2014-08-28 2016-03-30 旺宏电子股份有限公司 具低介电常数绝缘材料的三维存储器装置及其制造方法
CN110268523A (zh) * 2017-02-04 2019-09-20 三维单晶公司 3d半导体装置及结构
CN108807282A (zh) * 2017-04-28 2018-11-13 长鑫存储技术有限公司 存储器的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587949B1 (en) 2021-11-15 2023-02-21 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure
WO2023082457A1 (zh) * 2021-11-15 2023-05-19 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2023206812A1 (zh) * 2022-04-26 2023-11-02 长鑫存储技术有限公司 半导体结构及其制备方法、存储器
WO2023221469A1 (zh) * 2022-05-17 2023-11-23 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2023231196A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20220238527A1 (en) 2022-07-28
US11329046B2 (en) 2022-05-10
KR20210085417A (ko) 2021-07-08
TW202125771A (zh) 2021-07-01
US20210202488A1 (en) 2021-07-01
US11700725B2 (en) 2023-07-11
US20230309290A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US11700725B2 (en) Memory device and method for fabricating the same
US11903185B2 (en) Vertical memory device
US9530729B2 (en) Semiconductor devices including insulating extension patterns between adjacent landing pads and methods of fabricating the same
US20230025132A1 (en) Memory device and method for fabricating the same
US11832436B2 (en) Semiconductor memory device and method for fabricating the same
US11844206B2 (en) Semiconductor device and method for fabricating the same
KR102683677B1 (ko) 수직형 메모리 장치
US20230413518A1 (en) Semiconductor device and method for fabricating the same
US20240215216A1 (en) Semiconductor device and method for fabricating the same
US20240222503A1 (en) Semiconductor device and method for fabricating the same
US20240224495A1 (en) Semiconductor device and method for fabricating the same
KR20230120848A (ko) 반도체 장치 및 그 제조 방법
KR20240110676A (ko) 반도체 장치 및 그 제조 방법
JP2024095979A (ja) 半導体装置及びその製造方法
KR20240107706A (ko) 반도체 장치 및 그 제조 방법
JP2024095980A (ja) 半導体装置及びその製造方法
KR20240107727A (ko) 반도체 장치 및 그 제조 방법
KR20240045527A (ko) 반도체 장치 및 그 제조 방법
KR20230024569A (ko) 반도체 장치 및 그 제조 방법
CN117177559A (zh) 半导体装置及其制造方法
CN115954362A (zh) 半导体器件及其制造方法
CN117596867A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination