CN113113478B - 基于欧姆再生长的GaN基射频功率器件及其制备方法 - Google Patents
基于欧姆再生长的GaN基射频功率器件及其制备方法 Download PDFInfo
- Publication number
- CN113113478B CN113113478B CN202110225408.9A CN202110225408A CN113113478B CN 113113478 B CN113113478 B CN 113113478B CN 202110225408 A CN202110225408 A CN 202110225408A CN 113113478 B CN113113478 B CN 113113478B
- Authority
- CN
- China
- Prior art keywords
- gan
- ohmic
- layer
- regrowth
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000001312 dry etching Methods 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 41
- 238000009616 inductively coupled plasma Methods 0.000 claims description 35
- 229910002704 AlGaN Inorganic materials 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 14
- 239000007789 gas Substances 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910016569 AlF 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于欧姆再生长的GaN基射频功率器件及其制备方法，该方法包括：S1：在衬底上生长GaN基异质结；S2：采用干法刻蚀工艺对GaN基异质结的欧姆区域进行刻蚀，形成欧姆再生长区域以进行欧姆再生长；S3：在器件表面外延生长n+GaN层；S4：采用干法刻蚀工艺对n+GaN层进行自终止刻蚀，去除欧姆再生长区域之间的n+GaN层；S5：利用离子注入设备，在器件的两侧形成隔离区；S6：在n+GaN层上淀积金属，形成源极和漏极；S7：在器件表面形成钝化层；S8：采用干法刻蚀工艺对栅极区域的钝化层进行刻蚀，形成栅极凹槽，在栅极凹槽淀积金属形成栅极。本发明的制备方法，简化了欧姆再生长的制备工艺，同时延续了常规欧姆再生长技术的优势。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于欧姆再生长的GaN基射频功率器件及其制备方法。
背景技术
Ⅲ族氮化物半导体异质结，凭借其大的禁带宽度、高的二维电子气密度和电子饱和漂移速度，以及大的临界击穿电场，使其成为耐高温、抗辐照、高频大功率电子器件制备的首选材料，其电子器件类型主要包括高电子迁移率晶体管（HEMT）和肖特基势垒二极管（SBD），分别应用于射频功放和功率开关模块。其中，GaN基高频（微波、毫米波）大功率HEMT器件通常应用于卫星，雷达和基站等关键领域。
随着氮化物材料生长技术和器件工艺水平的提高，GaN基HEMT器件的射频功率特性不断提升，具体表现为更高的截止频率和工作频率、更大的输出功率，以及更高的功率附加效率。伴随着5G时代的来临以及6G的提出，要求GaN射频功率器件的工作频率进一步提升，以及在高工作频率下的输出功率和效率同时需要改进，减小器件寄生电阻是最根本的解决方案之一。具体方法包括减小器件接触电阻、异质结方块电阻和器件尺寸。对于GaN基HEMT器件制备，减小接触电阻的方法包括：优化常规快速热退火工艺；升级欧姆叠层金属；欧姆金属蒸发前，淀积Ge/Si掺杂剂，退火后形成欧姆区域n型掺杂；欧姆区域n型重掺杂，通过离子注入技术或欧姆再生长技术实现。以上方法中，欧姆再生长技术能够实现最低的欧姆接触电阻，同时无需退火或者低温退火可保证良好的欧姆形貌，有助于器件源漏间距的进一步缩小。
但是，常规欧姆再生长技术依赖于SiO2掩膜，其“薄膜淀积”，“薄膜图形化”与“湿法腐蚀”使得器件制备工序较为复杂。此外，“湿法腐蚀”对BOE腐蚀液的浓度、腐蚀温度和腐蚀时间有较高要求，直接导致常规欧姆再生长技术难度加大。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于欧姆再生长的GaN基射频功率器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种基于欧姆再生长的GaN基射频功率器件的制备方法，包括：
S1：在衬底上生长GaN基异质结；
S2：采用干法刻蚀工艺对所述GaN基异质结的欧姆区域进行刻蚀，刻蚀至所述GaN基异质结的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长；
S3：在器件表面外延生长n+ GaN层；
S4：采用干法刻蚀工艺对所述n+ GaN层进行自终止刻蚀，去除所述欧姆再生长区域之间的n+ GaN层；
S5：利用离子注入设备，在器件的两侧形成隔离区；
S6：在所述n+ GaN层上淀积金属，形成源极和漏极；
S7：在器件表面形成钝化层；
S8：采用干法刻蚀工艺对栅极区域的钝化层进行刻蚀，形成栅极凹槽，在所述栅极凹槽淀积金属形成栅极。
在本发明的一个实施例中，所述S1包括：利用MOCVD设备在所述衬底上自下而上依次层叠生长GaN缓冲层和势垒层，其中，
所述GaN缓冲层包括自下而上依次层叠设置的Fe或C掺杂GaN层以及非故意掺杂GaN层；
所述势垒层为AlN、ScAlN、InAlN或AlGaN中的一种，AlGaN的Al组分大于50% 。
在本发明的一个实施例中，所述S2包括：
S21：在所述势垒层上涂覆光刻胶，在器件顶面两侧曝光显影形成刻蚀区域；
S22：利用ICP刻蚀设备，采用干法刻蚀工艺对所述刻蚀区域进行刻蚀，刻蚀至所述GaN缓冲层与所述势垒层的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长，其中，刻蚀气体为BCl3和Cl2混合气体。
在本发明的一个实施例中，在所述S3中，所述n+ GaN层的掺杂浓度为5×1019 cm-3-5×1020 cm-3。
在本发明的一个实施例中，所述S4包括：
S41：在所述n+ GaN层上涂覆光刻胶，在所述欧姆再生长区域之间曝光显影形成自终止刻蚀区域；
S42：利用ICP刻蚀设备，采用干法刻蚀工艺将所述自终止刻蚀区域的n+ GaN层进行自终止刻蚀，去除所述欧姆再生长区域之间的n+ GaN层。
在本发明的一个实施例中，自终止刻蚀气体为SF6与BCl3的混合气体，其中，SF6与BCl3的气体流量比例为1:3，SF6的气体流量为5-15sccm，BCl3流量为15-45sccm；
刻蚀工艺参数为：ICP上电极功率为160-240W，ICP下电极功率为24-36W，压力为2-8mTorr。
在本发明的一个实施例中，所述S6包括：采用电子束蒸发设备在所述n+ GaN层上淀积Ti/Al/Ni/Au欧姆叠层金属，形成源极和漏极。
本发明提供了一种基于欧姆再生长的GaN基射频功率器件，采用如上述任一项实施例所述的制备方法制备得到，所述GaN基射频功率器件包括：
自下而上依次层叠设置的衬底层、缓冲层和势垒层；
n+ GaN欧姆区，设置在所述缓冲层和势垒层内部，且位于器件的两侧；
源极和漏极，分别设置在所述n+ GaN欧姆区上；
栅极，设置在所述势垒层上，且位于所述源极和所述漏极之间；
钝化层，设置在所述源极与所述栅极之间以及所述漏极与所述栅极之间的器件表面。
在本发明的一个实施例中，所述缓冲层包括自下而上依次层叠设置的Fe或C掺杂GaN层以及非故意掺杂GaN层；
所述势垒层为AlN、ScAlN、InAlN或AlGaN中的一种，AlGaN的Al组分大于50% 。
在本发明的一个实施例中，所述n+ GaN欧姆区的掺杂浓度为5×1019 cm-3-5×1020cm-3。
与现有技术相比，本发明的有益效果在于：
1. 本发明的基于欧姆再生长的GaN基射频功率器件的制备方法，基于自终止刻蚀技术，可加工得到和常规欧姆再生长技术本质相同的器件结构，与常规欧姆再生长技术相比，不依赖于SiO2掩膜，使得制备工艺更加简化，同时延续了常规欧姆再生长技术的优势。
2. 本发明的基于欧姆再生长的GaN基射频功率器件，具有低的欧姆接触电阻和良好的欧姆形貌，良好的欧姆形貌以进一步缩小器件源漏尺寸，有助于实现超低寄生电阻，提升器件射频功率特性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种基于欧姆再生长的GaN基射频功率器件的制备方法流程图；
图2a-图2j是本发明实施例提供的一种基于欧姆再生长的GaN基射频功率器件的制备工艺示意图；
图3是本发明实施例提供的一种基于欧姆再生长的GaN基射频功率器件的结构示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于欧姆再生长的GaN基射频功率器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图1，图1是本发明实施例提供的一种基于欧姆再生长的GaN基射频功率器件的制备方法流程图。如图所示，本实施例的基于欧姆再生长的GaN基射频功率器件的制备方法，包括：
S1：在衬底上生长GaN基异质结；
具体地，包括：
利用MOCVD设备在所述衬底上自下而上依次层叠生长GaN缓冲层和势垒层。其中，
可选地，衬底为SiC或Si衬底材料。
可选地，GaN缓冲层包括自下而上依次层叠设置的Fe或C掺杂GaN层以及非故意掺杂GaN层。
可选地，势垒层为AlN、ScAlN、InAlN或AlGaN中的一种，AlGaN的Al组分大于50% 。
在本实施例中，势垒层为高极化强度势垒层，GaN缓冲层和势垒层组成低方阻异质结材料。
关于势垒层，其Al组分越高，其极化强度越高，例如：AlN的Al组分为100%，晶格匹配ScAlN的Al组分为82%，晶格匹配InAlN的Al组分为83%。常规的AlGaN的Al组分为20-30%，在本实施例中，若势垒层为AlGaN，则需要选取高Al组分AlGaN，即Al组分大于50%的AlGaN。
此外，需要说明的是，这些高极化强度势垒通常具有典型的层厚度值，例如：AlN为2-6nm、晶格匹配ScAlN为2-15nm、晶格匹配InAlN为3-15nm、高Al组分AlGaN为7-25nm。
S2：采用干法刻蚀工艺对GaN基异质结的欧姆区域进行刻蚀，刻蚀至GaN基异质结的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长；
具体地，包括：
S21：在势垒层上涂覆光刻胶，在器件顶面两侧曝光显影形成刻蚀区域；
S22：利用ICP刻蚀设备，采用干法刻蚀工艺对刻蚀区域进行刻蚀，刻蚀至GaN缓冲层与势垒层的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长，由于GaNHEMT器件依赖2DEG沟道进行导电，而2DEG的分布范围通常认为在异质结界面到其下10nm的范围内，为使欧姆再生长区域的n+ GaN与2DEG形成有效的接触，故保证刻蚀到GaN缓冲层与势垒层的界面下至少20nm处。其中，刻蚀气体为BCl3和Cl2混合气体。
在本实施例中，BCl3和Cl2混合气体的流量分别为20/8sccm，刻蚀工艺参数为：ICP上电极功率为51W，ICP下电极功率为14W，压力为5mTorr。
S3：在器件表面外延生长n+ GaN层；
具体地，在器件表面利用MBE设备低温外延n+ GaN层，采用低温外延工艺是为了避免高温外延造成势垒质量退化。
在本实施例中，采用原位掺Si的方式实现再生长GaN重掺杂，n+ GaN层的掺杂浓度为5×1019 cm-3-5×1020 cm-3。选取该范围的掺杂浓度是因为较低掺杂浓度不易实现低的n+GaN方阻，较高掺杂浓度虽然容易实现低的n+ GaN方阻，但n+ GaN晶体质量会变差。所以取掺杂浓度范围为5×1019 cm-3-5×1020 cm-3。
需要说明的是，n+ GaN层的厚度通常为欧姆区域氮化物刻蚀深度的两倍。
S4：采用干法刻蚀工艺对n+ GaN层进行自终止刻蚀，去除欧姆再生长区域之间的n+GaN层；
具体地，包括：
S41：在n+ GaN层上涂覆光刻胶，在欧姆再生长区域之间曝光显影形成自终止刻蚀区域；
S42：利用ICP刻蚀设备，采用干法刻蚀工艺将自终止刻蚀区域的n+ GaN层进行自终止刻蚀，去除欧姆再生长区域之间的n+ GaN层。
在本实施例中，自终止刻蚀气体为SF6与BCl3的混合气体，其中，SF6与BCl3的气体流量比例为1:3，SF6的气体流量为5-15sccm，BCl3流量为15-45sccm。
进一步地，刻蚀工艺参数为：ICP上电极功率为160-240W，为了确保刻蚀气体形成等离子体状态，ICP下电极功率为24-36W，赋予等离子体一定的轰击刻蚀能力，压力为2-8mTorr。
在本实施例中，SF6与BCl3的混合气体对n+ GaN层进行刻蚀，在n+ GaN层刻蚀完成后，当SF6与含Al的势垒层接触反应形成AlF3，可以阻挡SF6与BCl3的混合气体对势垒层的刻蚀，即实现自终止刻蚀。
S5：利用离子注入设备，在器件的两侧形成隔离区；
具体地，利用离子注入设备，在器件的两侧注入B或Ar等，形成隔离区域，实现器件隔离。
S6：在n+ GaN层上淀积金属，形成源极和漏极；
具体地，采用电子束蒸发设备在n+ GaN层上淀积Ti/Al/Ni/Au欧姆叠层金属，形成源极和漏极。
S7：在器件表面形成钝化层；
具体地，首先，利用PECVD设备在器件表面淀积SiN钝化层，然后利用ICP刻蚀设备采用干法刻蚀工艺将源极和漏极上的SiN钝化层去除，其中，刻蚀气体为CF4和O2的混合气体，气体流量分别为25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W。
S8：采用干法刻蚀工艺对栅极区域的钝化层进行刻蚀，形成栅极凹槽，在栅极凹槽淀积金属形成栅极。
在本实施例中，首先，利用ICP刻蚀设备采用干法刻蚀工艺对栅极区域的SiN钝化层进行刻蚀，形成栅极凹槽，其中，刻蚀气体为CF4和O2的混合气体，气体流量分别为25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W；然后，利用电子束蒸发设备在栅极凹槽淀积Ni/Au叠层金属，形成栅极。
本实施例的基于欧姆再生长的GaN基射频功率器件的制备方法，基于自终止刻蚀技术，可加工得到和常规欧姆再生长技术本质相同的器件结构，与常规欧姆再生长技术相比，不依赖于SiO2掩膜，使得制备工艺更加简化，同时延续了常规欧姆再生长技术的优势。
实施例二
以InAlN/GaN异质结为例，对本实施例的基于欧姆再生长的GaN基射频功率器件的制备方法进行具体说明。请结合参见图2a-图2j，图2a-图2j是本发明实施例提供的一种基于欧姆再生长的GaN基射频功率器件的制备工艺示意图。
具体制备步骤包括：
步骤一：利用MOCVD设备在SiC衬底201上依次叠层生长GaN层202和InAlN层203，其中，GaN层202由自下而上的Fe或C掺杂的高阻GaN和UID –GaN（非故意掺杂-GaN）组成，如图2a所示。
步骤二：在InAlN层203上涂覆光刻胶PR，在器件顶面两侧曝光显影形成刻蚀区域204，如图2b所示；
步骤三：利用ICP刻蚀设备，采用干法刻蚀工艺对刻蚀区域204进行刻蚀，刻蚀至GaN层202与InAlN层203的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长，如图2c所示。
其中，刻蚀气体为BCl3和Cl2混合气体，气体流量分别为20/8sccm，腔室压力5mTorr，ICP上电极功率51W，下电极功率14W。
步骤四：在器件表面利用MBE设备低温外延n+ GaN层205，如图2d所示。
步骤五：在n+ GaN层205上涂覆光刻胶PR，在欧姆再生长区域之间曝光显影形成自终止刻蚀区域206，如图2e所示。
步骤六：利用ICP刻蚀设备，采用干法刻蚀工艺将自终止刻蚀区域206的n+ GaN层205进行自终止刻蚀，去除欧姆再生长区域之间的n+ GaN层205，如图2f所示。
在本实施例中，自终止刻蚀气体为SF6与BCl3的混合气体，其中，SF6的气体流量为10sccm，BCl3流量为30sccm。刻蚀工艺参数为：ICP上电极功率为200W，ICP下电极功率为30W，压力为5mTorr。
步骤七：利用离子注入设备，在器件的两侧注入B或Ar等，形成隔离区域，实现器件隔离，如图2g所示。
步骤八：采用电子束蒸发设备在n+ GaN层205上淀积Ti/Al/Ni/Au欧姆叠层金属，形成源极207和漏极208，如图2h所示。
步骤九：利用PECVD设备在器件表面淀积SiN钝化层209，然后利用ICP刻蚀设备采用干法刻蚀工艺将源极207和漏极208上的SiN钝化层209去除，如图2i所示。
其中，刻蚀气体为CF4和O2的混合气体，气体流量分别为25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W。
步骤十：利用ICP刻蚀设备采用干法刻蚀工艺对栅极区域的SiN钝化层209进行刻蚀，形成栅极凹槽，然后，利用电子束蒸发设备在栅极凹槽淀积Ni/Au叠层金属，形成栅极210，如图2j所示，在本实施例中，栅极210为T型栅。
其中，刻蚀气体为CF4和O2的混合气体，气体流量分别为25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W。
实施例三
本实施例提供了一种基于欧姆再生长的GaN基射频功率器件，采用上述任一实施例所述的制备方法制备得到。请参见图3，图3是本发明实施例提供的一种基于欧姆再生长的GaN基射频功率器件的结构示意图。如图所示，本实施例的GaN基射频功率器件包括：衬底层301、缓冲层302、势垒层303、n+ GaN欧姆区304、源极305、漏极306、栅极307和钝化层308。其中，衬底层301、缓冲层302和势垒层303自下而上依次层叠设置。n+ GaN欧姆区304设置在缓冲层302和势垒层303内部，且位于器件的两侧。源极305和漏极306分别设置在n+ GaN欧姆区304上。栅极307，设置在势垒层303上且位于源极305和漏极306之间。钝化层308设置在源极305与栅极307之间以及漏极306与栅极307之间的器件表面。
可选地，缓冲层302包括自下而上依次层叠设置的Fe或C掺杂GaN层以及非故意掺杂GaN层；势垒层303为AlN、ScAlN、InAlN或AlGaN中的一种，AlGaN的Al组分大于50% 。
在本实施例中，势垒层303为高极化强度势垒层，缓冲层302和势垒层303组成低方阻异质结材料。
在本实施例中，n+ GaN欧姆区304的掺杂浓度为5×1019 cm-3-5×1020 cm-3。
本实施例的基于欧姆再生长的GaN基射频功率器件，具有低的欧姆接触电阻和良好的欧姆形貌，良好的欧姆形貌以进一步缩小器件源漏尺寸，有助于实现超低寄生电阻，提升器件射频功率特性。
应当说明的是，在本文中，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种基于欧姆再生长的GaN基射频功率器件的制备方法，其特征在于，包括：
S1：在衬底上生长GaN基异质结，包括：利用MOCVD设备在所述衬底上自下而上依次层叠生长GaN缓冲层和势垒层；
S2：采用干法刻蚀工艺对所述GaN基异质结的欧姆区域进行刻蚀，刻蚀至所述GaN基异质结的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长；包括：
S21：在所述势垒层上涂覆光刻胶，在器件顶面两侧曝光显影形成刻蚀区域；
S22：利用ICP刻蚀设备，采用干法刻蚀工艺对所述刻蚀区域进行刻蚀，刻蚀至所述GaN缓冲层与所述势垒层的界面以下至少20nm处，形成欧姆再生长区域以进行欧姆再生长，其中，刻蚀气体为BCl3和Cl2混合气体；
S3：在器件表面外延生长n+GaN层；
S4：采用干法刻蚀工艺对所述n+GaN层进行自终止刻蚀，去除所述欧姆再生长区域之间的n+GaN层；包括：
S41：在所述n+GaN层上涂覆光刻胶，在所述欧姆再生长区域之间曝光显影形成自终止刻蚀区域；
S42：利用ICP刻蚀设备，采用干法刻蚀工艺将所述自终止刻蚀区域的n+GaN层进行自终止刻蚀，去除所述欧姆再生长区域之间的n+GaN层，其中，欧姆再生长区域之间的n+GaN层的中间部分被去除，两端部分的n+GaN层保留在势垒层上；
S5：利用离子注入设备，在器件的两侧形成隔离区；
S6：在所述欧姆再生长区域的n+GaN层上淀积金属，形成源极和漏极；
S7：在器件表面形成钝化层；
S8：采用干法刻蚀工艺对栅极区域的钝化层进行刻蚀，形成栅极凹槽，在所述栅极凹槽淀积金属形成栅极。
2.根据权利要求1所述的方法，其特征在于，所述GaN缓冲层包括自下而上依次层叠设置的Fe或C掺杂GaN层以及非故意掺杂GaN层；
所述势垒层为AlN、ScAlN、InAlN或AlGaN中的一种，AlGaN的Al组分大于50％。
3.根据权利要求1所述的方法，其特征在于，在所述S3中，所述n+GaN层的掺杂浓度为5×1019cm-3-5×1020cm-3。
4.根据权利要求1所述的方法，其特征在于，自终止刻蚀气体为SF6与BCl3的混合气体，其中，SF6与BCl3的气体流量比例为1:3，SF6的气体流量为5-15sccm，BCl3流量为15-45sccm；
刻蚀工艺参数为：ICP上电极功率为160-240W，ICP下电极功率为24-36W，压力为2-8mTorr。
5.根据权利要求1所述的方法，其特征在于，所述S6包括：采用电子束蒸发设备在所述欧姆再生长区域的n+GaN层上淀积Ti/Al/Ni/Au欧姆叠层金属，形成源极和漏极。
6.一种基于欧姆再生长的GaN基射频功率器件，其特征在于，采用如权利要求1-5任一项所述的制备方法制备得到，所述GaN基射频功率器件包括：
自下而上依次层叠设置的衬底层、缓冲层和势垒层；
n+GaN欧姆区，设置在所述缓冲层和势垒层内部，且位于器件的两侧；所述n+GaN欧姆区之间的所述势垒层的两端部上设置有n+GaN层，其中，n+GaN层与对应的所述n+GaN欧姆区接触；
源极和漏极，分别设置在所述n+GaN欧姆区上；
栅极，设置在所述势垒层上，且位于所述源极和所述漏极之间；
钝化层，设置在所述源极与所述栅极之间以及所述漏极与所述栅极之间的器件表面。
7.根据权利要求6所述的基于欧姆再生长的GaN基射频功率器件，其特征在于，所述缓冲层包括自下而上依次层叠设置的Fe或C掺杂GaN层以及非故意掺杂GaN层；
所述势垒层为AlN、ScAlN、InAlN或AlGaN中的一种，AlGaN的Al组分大于50％。
8.根据权利要求6所述的基于欧姆再生长的GaN基射频功率器件，其特征在于，所述n+GaN欧姆区的掺杂浓度为5×1019cm-3-5×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110225408.9A CN113113478B (zh) | 2021-03-01 | 2021-03-01 | 基于欧姆再生长的GaN基射频功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110225408.9A CN113113478B (zh) | 2021-03-01 | 2021-03-01 | 基于欧姆再生长的GaN基射频功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113478A CN113113478A (zh) | 2021-07-13 |
| CN113113478B true CN113113478B (zh) | 2022-10-04 |
Family
ID=76709620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110225408.9A Active CN113113478B (zh) | 2021-03-01 | 2021-03-01 | 基于欧姆再生长的GaN基射频功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113478B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3180734B2 (ja) * | 1997-10-21 | 2001-06-25 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| US8878245B2 (en) * | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US9070758B2 (en) * | 2011-06-20 | 2015-06-30 | Imec | CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof |
| US9159784B2 (en) * | 2011-11-17 | 2015-10-13 | Avogy, Inc. | Aluminum gallium nitride etch stop layer for gallium nitride based devices |
| US8975664B2 (en) * | 2012-06-27 | 2015-03-10 | Triquint Semiconductor, Inc. | Group III-nitride transistor using a regrown structure |
-
2021
- 2021-03-01 CN CN202110225408.9A patent/CN113113478B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| Enhanced gm and fT With High Johnson’s Figure-of-Merit in Thin Barrier AlGaN/GaN HEMTs by TiN-Based Source Contact Ledge;Ling Yang等;《 IEEE Electron Device Letters 》;20170928;第3卷(第11期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113113478A (zh) | 2021-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711633B2 (en) | Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions | |
| US20050258451A1 (en) | Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN102945859A (zh) | 一种GaN异质结HEMT器件 | |
| CN110459595A (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN112289858A (zh) | Ⅲ族氮化物增强型hemt器件及其制备方法 | |
| CN113889531A (zh) | 一种半导体器件及其应用与制造方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN111739801B (zh) | 一种SOI基p-GaN增强型GaN功率开关器件的制备方法 | |
| CN113192836A (zh) | 射频半导体器件的制备方法及其结构 | |
| CN113113478B (zh) | 基于欧姆再生长的GaN基射频功率器件及其制备方法 | |
| CN212182338U (zh) | 半导体结构 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| CN111446296B (zh) | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 | |
| CN209766426U (zh) | 一种沉积多晶AlN的常关型HEMT器件 | |
| WO2021029183A1 (ja) | 半導体装置、半導体モジュールおよび電子機器 | |
| TW202123467A (zh) | 半導體結構及其製作方法 | |
| CN112420827A (zh) | N面GaN HEMT器件及其制作方法 | |
| CN115050830A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 | |
| CN113113479B (zh) | 基于自对准技术的GaN基毫米波功率器件及其制备方法 | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |