CN113113308B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113113308B
CN113113308B CN202010032455.7A CN202010032455A CN113113308B CN 113113308 B CN113113308 B CN 113113308B CN 202010032455 A CN202010032455 A CN 202010032455A CN 113113308 B CN113113308 B CN 113113308B
Authority
CN
China
Prior art keywords
layer
forming
side wall
source
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010032455.7A
Other languages
English (en)
Other versions
CN113113308A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010032455.7A priority Critical patent/CN113113308B/zh
Publication of CN113113308A publication Critical patent/CN113113308A/zh
Application granted granted Critical
Publication of CN113113308B publication Critical patent/CN113113308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其形成方法，其形成方法包括：提供衬底，所述衬底上形成有第一源掺杂层；在所述第一源掺杂层上形成沟道柱；在所述沟道柱的侧壁上形成牺牲侧墙；以所述牺牲侧墙为掩膜，刻蚀去除所述牺牲侧墙两侧的所述第一源掺杂层及部分厚度的所述衬底，在所述衬底内形成第一凹槽和第二凹槽；在所述第一凹槽的底部和侧壁上形成第二源掺杂层。本发明的形成方法在后续形成栅极结构时，栅极结构与第二源掺杂层之间的寄生电容得到减少，半导体器件的性能可靠性和质量得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体器件及其形成方法。
背景技术
鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，能够改善半导体器件性能。
为解决上述技术问题，本发明技术方案提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上形成有第一源掺杂层；在所述第一源掺杂层上形成沟道柱；在所述沟道柱的侧壁上形成牺牲侧墙；以所述牺牲侧墙为掩膜，刻蚀去除所述牺牲侧墙两侧的所述第一源掺杂层及部分厚度的所述衬底，在所述衬底内形成第一凹槽和第二凹槽；在所述第一凹槽的底部和侧壁上形成第二源掺杂层。
可选的，所述第二源掺杂层的顶部表面低于所述第一源掺杂层的顶部表面。
可选的，所述第二源掺杂层的掺杂浓度大于所述第一源掺杂层的掺杂浓度。
可选的，所述第二源掺杂层的掺杂浓度范围为1.0E21atm/cm3～1.2E22atm/cm3。
可选的，形成所述第二源掺杂层的工艺包括外延生长工艺。
可选的，所述外延生长工艺的工艺参数包括：采用包括：H2、HCl、SiH2Cl2、B2H6的混合气体或者采用包括H2、HCl、SiH2Cl2、PH3的混合气体。
可选的，当采用包括：H2、HCl、SiH2Cl2、B2H6的混合气体时，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为10～400sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
可选的，当采用包括：H2、HCl、SiH2Cl2、PH3的混合气体时，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为100～2500sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
可选的，在形成所述第二源掺杂层之前，还包括：在所述第一凹槽和所述第二凹槽的底部和侧壁上形成保护层，所述保护层延伸到所述牺牲侧墙的侧壁和所述沟道柱的顶部表面上；刻蚀去除所述第一凹槽底部和侧壁上的所述保护层以及靠近所述第一凹槽的所述牺牲侧墙侧壁上的所述保护层。
可选的，形成所述第二源掺杂层之后，刻蚀去除所述第二凹槽底部和侧壁、靠近所述第二凹槽的所述牺牲侧墙侧壁上及所述沟道柱顶部的所述保护层。
可选的，形成所述第一凹槽和所述第二凹槽的工艺为干法刻蚀工艺或湿法刻蚀工艺。
可选的，形成所述第二源掺杂层之后，还包括：去除所述牺牲侧墙。
相应的，本发明技术方案还提供利用上述方法形成的一种半导体器件，包括：衬底；第一源掺杂层，位于所述衬底上；沟道柱，位于所述第一源掺杂层上；牺牲侧墙，位于所述沟道柱的侧壁；第一凹槽，位于所述沟道柱一侧的所述衬底内；第二凹槽，位于所述沟道柱另一侧的所述衬底内；第二源掺杂层，位于所述第一凹槽的底部和侧壁上。
可选的，所述第二源掺杂层的顶部表面低于所述第一源掺杂层的顶部表面。
可选的，所述第二源掺杂层的掺杂浓度大于所述第一源掺杂层的掺杂浓度。
与现有技术相比，本发明的技术方案具有以下有益效果：
在衬底上形成第一源掺杂层之后，在第一源掺杂层上形成沟道柱，在沟道柱的侧壁上形成牺牲侧墙，以牺牲侧墙为掩膜，刻蚀去除牺牲侧墙两侧的第一源掺杂层和部分厚度的衬底，在衬底内形成第一凹槽和第二凹槽，在第一凹槽的底部和侧壁上形成第二源掺杂层，这种形成方法在后续形成栅极结构时，栅极结构与第二源掺杂层之间的寄生电容得到减少，半导体器件的性能可靠性和质量得到提高。这是因为形成第一源掺杂层之后，对沟槽柱两侧的第一源掺杂层和部分厚度的衬底进行刻蚀后，在衬底内形成第一凹槽和第二凹槽，在第一凹槽内形成第二源掺杂层，没有在第二凹槽内形成第二源掺杂层，那么后续在形成栅极结构时，栅极结构底部没有形成第二源掺杂层，这就使得栅极结构与第二源掺杂层之间的寄生电容得到减小，使得形成的半导体器件的交流特性增强，从而使得形成的半导体器件的性能得到提高。
进一步，第二源掺杂层的顶部表面低于第一源掺杂层的顶部表面，一方面使得沟道与第二源掺杂层之间的距离变大，另外一方面栅极结构与第二源掺杂层之间的距离也变大，从而减少了栅极结构与第二源掺杂层之间的寄生电容，提高了半导体器件的交流特性。
附图说明
图1是一实施例中半导体器件的剖面结构示意图；
图2至图14是本发明一实施例中半导体器件的形成过程的剖面结构示意图。
具体实施方式
目前形成的沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。现结合具体的实施例来进行分析说明。
图1是一实施例中半导体器件的剖面结构示意图。
请参考图1，所述半导体器件包括衬底100，位于衬底100上的源掺杂层101；位于源掺杂层101上的沟道柱104；位于源掺杂层101上的隔离层102，所述隔离层102位于所述沟道柱104部分侧壁；位于沟道柱104侧壁的栅极结构，所述栅极结构环绕所述沟道柱104，所述栅极结构包括位于沟道柱104侧壁表面的栅介质层105、位于栅介质层105上的功函数层106以及位于功函数层106上的栅极层107，部分所述功函数层106和部分栅极层107延伸至所述隔离层102表面；位于隔离层102上的介质层103，所述栅极结构位于所述介质层103内；位于所述源掺杂层101表面、所述隔离层102内和所述介质层103内的源导电结构，所述源导电结构包括位于源掺杂层101内的源接触层109和位于源接触层109上的源插塞108；位于沟道柱104顶部和所述介质层103内的漏导电结构，所述漏导电结构包括漏接触层110和位于漏接触层110上的漏插塞111；位于所述栅极层107上和所述介质层103内栅极导电插塞112。
发明人发现：这种形成方法形成的栅极结构与源掺杂层101之间的距离太小，栅极结构与源掺杂层101之间的寄生电容太大，在半导体器件使用时寄生电容对器件产生的干扰作用越大，从而使得半导体器件的交流特性变差，影响半导体器件使用性能的稳定性。
发明人研究发现：在衬底上形成第一源掺杂层，在第一源掺杂层上形成沟道柱，在沟道柱的侧壁上形成牺牲侧墙之后，以牺牲侧墙为掩膜，刻蚀沟道柱两侧的第一源掺杂层和部分厚度的衬底，在衬底内形成第一凹槽和第二凹槽，在第一凹槽的底部和侧壁上形成第二源掺杂层，后续形成栅极结构时，一方面栅极结构与第二源掺杂层之间的距离得到增大，同时沟道与源掺杂层之间的距离也得到增大，另外一方面，栅极结构底部不形成源掺杂层，从而使得栅极结构与源掺杂层之间的寄生电容得到减少，这样在半导体器件使用过程中，寄生电容对其产生的干扰作用也就越小，半导体器件使用性能也就越好，稳定性也越好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图14是本发明一实施例中半导体器件的形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200上形成有第一源掺杂层210。
本实施例中，所述衬底200的材料为单晶硅；在其他实施例中，所述衬底200还可以是多晶硅或非晶硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述第一源掺杂层210的形成方法包括外延生长法。
本实施例中，当形成NMOS时，采用外延生长法形成第一源掺杂层的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、PH3的混合气体时，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为100～1500sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
本实施例中，当形成PMOS时，采用外延生长法形成第一源掺杂层的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、B2H6的混合气体时，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为10～300sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
本实施例中，所述第一源掺杂层层210的掺杂浓度为2.0E20～～8.0E21atm/cm3。
参考图3，在所述第一源掺杂层210上形成沟道材料层211。
本实施例中，所述沟道材料层211的材料为硅。
其他实施例中，所述沟道材料层211的材料还可为锗、锗化硅、砷化镓等半导体材料。
本实施例中，形成所述沟道材料层211的工艺包括物理气相沉积工艺。其他实施例中，形成所述沟道材料层211的工艺包括外延生长工艺或原子层沉积工艺。
本实施例中，还在所述沟道材料层211上形成硬掩膜层212；其他实施例中，还可不在所述沟道材料层211上形成硬掩膜层212。
本实施例中，形成所述硬掩膜层212的目的一方面对后续形成的沟道柱的顶部起到保护作用，另外一方面也便于提高图形传递的准确性。
参考图4，在所述第一源掺杂层210上形成沟道柱220。
本实施例中，在所述沟道材料层211上形成掩膜层(图中示出)，所述掩膜层暴露出部分所述沟道材料层211表面；以所述掩膜层为掩膜刻蚀所述沟道材料层211，直至暴露出所述第一源掺杂层210表面，在所述第一源掺杂层210上形成所述沟道柱220。
本实施例中，刻蚀所述沟道材料层211的工艺包括干法刻蚀工艺。
本实施例中，所述干法刻蚀工艺的具体参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
本实施例中，所述掩膜层的材料包括光刻胶；其他实施例中，所述掩膜层的材料包括硬掩膜材料，所述硬掩膜材料包括氧化硅或氮化硅。
本实施例中，形成所述掩膜层的工艺包括旋涂工艺。
在形成所述沟道柱220之后，去除所述掩膜层。
本实施例中，去除所述掩膜层的工艺包括灰化工艺。
参考图5，在所述沟道柱220的侧壁上形成牺牲侧墙221。
本实施例中，所述牺牲侧墙221的材料为碳化硅；其他实施例中，所述牺牲层221的材料为氮化硅、氧化硅、氮氧化硅或碳氧化硅等。
本实施例中，形成所述牺牲侧墙221的目的在于对所述沟道柱220的表面进行保护，防止在后续的刻蚀过程中，对所述沟道柱220的侧壁造成损伤，影响形成的所述沟道柱220的质量。
本实施例中，采用化学气相沉积工艺在所述第一源掺杂层210和所述沟道柱220上形成所述牺牲侧墙221材料层，回刻蚀所述牺牲侧墙221材料层，在所述沟道柱220的侧壁上形成所述牺牲侧墙221。
本实施例中，化学气相沉积工艺的工艺参数包括:采用的气体包括氢气、HCl气体、SiH2Cl2和PH3，氢气的流量为2000sccm～20000sccm，HCl气体的流量为30sccm～150sccm，SiH2Cl2的流量为50sccm～1000sccm，PH3的流量为10sccm～2000sccm，腔室压强为10torr～600torr，温度为650摄氏度～850摄氏度。
本实施例中，采用干法刻蚀所述牺牲侧墙221材料层，具体的干法刻蚀工艺参数包括采用的气体包括CF4气体、CH3F气体和O2，CF4气体的流量为5sccm～100sccm，CH3F气体的流量为8sccm～50sccm，O2的流量为10sccm～100sccm，腔室压强为10mtorr～2000mtorr，射频功率为50W～300W，偏置电压为30V～100V，时间为4秒～50秒。
参考图6，以所述牺牲侧墙221为掩膜，刻蚀去除所述牺牲侧墙221两侧的所述第一源掺杂层210及部分厚度的所述衬底200，在所述衬底内形成第一凹槽201和第二凹槽202。
本实施例中，形成所述第一凹槽201和所述第二凹槽202的工艺为干法刻蚀工艺；其他实施例中还可采用湿法刻蚀工艺形成所述第一凹槽201和所述第二凹槽202。
本实施例中，所述干法刻蚀工艺采用的刻蚀气体包括：CF4、O2、CH3F和He其中，所述CF4的气体流量为10～300sccm、所述O2的气体流量为5～200sccm、所述CH3的气体流量为60～800sccm、所述He的气体流量为60～200sccm。
参考图7，在所述第一凹槽201和所述第二凹槽202的底部和侧壁上形成保护层230，所述保护层230延伸到所述牺牲侧墙221的侧壁和所述沟道柱220的顶部。
本实施例中，所述保护层230延伸到所述硬掩膜层212的顶部。
本实施例中，所述保护层230的材料为氮化硅；其他实施例中，所述保护层230的材料还可为氧化硅、碳化硅、氮氧化硅或碳氧化硅等。
本实施例中，所述保护层230的形成工艺为原子层沉积工艺；其他实施例中，所述保护层230的形成方法还可为物理气相沉积工艺或化学气相沉积工艺。
本实施例中，采用原子层沉积的方法形成保护层230，具体工艺参数包括：采用的气体包括DCS气体掺杂SiH2Cl2或者氨气(NH3)，所述气体的流量为1500～4000sccm；温度为200～600℃；刻蚀压强为1～10毫托。
参考图8，刻蚀去除所述第一凹槽201底部和侧壁上的所述保护层230以及刻蚀去除靠近所述第一凹槽201的所述牺牲侧墙221侧壁上的所述保护层230，至暴露出所述第一凹槽201的底部和侧壁。
本实施例中，刻蚀去除所述第一凹槽201底部和侧壁上的所述保护层230、靠近所述第一凹槽201的所述牺牲侧墙221侧壁上的所述保护层230以及所述硬掩膜层212顶部的所述保护层230，至暴露出所述第一凹槽201的底部和侧壁，而所述第二凹槽202底部和侧壁上的所述保护层230没有被去除掉，这样做的目的是一方面保证后续只在所述第一凹槽201内形成第二源掺杂层，而不会在所述第二凹槽202内也形成第二源掺杂层；另一方面减少后续形成的第二源掺杂层内的掺杂离子扩散到沟道内，减少对沟道的损伤，保证形成的沟道质量。
本实施例中，去除所述保护层230的方法为干法刻蚀；其他实施例中，还可采用湿法刻蚀去除所述保护层230。
本实施例中，刻蚀的工艺为选用四氟化碳(CF4)、CH3F气体和氧气(O2)作为刻蚀气氛；所述四氟化碳(CF4)气体的气体流量范围是5～100sccm、所述CH3F气体的气体流量范围是8～250sccm；所述氧气(O2)的气体流量范围是10～400sccm；采用的源射频功率RF的范围是50～300W；电压范围是30～～100V；刻蚀处理时间为4～～50s；刻蚀压强为10～2000毫托。
参考图9，在所述第一凹槽201的底部和侧壁上形成第二源掺杂层240。
本实施例中，所述第二源掺杂层240作为半导体器件的源极。
本实施例中，形成所述第二源掺杂层240的工艺包括外延生长工艺。
本实施例中，先采用外延生长工艺形成初始第二源掺杂层，对形成的初始第二源掺杂层进行离子掺杂，形成所述第二源掺杂层240。
本实施例中，离子掺杂采用采用离子注入工艺；其他实施例中，离子掺杂还可采用原位掺杂工艺。
本实施例中，所述第二源掺杂层240的掺杂浓度范围为1.0E21atm/cm3～1.2E22atm/cm3。
本实施例中，所述第二源掺杂层240的掺杂浓度大于所述第一源掺杂层210的掺杂浓度，保证所述第二源掺杂层240的掺杂浓度大于所述第一源掺杂层210的掺杂浓度的目的在于：所述第二源掺杂层240需要较大的掺杂浓度用来降低接触电阻，但所述第一源掺杂层210的掺杂浓度较低是为了控制掺杂离子不扩散到沟道里。
本实施例中，所述外延生长工艺的工艺参数包括：采用包括：H2、HCl、SiH2Cl2、B2H6的混合气体或者采用包括H2、HCl、SiH2Cl2、PH3的混合气体。
本实施例中，当形成PMOS时，采用包括：H2、HCl、SiH2Cl2、B2H6的混合气体，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为10～400sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
本实施例中，当形成NMOS时，采用包括：H2、HCl、SiH2Cl2、PH3的混合气体，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为100～2500sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
本实施例中，所述第二源掺杂层240的顶部表面低于所述第一源掺杂层210的顶部表面，这样在后续形成栅极结构时，栅极结构到第二源掺杂层240的距离增大，同时沟道到所述第二源掺杂层240距离也得到增大，这样栅极结构与第二源掺杂层240之间的寄生电容得到减少，这样在半导体器件使用的过程中，寄生电容对其产生的干扰作用也就越小，半导体器件的交流特性得到增强，从而提高了半导体器件的使用性能和稳定性。
参考图10，刻蚀去除所述第二凹槽202底部和侧壁上、靠近所述第二凹槽202的所述牺牲侧墙221侧壁以及所述沟道柱220顶部上的所述保护层230，至暴露出所述第二凹槽202的底部和侧壁以及所述沟道柱的顶部和侧壁。
本实施例中，形成好所述第二源掺杂层240之后，去除剩余的所述保护层230，至暴露出所述第二凹槽202。
本实施例中，没有在所述第二凹槽202的底部和侧壁上形成所述第二源掺杂层，后续在所述第二凹槽202上形成栅极结构时，栅极结构底部就没有第二源掺杂层，这样栅极结构与第二源掺杂层之间的寄生电容得到减小，使得半导体器件在使用的过程中，寄生电容对半导体器件性能的影响作用得到减少，从而提高了形成的半导体器件性能的稳定性。
参考图11，去除所述牺牲侧墙221。
本实施例中，同时去除所述沟道柱220顶部的所述硬掩膜层212。
本实施例中，去除所述牺牲侧墙221的工艺为干法刻蚀工艺；其他实施例中，还可采用湿法刻蚀工艺去除或灰化工艺去除。
参考图12，在所述衬底200、所述第二源掺杂层240上形成隔离层250，所述隔离层250位于所述沟道柱220的部分侧壁，且所述隔离层250的顶部表面低于所述沟道柱220的顶部表面。
本实施例中，所述隔离层250的材料为氧化硅；其他实施例中，所述隔离层250的材料还可为氮化硅、碳化硅、氮氧化硅等。
本实施例中，所述隔离层250起到电性隔离的作用。
参考图13，在所述沟道柱220的侧壁表面形成栅极结构。
所述栅极结构包括第一部分和第二部分，所述第一部分包围所述沟道柱220，所述第二部分位于所述沟道柱220一侧的衬底200表面。
所述栅极结构第一部分包括：位于所述沟道柱220侧壁和顶部的栅介质层222，位于所述栅介质层222表面的功函数层223，位于所述功函数层223表面的栅极层224。
所述栅极结构第二部分包括：位于衬底200表面的功函数层223，位于所述功函数层223表面的栅极层224。
所述栅介质层222的形成方法包括：在所述衬底200表面以及所述沟道柱220的侧壁表面和顶部表面形成栅介质材料层(未图示)；在所述栅介质材料层表面形成掩膜层(未图示)，所述掩膜层暴露出部分所述栅介质材料层表面；以所述掩膜层为掩膜刻蚀所述栅介质材料层，直至暴露出所述第二源掺杂层240表面，在所述沟道柱220侧壁和顶部形成所述栅介质层222。
本实施例中，所述栅介质层222的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9；所述高介电常数材料包括氧化铪或氧化铝。
其他实施例中，所述栅介质层的材料包括氧化硅。
在形成所述栅介质层222之后，去除所述掩膜层。
所述功函数层223和所述栅极层224的形成方法包括：在所述衬底200表面以及所述栅介质层222表面形成功函数材料层(未图示)；在所述功函数材料层表面形成栅极材料层(未图示)；在所述栅极材料层表面形成掩膜层(未图示)，所述掩膜层暴露出部分所述栅极材料层表面；以所述掩膜层为掩膜刻蚀所述栅极材料层和所述功函数材料层，直至暴露出所述第二源掺杂层240表面，在所述沟道柱220侧壁和所述衬底200表面形成所述功函数层223和位于所述功函数层223上的栅极层224。
所述功函数层223的材料包括氮化钛、钛化铝或氮化钽。
所述栅极层224的材料包括多晶硅或金属。在本实施例中，所述栅极层224的材料包括金属，所述金属包括钨。
在形成所述功函数层223和所述栅极层224之后，去除所述掩膜层。
参考图14，形成所述栅极结构之后，在所述隔离层250上形成第二隔离层260，所述第二隔离层260暴露出所述沟道柱220的顶部，在所述栅极结构上和所述第二隔离层260上形成第三隔离层270,在所述第三隔离层270、所述第二隔离层260、所述隔离层250和所述第二源掺杂层240内形成第一沟槽(图中为示出)，在所述第一沟槽内形成第一导电结构271；在所述第三隔离层270内形成第二沟槽(图中未示出)，所述第二沟槽的底部暴露出所述沟道柱220的顶部表面，在所述第二沟槽内形成第二导电结构272；在所述第三隔离层270和第二隔离层260内形成第三沟槽(图中未示出)，所述第三沟槽底部暴露出所述栅极结构第二部分，在所述第三沟槽内形成第三导电结构273。
本实施例中，形成所述第三隔离层270之前，先形成初始第二隔离层，初始隔离层的顶部表面高于所述栅极结构的顶部表面，回刻蚀初始第二隔离层和所述沟道柱220顶部的栅极结构，至暴露出所述沟道柱220顶部，形成所述第二隔离层260。
所述第二隔离层260与所述隔离层250共同为后续在所述第二源掺杂层240内的第一导电结构、以及在所述栅极结构第二部分表面形成第三导电结构提供结构支持和电学隔离。
所述第三隔离层270、所述第二隔离层260以及所述隔离层250共同为后续在第二源掺杂层240内的第一导电结构、在所述栅极结构第二部分表面形成第三导电结构以及在所述沟道柱顶部表面形成的第二导电结构提供结构支持和电学隔离。
所述第三隔离层270的顶部表面高于所述栅极结构的顶部表面。
本实施例中，形成所述第一沟槽、所述第二沟槽和所述第三沟槽的工艺为常规工艺，这里不再累赘说明。
本实施例中，形成所述第一导电结构271、所述第二导电结构272以及所述第三导电结构273的工艺为常规工艺，这里不再累赘说明。
本实施例中，所述第一导电结构271的材料包括金属，所述金属包括铜、铝、钨、钴、钛或镍。
本实施例中，所所述第二导电结构272的材料包括金属，所述金属包括铜、铝、钨、钴、钛或镍。
本实施例中，所述第三导电结构273的材料包括金属，所述金属包括铜、铝、钨、钴、钛或镍。
相应的，本发明还提供一种半导体器件，包括：衬底200；第一源掺杂层210，位于所述衬底200上；沟道柱220，位于所述第一源掺杂层210上；牺牲侧墙221，位于所述沟道柱220的侧壁；第一凹槽201，位于所述沟道柱220一侧的所述衬底200内；第二凹槽202，位于所述沟道柱220另一侧的所述衬底200内；第二源掺杂层240，位于所述第一凹槽201的底部和侧壁上。
本实施例中，在所述第一凹槽201内形成第二源掺杂层240，在所述第二凹槽202内没有形成第二源掺杂层，后续在形成栅极结构时，栅极结构底部没有源掺杂层，减少了栅极结构与源掺杂层之间的寄生电容，从而减少了寄生电容在半导体器件运行过程中产生的干扰作用，，提高了半导体器件的交流特性，使得形成半导体器件的质量和性能得到提高。
本实施例中，所述第二源掺杂层240的顶部表面低于所述第一源掺杂层210的顶部表面，这样在形成栅极结构时，栅极结构与第二源掺杂层240之间的距离得到增大，同时沟道与第二源掺杂层240之间的距离也得到增大，从而减少了栅极结构与第二源掺杂层240之间的寄生电容，从而便于提高形成的半导体器件的性能和稳定性。
本实施例中，所述第二源掺杂层240的掺杂浓度大于所述第一源掺杂层210的掺杂浓度，所述第二源掺杂层240需要较大的掺杂浓度用来降低接触电阻，但所述第一源掺杂层210浓度较低是为了控制掺杂离子扩散到沟道里。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有第一源掺杂层；
在所述第一源掺杂层上形成沟道柱；
在所述沟道柱的侧壁上形成牺牲侧墙；
以所述牺牲侧墙为掩膜，刻蚀去除所述牺牲侧墙两侧的所述第一源掺杂层及部分厚度的所述衬底，在所述衬底内形成第一凹槽和第二凹槽；
在所述第一凹槽的底部和侧壁上形成第二源掺杂层；
所述第二源掺杂层的掺杂浓度大于所述第一源掺杂层的掺杂浓度。
2.如权利要求1所述的形成方法，其特征在于，所述第二源掺杂层的顶部表面低于所述第一源掺杂层的顶部表面。
3.如权利要求1所述的形成方法，其特征在于，所述第二源掺杂层的掺杂浓度范围为1.0E21atm/cm3～1.2E22atm/cm3。
4.如权利要求1所述的形成方法，其特征在于，形成所述第二源掺杂层的工艺包括外延生长工艺。
5.如权利要求4所述的形成方法，其特征在于，所述外延生长工艺的工艺参数包括：采用包括：H2、HCl、SiH2Cl2、B2H6的混合气体或者采用包括H2、HCl、SiH2Cl2、PH3的混合气体。
6.如权利要求5所述的形成方法，其特征在于，当采用包括：H2、HCl、SiH2Cl2、B2H6的混合气体时，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为10～400sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
7.如权利要求5所述的形成方法，其特征在于，当采用包括：H2、HCl、SiH2Cl2、PH3的混合气体时，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为100～2500sccm；所述外延生长工艺的工艺参数还包括：压强为20～400托、温度为600～800℃。
8.如权利要求1所述的形成方法，其特征在于，在形成所述第二源掺杂层之前，还包括：
在所述第一凹槽和所述第二凹槽的底部和侧壁上形成保护层，所述保护层延伸到所述牺牲侧墙的侧壁和所述沟道柱的顶部表面上；
刻蚀去除所述第一凹槽底部和侧壁上的所述保护层以靠近所述第一凹槽的所述牺牲侧墙侧壁上的所述保护层。
9.如权利要求8所述的形成方法，其特征在于，形成所述第二源掺杂层之后，刻蚀去除所述第二凹槽底部和侧壁、靠近所述第二凹槽的所述牺牲侧墙侧壁上及所述沟道柱顶部的所述保护层。
10.如权利要求1所述的形成方法，其特征在于，形成所述第一凹槽和所述第二凹槽的工艺为干法刻蚀工艺或湿法刻蚀工艺。
11.如权利要求1所述的形成方法，其特征在于，形成所述第二源掺杂层之后，还包括：去除所述牺牲侧墙。
12.一种半导体器件，其特征在于，包括：
衬底；
第一源掺杂层，位于所述衬底上；
沟道柱，位于所述第一源掺杂层上；
牺牲侧墙，位于所述沟道柱的侧壁；
第一凹槽，位于所述沟道柱一侧的所述衬底内；
第二凹槽，位于所述沟道柱另一侧的所述衬底内；
第二源掺杂层，位于所述第一凹槽的底部和侧壁上；
所述第二源掺杂层的掺杂浓度大于所述第一源掺杂层的掺杂浓度。
13.如权利要求12所述的半导体器件，其特征在于，所述第二源掺杂层的顶部表面低于所述第一源掺杂层的顶部表面。
CN202010032455.7A 2020-01-13 2020-01-13 半导体器件及其形成方法 Active CN113113308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010032455.7A CN113113308B (zh) 2020-01-13 2020-01-13 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010032455.7A CN113113308B (zh) 2020-01-13 2020-01-13 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN113113308A CN113113308A (zh) 2021-07-13
CN113113308B true CN113113308B (zh) 2022-09-20

Family

ID=76709052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010032455.7A Active CN113113308B (zh) 2020-01-13 2020-01-13 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN113113308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113310B (zh) * 2020-01-13 2024-07-16 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226960A (zh) * 2007-01-18 2008-07-23 三星电子株式会社 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法
CN106252352A (zh) * 2016-09-30 2016-12-21 中国科学院微电子研究所 半导体设置及其制造方法及包括该设置的电子设备
CN107845579A (zh) * 2016-09-19 2018-03-27 格芯公司 在垂直晶体管器件上形成底部与顶部源极/漏极区的方法
US10249538B1 (en) * 2017-10-03 2019-04-02 Globalfoundries Inc. Method of forming vertical field effect transistors with different gate lengths and a resulting structure
CN109801960A (zh) * 2019-02-03 2019-05-24 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US10461184B1 (en) * 2018-05-04 2019-10-29 International Business Machines Corporation Transistor having reduced gate-induced drain-leakage current

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226960A (zh) * 2007-01-18 2008-07-23 三星电子株式会社 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法
CN107845579A (zh) * 2016-09-19 2018-03-27 格芯公司 在垂直晶体管器件上形成底部与顶部源极/漏极区的方法
CN106252352A (zh) * 2016-09-30 2016-12-21 中国科学院微电子研究所 半导体设置及其制造方法及包括该设置的电子设备
US10249538B1 (en) * 2017-10-03 2019-04-02 Globalfoundries Inc. Method of forming vertical field effect transistors with different gate lengths and a resulting structure
US10461184B1 (en) * 2018-05-04 2019-10-29 International Business Machines Corporation Transistor having reduced gate-induced drain-leakage current
CN109801960A (zh) * 2019-02-03 2019-05-24 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Also Published As

Publication number Publication date
CN113113308A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN105470132B (zh) 鳍式场效应管的形成方法
CN106298921B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
US9437418B2 (en) Method for forming spacers for a transistor gate
KR102222909B1 (ko) 반도체 소자의 제조방법
CN109994547B (zh) 半导体器件及其形成方法
CN110797262B (zh) 半导体器件及其形成方法
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN106847683B (zh) 提高鳍式场效应管性能的方法
CN108321090B (zh) 半导体器件及其形成方法
TW200839866A (en) Methods for recess etching
CN107731738A (zh) 半导体结构的形成方法
CN109979986B (zh) 半导体器件及其形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN111900088B (zh) 半导体器件及其形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN113113308B (zh) 半导体器件及其形成方法
CN107978514B (zh) 晶体管及其形成方法
CN111489972A (zh) 半导体结构及其形成方法
US11569131B2 (en) Semiconductor device and fabrication method thereof
CN113113310B (zh) 半导体器件及其形成方法
CN113327979B (zh) 半导体结构的形成方法
CN112151382A (zh) 半导体结构及其形成方法
CN112563200B (zh) 半导体器件及其形成方法
CN113745111B (zh) 半导体器件及其形成方法
CN112864016B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant