CN113097258A - 显示面板及显示面板的制备方法 - Google Patents
显示面板及显示面板的制备方法 Download PDFInfo
- Publication number
- CN113097258A CN113097258A CN202110302579.7A CN202110302579A CN113097258A CN 113097258 A CN113097258 A CN 113097258A CN 202110302579 A CN202110302579 A CN 202110302579A CN 113097258 A CN113097258 A CN 113097258A
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- display panel
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种显示面板及显示面板的制备方法,所述显示面板包括:基板层;遮光层,设置于所述基板层上;功函调控层,设置于所述遮光层上;缓冲层,设置于所述基板层上且包覆所述功函调控层;薄膜晶体管阵列层,设置于所述缓冲层上;其中,所述遮光层的功函数小于所述功函调控层的功函数。相较于现有的显示面板及显示面板的制备方法,本发明通过在遮光层上新增设置功函调控层,使得所述遮光层的功函数小于所述功函调控层的功函数,所述功函调控层与薄膜晶体管阵列层之间的功函数之差大于所述遮光层与所述薄膜晶体管阵列层之间的功函数之差,对阈值电压进行补偿,调正所述阈值电压,防止所述阈值电压偏移程度过大。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种显示面板及显示面板的制备方法。
背景技术
有机发光二极管(OrganicLight-EmittingDiode,OLED)显示器与传统的液晶显示器的显示方式不同,OLED显示器无需背光,具有对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广等优点,被认为是下一代的平面显示器新兴应用技术。
在制作大尺寸氧化物OLED显示基板时,顶栅(Top-gate)结构的氧化物薄膜晶体管(Oxide TFT,Oxide Thin Film Transistor)技术对电压应力、温度和光照比较敏感,严重影响特性。具体地,薄膜晶体管通常受到以下两种较常见的应力:正偏压温度应力(Positive bias temperature stress,PBTS)和负偏压温度光照应力(Negative biastemperature illumination stress,NBTIS),一般情况下,薄膜晶体管在PBTS的作用下向正向漂移,在NBTIS的作用下向负向漂移,这样,当薄膜晶体管在PBTS和NBTIS共同作用下,可保证薄膜晶体管的阈值电压(Vth)在长时间的信赖性评价,即在长期使用过程中,阈值电压正负向漂移中和后,阈值电压可保持稳定。
但是,在实际生产过程中,大尺寸氧化物OLED显示基板在进行信赖性评价的时候,不同区域的Vth变化不一致。对于有源矩阵有机发光二极体面板(Active Matrix OrganicLight Emitting Diode,AMOLED)产品来说,发光层比较靠近薄膜晶体管阵列,因此,半导体氧化物薄膜晶体管由于光照和NBTIS将导致阈值电压Vth负偏。
综上所述,现有技术中显示面板存在对光照比较敏感,光照容易导致阈值电压向负向偏移的技术问题。
发明内容
本发明实施例提供一种显示面板及显示面板的制备方法,用于解决现有技术中显示面板存在对光照比较敏感,光照容易导致阈值电压向负向偏移的技术问题。
为解决上述问题,第一方面,本发明提供一种显示面板,包括:
基板层;
遮光层,设置于所述基板层上;
功函调控层,设置于所述遮光层上;
缓冲层,设置于所述基板层上且包覆所述功函调控层;
薄膜晶体管阵列层,设置于所述缓冲层上;
其中,所述遮光层的功函数小于所述功函调控层的功函数。
在本发明的一些实施例中,所述功函调控层的材料与所述遮光层的材料相同,所述遮光层的材料包括钼、钽、钛、金、铝和铜中一种或多种。
在本发明的一些实施例中,所述功函调控层的功函在4eV~5eV的范围内。
在本发明的一些实施例中,所述功函调控层中氧原子的占比大于所述遮光层中氧原子的占比,所述功函调控层的厚度为1nm~5nm。
在本发明的一些实施例中,还包括钝化层、平坦层和像素电极,所述钝化层和所述平坦层依次层叠于所述薄膜晶体管阵列层上且所述钝化层和所述平坦层中设有第一开孔,所述像素电极设置于所述平坦层上且通过所述第一开孔与所述薄膜晶体管阵列层电性连接。
第二方面,本发明提供一种显示面板的制备方法,所述制备方法用于制备如第一方面中任一所述的显示面板,包括以下步骤:
在基板层上制备图案化的遮光层;
在所述遮光层上制备功函调控层;
在所述基板层和所述功函调控层表面制备缓冲层;
在所述缓冲层上制备薄膜晶体管阵列层;
其中,所述遮光层的功函数小于所述功函调控层的功函数。
在本发明的一些实施例中,在制备所述功函调控层的步骤中包括:采用等离子气体对所述遮光层进行表面处理,形成所述功函调控层;其中,所述功函调控层中氧原子的占比大于所述遮光层中氧原子的占比,所述功函调控层的功函在4eV~5eV的范围内。
在本发明的一些实施例中,所述等离子气体包括氧气和氧化亚氮中的一者或两者,当所述等离子气体包括氧气和氧化亚氮时,所述氧气与所述氧化亚氮的流量比例为1/3~1。
在本发明的一些实施例中,所述等离子气体的密度为108cm-3~1013cm-3,所述等离子气体的压强为40mtorr~100mtorr,所述等离子气体的功率为2000W~8000W。
在本发明的一些实施例中,所述表面处理的反应条件包括:初始真空度小于10- 4Pa,温度为10℃~60℃,湿度为0%。
相较于现有的显示面板及显示面板的制备方法,本发明通过在遮光层上新增设置功函调控层,使得所述遮光层的功函数小于所述功函调控层的功函数,本发明中所述功函调控层与薄膜晶体管阵列层之间的功函数之差大于现有技术中所述遮光层与所述薄膜晶体管阵列层之间的功函数之差,对阈值电压进行补偿,调正所述阈值电压,防止所述阈值电压偏移程度过大。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一个实施例中显示面板的结构示意图;
图2为本发明一个实施例中制备方法的流程图;
图3A~3H为本发明一个实施例中制备方法的分步示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明,给出了以下描述。在以下描述中,为了解释的目的而列出了细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本发明。在其它实例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本发明的描述变得晦涩。因此,本发明并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。
现有技术中显示面板存在对光照比较敏感,光照容易导致阈值电压向负向偏移的技术问题。
基于此,本发明实施例提供一种显示面板及显示面板的制备方法。以下分别进行详细说明。
首先,本发明实施例提供一种显示面板。如图1所示,图1为本发明一个实施例中显示面板的结构示意图。所述显示面板包括:基板层11;遮光层12,设置于所述基板层11上;功函调控层13,设置于所述遮光层12上;缓冲层14,设置于所述基板层11上且包覆所述功函调控层13;薄膜晶体管阵列层15,设置于所述缓冲层14上;
其中,所述遮光层12的功函数小于所述功函调控层13的功函数。
当所述遮光层12的功函数小于所述功函调控层13的功函数,而所述薄膜晶体管阵列层15的功函数没变时,所述遮光层12与所述薄膜晶体管阵列层15之间的功函数之差为所述第一功函数φ1,所述功函调控层13与所述薄膜晶体管阵列层15的之间的功函数为所述第二功函数φ2,第一功函数φ1小于第二功函数φ2。
相较于现有的显示面板及显示面板的制备方法,本发明通过在遮光层12上新增设置功函调控层13,使得所述遮光层12的功函数小于所述功函调控层13的功函数,本发明中所述功函调控层与薄膜晶体管阵列层之间的功函数之差φ2大于现有技术中所述遮光层与所述薄膜晶体管阵列层之间的功函数之差φ1,对阈值电压Vth进行补偿,调正所述阈值电压Vth,防止所述阈值电压Vth偏移程度过大。
在本发明的一个实施例中,所述薄膜晶体管阵列层15包括半导体层151、栅极绝缘层152、栅极层153、源漏极层154和层间绝缘层155。所述半导体层151、所述栅极绝缘层152和所述栅极层153依次层叠于所述功函调控层14上,所述层间绝缘层155设置于所述缓冲层14上且包覆所述栅极层153,所述层间绝缘层155中留有第二开孔,所述源漏极层154设置于所述层间绝缘层155上且通过所述第二开孔与所述半导体层151电性连接。
所述半导体层151的材料优选为金属氧化物,如IGZO、IZTO、IGZTO等,所述半导体层151的厚度优选为所述栅极绝缘层152的材料优选为氧化硅和氮化硅中的一者或两者,如单层的氧化硅或者单层的氮化硅,再如多层氧化硅和氮化硅层叠,所述栅极绝缘层152的厚度优选为所述栅极层153的材料优选为金属层,如Mo、Al、Cu和Ti中的一种或多种组成的合金,再如Mo/Al/Mo构成的叠层结构。所述栅极层153的厚度优选为
如公式所示,Vth指代所述薄膜晶体管阵列层15的阈值电压,φMS指代所述遮光层12或者所述功函调控层13与所述薄膜晶体管阵列层15中所述半导体层151之间的功函数之差,Qf指代固定电荷,Cox指代所述半导体层151的电容,φf指代费米势,Nd指代施主浓度,ε0指代真空介电常数,εs指代相对介电常数,q指代电荷量。在现有技术中和本实施例中,仅有φMS发生变化,其他参数为常量或者未发生变化。
在现有技术中,所述遮光层12为金属层,所述遮光层12与所述半导体层151之间的功函数之差φMS为所述第一功函数φ1。而在本实施例中,由于在所述遮光层12上制备了所述功函调控层13,影响所述薄膜晶体管阵列层15电学性能的膜层为所述功函调控层13,而非所述遮光层12,故所述功函调控层13的功函数与所述薄膜晶体管阵列层15之间的功函数之差φMS为所述第二功函数φ2。由于所述第二功函数φ2大于所述第一功函数φ1,故在其他参数不变的情况下,第二阈值电压Vth2也大于第一阈值电压Vth1,所述第二阈值电压Vth2为本实施例中的初始阈值电压Vth,所述第一阈值电压Vth1为现有技术中的初始阈值电压Vth。在接受光照时,所述第一阈值电压Vth1和所述第二阈值电压Vth2都向负向偏移,偏移后所述第一阈值电压Vth1相较于所述第二阈值电压Vth2更接近标准值。
当然,在本发明的另一个实施例中,也可以改变上述公式中的其他参数,同样可以达到补偿所述初始阈值电压Vth的作用,为所述阈值电压Vth向负向偏移留有余量,以完成偏移后更接近标准值。如改变施主浓度Nd,减小施主载流子浓度Nd,同样可以补偿所述阈值电压Vth。
在上述实施例的基础上,所述功函调控层13的材料与所述遮光层12的材料相同,所述遮光层12的材料包括钼、钽、钛、金、铝和铜中一种或多种。在本实施例中,所述遮光层12的材料优选为耐氧化的金属层,如Mo、Al、Cu、Ti、Ta和Au中的一种或者多种组成的合金,再如Al/Mo、Mo/Al/Mo或Mo/Cu/Mo的叠层结构,所述遮光层12的厚度优选为
所述功函调控层13的功函在4eV~5eV的范围内。在本实施例中,经过试验和仿真模拟,针对本实施例中的产品,当所述功函调控层13的功函数为4eV~5eV时,偏移后的所述阈值电压Vth与标准值差距较小,在允许误差内。
在本发明的实施例中,所述功函调控层13中氧原子的占比大于所述遮光层12中氧原子的占比,所述功函调控层13的厚度为1nm~5nm。在本实施例中,所述功函调控层13中的氧原子占比较高,相较于所述遮光层12,所述功函调控层13为富氧层,所述功函调控层13与所述半导体层151之间的功函数之差较大。
所述显示面板还包括钝化层16、平坦层17和像素电极18,所述钝化层16和所述平坦层17依次层叠于所述薄膜晶体管阵列层15上且所述钝化层16和所述平坦层17中设有第一开孔,所述像素电极18设置于所述平坦层17上且通过所述第一开孔与所述薄膜晶体管阵列层15电性连接。
为了更好地制得本发明实施例中的显示面板,在所述显示面板的基础之上,本发明实施例中还提供一种显示面板的制备方法,所述制备方法用于制备如上述实施例中所述的显示面板。
如图2和图3A~3H所示,图2为本发明一个实施例中制备方法的流程图,图3A~3G为本发明一个实施例中制备方法的分步示意图。本发明实施例提供一种显示面板的制备方法,所述制备方法包括以下步骤:
S1、在基板层11上制备图案化的遮光层12;
具体地,如图3A所示。所述基板层11为玻璃基板,在所述基板层11上沉积一层金属,形成所述遮光层12。
S2、在所述遮光层12上制备功函调控层13;
具体地,如图3B所示。在制备所述功函调控层13的步骤S2中包括:采用等离子气体对所述遮光层12进行表面处理,形成所述功函调控层13;其中,所述功函调控层13中氧原子的占比大于所述遮光层12中氧原子的占比,所述功函调控层13的功函在4eV~5eV的范围内。
S3、在所述基板层11和所述功函调控层13表面制备缓冲层14;
具体地,如图3C所示。所述缓冲层14为绝缘层,包覆所述遮光层12和所述功函调控层13。
S4、在所述缓冲层14上制备薄膜晶体管阵列层15;
具体地,制备所述薄膜晶体管阵列层15的步骤S4中包括:
S401、在所述缓冲层14上沉积一层金属氧化物半导体材料,形成所述半导体层151;如图3D所示。
S402、在所述半导体层151上沉积一层氧化硅或氮化硅,形成所述栅极绝缘层152,在所述栅极绝缘层152上沉积一层金属,形成所述栅极层153,采用黄光制程依次蚀刻出图案化的所述栅极层153和所述栅极绝缘层152,采用等离子处理,所述半导体层151中未被所述栅极层153覆盖的区域形成N+导体层,所述半导体层151中被所述栅极层153覆盖的区域形成薄膜晶体管沟道;如图3E所示。
S403、在所述缓冲层14上沉积所述层间绝缘层155,所述层间绝缘层155包覆所述半导体层151、所述栅极绝缘层152和所述栅极层153,并在所述缓冲层14和所述层间绝缘层155中制备第二过孔;如图3F所示。
S404、在所述层间绝缘层155上制备图案化的所述源漏极层154,所述源漏极层154通过所述第二过孔与所述半导体层151、所述功函调控层13电性连接;如图3G所示。
S405、在所述层间绝缘层155上依次制备所述钝化层16和所述平坦层17,在所述钝化层16和所述平坦层17中制备第一过孔;如图3H所示。
S406、在所述平坦层17上制备所述像素电极18,所述像素电极18通过所述第一过孔与所述源漏极层154电性连接,如图1所示。
其中,所述遮光层12的功函数小于所述功函调控层13的功函数。
优选的,所述等离子气体包括氧气和氧化亚氮中的一者或两者,当所述等离子气体包括氧气和氧化亚氮时,所述氧气与所述氧化亚氮的流量比例为1/3~1。
优选的,所述等离子气体的密度为108cm-3~1013cm-3,所述等离子气体的压强为40mtorr~100mtorr,所述等离子气体的功率为2000W~8000W。所述表面处理的反应条件包括:初始真空度小于10-4Pa,温度为10℃~60℃,湿度为0%。
优选的,所述钝化层16与所述平坦层17之间还设置有高密度等离子体(Highdensity plasma,HDP)层19。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见上文针对其他实施例的详细描述,此处不再赘述。具体实施时,以上各个单元或结构可以作为独立的实体来实现,也可以进行任意组合,作为同一或若干个实体来实现,以上各个单元、结构或操作的具体实施可参见前面的方法实施例,在此不再赘述。
以上对本发明实施例进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种显示面板,其特征在于,包括:
基板层;
遮光层,设置于所述基板层上;
功函调控层,设置于所述遮光层上;
缓冲层,设置于所述基板层上且包覆所述功函调控层;
薄膜晶体管阵列层,设置于所述缓冲层上;
其中,所述遮光层的功函数小于所述功函调控层的功函数。
2.根据权利要求1所述的显示面板,其特征在于,所述功函调控层的材料与所述遮光层的材料相同,所述遮光层的材料包括钼、钽、钛、金、铝和铜中一种或多种。
3.根据权利要求1所述的显示面板,其特征在于,所述功函调控层的功函数在4eV~5eV的范围内。
4.根据权利要求1所述的显示面板,其特征在于,所述功函调控层中氧原子的占比大于所述遮光层中氧原子的占比,所述功函调控层的厚度为1nm~5nm。
5.根据权利要求1所述的显示面板,其特征在于,还包括钝化层、平坦层和像素电极,所述钝化层和所述平坦层依次层叠于所述薄膜晶体管阵列层上且所述钝化层和所述平坦层中设有第一开孔,所述像素电极设置于所述平坦层上且通过所述第一开孔与所述薄膜晶体管阵列层电性连接。
6.一种显示面板的制备方法,其特征在于,包括以下步骤:
在基板层上制备图案化的遮光层;
在所述遮光层上制备功函调控层;
在所述基板层和所述功函调控层表面制备缓冲层;
在所述缓冲层上制备薄膜晶体管阵列层;
其中,所述遮光层的功函数小于所述功函调控层的功函数。
7.根据权利要求6所述的制备方法,其特征在于,在制备所述功函调控层的步骤中包括:采用等离子气体对所述遮光层进行表面处理,形成所述功函调控层;其中,所述功函调控层中氧原子的占比大于所述遮光层中氧原子的占比,所述功函调控层的功函在4eV~5eV的范围内。
8.根据权利要求7所述的制备方法,其特征在于,所述等离子气体包括氧气和氧化亚氮中的一者或两者,当所述等离子气体包括氧气和氧化亚氮时,所述氧气与所述氧化亚氮的流量比例为1/3~1。
9.根据权利要求7所述的制备方法,其特征在于,所述等离子气体的密度为108cm-3~1013cm-3,所述等离子气体的压强为40mtorr~100mtorr,所述等离子气体的功率为2000W~8000W。
10.根据权利要求7所述的制备方法,其特征在于,所述表面处理的反应条件包括:初始真空度小于10-4Pa,温度为10℃~60℃,湿度为0%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110302579.7A CN113097258B (zh) | 2021-03-22 | 2021-03-22 | 显示面板及显示面板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110302579.7A CN113097258B (zh) | 2021-03-22 | 2021-03-22 | 显示面板及显示面板的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113097258A true CN113097258A (zh) | 2021-07-09 |
CN113097258B CN113097258B (zh) | 2022-11-08 |
Family
ID=76669469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110302579.7A Active CN113097258B (zh) | 2021-03-22 | 2021-03-22 | 显示面板及显示面板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113097258B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005050797A (ja) * | 2004-07-07 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP2017098134A (ja) * | 2015-11-26 | 2017-06-01 | 京セラディスプレイ株式会社 | 発光装置 |
CN108231847A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
KR20190069210A (ko) * | 2017-12-11 | 2019-06-19 | 엘지디스플레이 주식회사 | 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
US20190355763A1 (en) * | 2017-12-06 | 2019-11-21 | Boe Technology Group Co., Ltd. | Array substrate, display panel, display apparatus and preparation method therefor |
CN110729357A (zh) * | 2019-10-22 | 2020-01-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
CN111584515A (zh) * | 2020-05-14 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
US20200395433A1 (en) * | 2019-06-11 | 2020-12-17 | Samsung Display Co., Ltd. | Display device |
-
2021
- 2021-03-22 CN CN202110302579.7A patent/CN113097258B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005050797A (ja) * | 2004-07-07 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP2017098134A (ja) * | 2015-11-26 | 2017-06-01 | 京セラディスプレイ株式会社 | 発光装置 |
US20190355763A1 (en) * | 2017-12-06 | 2019-11-21 | Boe Technology Group Co., Ltd. | Array substrate, display panel, display apparatus and preparation method therefor |
KR20190069210A (ko) * | 2017-12-11 | 2019-06-19 | 엘지디스플레이 주식회사 | 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
CN108231847A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
US20200395433A1 (en) * | 2019-06-11 | 2020-12-17 | Samsung Display Co., Ltd. | Display device |
CN110729357A (zh) * | 2019-10-22 | 2020-01-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
CN111584515A (zh) * | 2020-05-14 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113097258B (zh) | 2022-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692975B2 (en) | Thin-film transistor array substrate | |
US10644165B2 (en) | Thin-film transistor, method of fabricating thin-film transistor, and display device | |
TWI559553B (zh) | 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置 | |
US20150357480A1 (en) | Stable metal-oxide thin film transistor and method of making | |
US9087907B2 (en) | Thin film transistor and method of manufacturing the same | |
CN109065616B (zh) | 柔性显示面板及制造方法 | |
WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
US7649583B2 (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
JP2010205987A (ja) | 薄膜トランジスタおよびその製造方法並びに表示装置 | |
US8698251B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
US20170316953A1 (en) | Method for fabricating metallic oxide thin film transistor | |
KR20120042029A (ko) | 표시 장치 및 그 제조 방법 | |
US9741750B2 (en) | Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device | |
CN104282576B (zh) | 一种金属氧化物薄膜晶体管制作方法 | |
WO2019080252A1 (zh) | Oled背板的制作方法 | |
EP3096358B1 (en) | Thin film transistor substrate having high reliability metal oxide semiconductor material | |
US9893193B2 (en) | Thin-film transistor including a gate electrode with a side wall insulating layer and display device | |
US20160336349A1 (en) | Thin film transistor, fabricating method thereof, array substrate and display device | |
KR20070009321A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
WO2019179137A1 (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
CN111900195B (zh) | 显示基板及其制备方法和显示装置 | |
WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 | |
JPWO2014196107A1 (ja) | 薄膜トランジスタ素子とその製造方法及び表示装置 | |
CN108258021B (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
JP7030285B2 (ja) | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |