CN113078133A - 多层布线转接板及其制备方法 - Google Patents

多层布线转接板及其制备方法 Download PDF

Info

Publication number
CN113078133A
CN113078133A CN202110616822.2A CN202110616822A CN113078133A CN 113078133 A CN113078133 A CN 113078133A CN 202110616822 A CN202110616822 A CN 202110616822A CN 113078133 A CN113078133 A CN 113078133A
Authority
CN
China
Prior art keywords
layer
rdl layer
substrate
embedded
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110616822.2A
Other languages
English (en)
Inventor
冯光建
郭西
黄雷
高群
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110616822.2A priority Critical patent/CN113078133A/zh
Publication of CN113078133A publication Critical patent/CN113078133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层布线转接板及其制备方法，在基底中制备与TSV柱相接触的厚度较大的嵌入式RDL层，从而可供大电流通过，可弥补前道工艺制程中不能制备厚金属的不足，同时嵌入基底中的嵌入式RDL层能大大降低RDL层带来的应力，从而可解决转接板的制备及应力问题；位于基底正面的具有多层布线的第一重新布线结构通过金属互联结构为芯片提供再次信号集成的作用，大大减少芯片引脚的数量；位于基底背面的第二重新布线结构则为引出的信号提供封装级别的互联和终端引出功能。

Description

多层布线转接板及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种多层布线转接板及其制备方法。
背景技术
多层布线转接板是指在硅基材质上用RDL金属布线的方式进行多层结构的设置，其中RDL金属层与RDL金属层之间可采用PI或者氧化硅等绝缘层进行隔离，RDL层可采用大马士革或者电镀方式制作。其中，多层布线转接板最早是由前道工艺制作，如包括纳米级的铜大马士革工艺，以及IMD层的抛光工艺，这样做的好处是可以在基板上做出多层布线结构，且基板不会因为图形带来的应力而变形，但是劣势在于前道工艺做的金属线厚度太小，对于需要过大电流的互联点，需要增加布线的宽度，但是对于如FPGA这种动辄数千乃至数万互联引脚的产品，基本没有额外的面积来布较宽的线，这就需要设计厚金属来满足要求。
但是大马士革工艺的IMD层通常采用氧化硅做钝化，厚度一般不会超过2μm，如果需求的线路厚度在几十微米的量级，显然在2μm厚的钝化层上面开槽不能处理这种较厚的线路制备。
因此，提供一种多层布线转接板及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多层布线转接板及其制备方法，用于解决现有技术中难以制备可应用于传输大电流及高质量的多层布线转接板的问题。
为实现上述目的及其他相关目的，本发明提供一种多层布线转接板，所述多层布线转接板包括：
基底及位于所述基底中的TSV柱与嵌入式RDL层，其中，所述TSV柱的第一端显露于所述基底的第一面，所述嵌入式RDL层与所述TSV柱的第二端相接触，且所述嵌入式RDL层显露于所述基底的第二面；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，所述第一重新布线结构包括第一RDL层及第一介电层，且所述第一RDL层与所述TSV柱的第一端相接触；
金属互联结构，所述金属互联结构位于所述第一重新布线结构上，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述嵌入式RDL层相接触，且所述嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔。
可选地，所述嵌入式RDL层的厚度为5μm~50μm；所述第二RDL层的厚度为1μm~5μm。
本发明还提供一种多层布线转接板，所述多层布线转接板包括：
基底及位于所述基底中的TSV柱、第一嵌入式RDL层与第二嵌入式RDL层，其中，所述TSV柱的第一端与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层显露于所述基底的第一面，所述第二嵌入式RDL层与所述TSV柱的第二端相接触，且所述第二嵌入式RDL层显露于所述基底的第二面；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，所述第一重新布线结构包括第一RDL层及第一介电层，所述第一RDL层与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层的厚度大于所述第一RDL层的厚度；
金属互联结构，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述第二嵌入式RDL层相接触，且所述第二嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔。
可选地，所述第一嵌入式RDL层的厚度为5μm~50μm，所述第一RDL层的厚度为1μm~5μm；所述第二嵌入式RDL层的厚度为5μm~50μm，所述第二RDL层的厚度为1μm~5μm。
可选地，包括M层所述第一RDL层，且M≥2；包括N层所述第二RDL层，且N≥2。
本发明还提供一种多层布线转接板的制备方法，包括以下步骤：
提供基底；
于所述基底中形成TSV柱，且所述TSV柱的第一端显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构包括第一RDL层及第一介电层，且所述第一RDL层与所述TSV柱的第一端相接触；
于所述第一重新布线结构上形成金属互联结构，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
提供临时键合衬底，并将所述临时键合衬底与所述金属互联结构相键合；
减薄所述基底，于所述基底中形成显露所述TSV柱的第二端的凹槽，并于所述凹槽中形成嵌入式RDL层，所述嵌入式RDL层与所述TSV柱的第二端相接触；
于所述基底的第二面上形成第二重新布线结构，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述嵌入式RDL层相接触，且所述嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔；
去除所述临时键合衬底，获得所述多层布线转接板。
可选地，形成的所述嵌入式RDL层的厚度为5μm~50μm；形成的所述第二RDL层的厚度为1μm~5μm。
本发明还提供一种多层布线转接板的制备方法，包括以下步骤：
提供基底；
于所述基底中形成第一嵌入式RDL层及TSV柱，所述TSV柱的第一端与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构包括第一RDL层及第一介电层，所述第一RDL层与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层的厚度大于所述第一RDL层的厚度；
于所述第一重新布线结构上形成金属互联结构，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
提供临时键合衬底，并将所述临时键合衬底与所述金属互联结构相键合；
减薄所述基底，于所述基底中形成显露所述TSV柱的第二端的凹槽，并于所述凹槽中形成第二嵌入式RDL层，所述第二嵌入式RDL层与所述TSV柱的第二端相接触；
于所述基底的第二面上形成第二重新布线结构，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述第二嵌入式RDL层相接触，且所述第二嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔；
去除所述临时键合衬底，获得所述多层布线转接板。
可选地，于所述基底中形成所述第一嵌入式RDL层及TSV柱的步骤包括：
于所述基底中形成沟槽，并在所述沟槽的底部形成与所述沟槽相贯通的TSV孔；
采用电镀法形成填充所述TSV孔及沟槽的金属层；
进行平坦化处理，获得位于所述基底中的所述第一嵌入式RDL层及TSV柱。
可选地，形成的所述第一嵌入式RDL层的厚度为5μm~50μm，形成的所述第一RDL层的厚度为1μm~5μm；形成的所述第二嵌入式RDL层的厚度为5μm~50μm，形成的所述第二RDL层的厚度为1μm~5μm。
如上所述，本发明的多层布线转接板及其制备方法，在基底中制备与TSV柱相接触的厚度较大的嵌入式RDL层，从而可供大电流通过，可弥补前道工艺制程中不能制备厚金属的不足，同时嵌入基底中的嵌入式RDL层能大大降低RDL层带来的应力，从而可解决转接板的制备及应力问题；位于基底正面的具有多层布线的第一重新布线结构通过金属互联结构为芯片提供再次信号集成的作用，大大减少芯片引脚的数量；位于基底背面的第二重新布线结构则为引出的信号提供封装级别的互联和终端引出功能。
附图说明
图1显示为本发明实施例一中制备多层布线转接板的工艺流程示意图。
图2显示为本发明实施例一中基底的结构示意图。
图3显示为本发明实施例一中于基底中形成TSV孔后的结构示意图。
图4显示为本发明实施例一中填充TSV孔后的结构示意图。
图5显示为本发明实施例一中形成TSV柱后的结构示意图。
图6显示为本发明实施例一中形成第一重新布线结构后的结构示意图。
图7显示为本发明实施例一中形成金属互联结构后的结构示意图。
图8显示为本发明实施例一中于基底中形成显露TSV柱的凹槽后的结构示意图。
图9显示为本发明实施例一中于凹槽中形成嵌入式RDL层后的结构示意图。
图10显示为本发明实施例一中形成第二介电层后的结构示意图。
图11显示为本发明实施例一中形成第二RDL层后的结构示意图。
图12显示为本发明实施例一中形成第二互联孔后的结构示意图。
图13显示为本发明实施例二中制备多层布线转接板的工艺流程示意图。
图14显示为本发明实施例二中于基底中形成沟槽后的结构示意图。
图15显示为本发明实施例二中在沟槽的底部形成TSV孔后的结构示意图。
图16显示为本发明实施例二中填充沟槽及TSV孔后的结构示意图。
图17显示为本发明实施例二中形成第一嵌入式RDL层及TSV柱后的结构示意图。
图18显示为本发明实施例二中形成第一重新布线结构后的结构示意图。
图19显示为本发明实施例二中形成金属互联结构后的结构示意图。
图20显示为本发明实施例二中于基底中形成显露TSV柱的凹槽后的结构示意图。
图21显示为本发明实施例二中于凹槽中形成第二嵌入式RDL层后的结构示意图。
图22显示为本发明实施例二中形成第二介电层后的结构示意图。
图23显示为本发明实施例二中形成第二RDL层后的结构示意图。
图24显示为本发明实施例二中形成第二互联孔后的结构示意图。
元件标号说明
111、121-基底；112、123-TSV孔；122-沟槽；113、125-TSV柱；124-第一嵌入式RDL层；210、220-第一重新布线结构；211、221-第一RDL层；212、222-第一介电层；310、320-金属互联结构；311、321-UBM层；312、322-钝化层；313、323-第一互联孔；114、126-凹槽；115-嵌入式RDL层；127-第二嵌入式RDL层；410、420-第二重新布线结构；411、421-第二RDL层；412、422-第二介电层；413、423-第二互联孔。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图12，本实施例提供一种多层布线转接板，所述多层布线转接板包括：
基底111及位于所述基底111中的TSV柱113与嵌入式RDL层115，其中，所述TSV柱113的第一端显露于所述基底111的第一面，所述嵌入式RDL层115与所述TSV柱113的第二端相接触，且所述嵌入式RDL层115显露于所述基底111的第二面；
第一重新布线结构210，所述第一重新布线结构210位于所述基底111的第一面上，所述第一重新布线结构210包括第一RDL层211及第一介电层212，且所述第一RDL层211与所述TSV柱113的第一端相接触；
金属互联结构310，所述金属互联结构310位于所述第一重新布线结构210上，所述金属互联结构310包括UBM层311及钝化层312，所述UBM层311与所述第一RDL层211相接触，且所述钝化层312中具有显露所述UBM层311的第一互联孔313；
第二重新布线结构410，所述第二重新布线结构410位于所述基底111的第二面上，所述第二重新布线结构410包括第二RDL层411及第二介电层412，所述第二RDL层411与所述嵌入式RDL层115相接触，且所述嵌入式RDL层115的厚度大于所述第二RDL层411的厚度，所述第二介电层412中具有显露所述第二RDL层411的第二互联孔413。
作为示例，所述嵌入式RDL层115的厚度为5μm~50μm；所述第二RDL层411的厚度为1μm~5μm。
本实施例的所述多层布线转接板，通过位于所述基底111中的厚度较大的所述嵌入式RDL层115，从而可供大电流通过，可弥补前道工艺制程中不能制备厚金属的不足，同时嵌入所述基底111中的所述嵌入式RDL层115能大大降低RDL层带来的应力，从而可解决转接板的制备及应力问题；位于所述基底111正面的具有多层布线的所述第一重新布线结构210通过所述金属互联结构310为芯片提供再次信号集成的作用，大大减少芯片引脚的数量；位于所述基底111背面的所述第二重新布线结构410则为引出的信号提供封装级别的互联和终端引出功能。
参阅图1~图12，本实施例还提供一种多层布线转接板的制备方法，以下结合附图，对本申请中的所述多层布线转接板的具体结构及制备方法进行介绍。
首先，参阅图1，进行步骤S1：提供基底111。
具体的，所述基底111可包括硅基底，且所述基底111可采用晶圆级基底，即所述晶圆级基底的尺寸可包括4寸~12寸，如4寸、6寸、8寸及12寸等，厚度范围可为200μm~2000μm，如200μm、500μm、1000μm及2000μm等，也可以是其他材质，如玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，其主要功能是提供支撑作用。有关所述基底111的材质、厚度及尺寸并非局限于此，此处不作过分限制。
接着，参阅图2~图5，进行步骤S2：于所述基底111中形成TSV柱113，且所述TSV柱113的第一端显露于所述基底111的第一面。
具体的，于所述基底111中形成所述TSV柱113的步骤可包括：
如图3，先通过光刻、刻蚀工艺在所述基底111中制作TSV孔112，所述TSV孔112的直径范围可为1μm~1000μm，如1μm、10μm、100μm、500μm、1000μm等；深度可为10μm~1000μm，如10μm、100μm、500μm、1000μm等。
接着，在所述基底111的第一面上沉积如氧化硅或氮化硅等的绝缘层（未图示），或者直接进行热氧化，以形成氧化硅的绝缘层，其中，所述绝缘层的厚度范围可为10nm~100μm，如10nm、1μm、10μm、50μm、100μm等；有关所述绝缘层的形成方法、材质及厚度，此处不作过分限制。
接着，通过物理溅射、磁控溅射或者蒸镀工艺在所述绝缘层上方制作种子层（未图示），所述种子层的厚度范围可为1nm~100μm，如1nm、1μm、10μm、50μm、100μm等，且所述种子层可以是一层也可以是多层叠层，且所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；有关所述种子层的形成方法、材质及厚度，此处不作过分限制。
接着，如图4，沉积金属，所述金属的材质可为铜，但并非局限于此，本实施例中采用铜金属充满所述TSV孔112，且在200度到500度温度下使铜致密，以形成铜材质的TSV柱113。
接着，如图5，可采用CMP工艺，去除位于所述基底111的第一面上的多余金属材质，以显露所述TSV柱113的第一端，其中，位于所述基底111的第一面上的所述绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，但也可以保留，至此完成所述TSV柱113的制备。
接着，参阅图6，进行步骤S3：于所述基底111的第一面上形成第一重新布线结构210，所述第一重新布线结构210包括第一RDL层211及第一介电层212，且所述第一RDL层211与所述TSV柱113的第一端相接触。
具体的，形成所述第一重新布线结构210的步骤可包括：先在所述基底111的第一面上形成种子层（未图示），然后涂覆光刻胶（未图示），进行曝光显影后得到图形化的所述光刻胶层，然后可采用电镀法形成所述第一RDL层211，并去除所述光刻胶层及种子层；接着形成所述第一介电层212，且所述第一介电层212上面具有互联孔，以便形成的多层RDL层之间的连接。其中，所述第一重新布线结构210可包括M层所述第一RDL层211，且M≥2。所述第一介电层212可以是氧化硅材质，也可以是PI胶等，所述第一RDL层211可以为铜金属布线，也可为其他金属布线，有关所述第一重新布线结构210的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择
接着，参阅图7，进行步骤S4：于所述第一重新布线结构210上形成金属互联结构310，所述金属互联结构310包括UBM层311及钝化层312，所述UBM层311与所述第一RDL层211相接触，且所述钝化层312中具有显露所述UBM层311的第一互联孔313。
其中，通过所述第一互联孔313便于后续器件与所述UBM层311的连接，所述UBM层311作为互联焊盘应用，材质可为铜金属但并非局限于此，所述钝化层312的材质可为PI，但并非局限于此，所述钝化层312也可以是氧化硅、氮化硅等绝缘层。
接着，进行步骤S5：提供临时键合衬底（未图示），并将所述临时键合衬底与所述金属互联结构310相键合。
具体的，可先提供临时键合的载片（未图示），用临时键合的工艺把所述载片跟所述金属互联结构310键合在一起，以通过所述载片保护所述金属互联结构310，并以所述载片作为支撑，以减薄所述基底111。其中，所述载片可包括尺寸为4寸、6寸、8寸及12寸的硅晶圆载片，所述载片也可以是其他材质，如包括玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，也可以是钛、铜、铝、银、钯、金、铊、锡、镍等金属材料，其主要功能是提供支撑作用，有关所述载片的具体种类、厚度及键合方法此处不作限制。
接着，参阅图8及图9，进行步骤S6：减薄所述基底111，于所述基底111中形成显露所述TSV柱113的第二端的凹槽114，并于所述凹槽114中形成嵌入式RDL层115，所述嵌入式RDL层115与所述TSV柱113的第二端相接触。
其中，形成所述凹槽114的方法可采用干法刻蚀，且在沉积金属形成所述嵌入式RDL层115后，还可包括平坦化的处理步骤，以得到平整表面。
接着，参阅图10~图12，进行步骤S7：于所述基底111的第二面上形成第二重新布线结构410，所述第二重新布线结构410包括第二RDL层411及第二介电层412，所述第二RDL层411与所述嵌入式RDL层115相接触，且所述嵌入式RDL层115的厚度大于所述第二RDL层的厚度411，所述第二介电层412中具有显露所述第二RDL层411的第二互联孔413。
具体的，所述第二介电层412可以是氧化硅材质，也可以是PI胶等，所述第二RDL层411可以为铜金属布线，也可为其他金属布线，有关所述第二重新布线结构410的制备方法、材质及结构，此处不作限定，具体可根据需要进行选择。
作为示例，形成的所述嵌入式RDL层115的厚度为5μm~50μm；形成的所述第二RDL层411的厚度为1μm~5μm。
具体的，所述嵌入式RDL层115的厚度可为5μm、10μm、25μm、50μm等，形成的所述第二RDL层411的厚度可为1μm、2μm、4μm、5μm等。通过位于所述基底111中的厚度较大的所述嵌入式RDL层115，从而可供大电流通过，可弥补前道工艺制程中不能制备厚金属的不足，同时嵌入所述基底111中的所述嵌入式RDL层115能大大降低RDL层带来的应力，从而可解决转接板的制备及应力问题；位于所述基底111正面的具有多层布线的所述第一重新布线结构210通过所述金属互联结构310为芯片提供再次信号集成的作用，大大减少芯片引脚的数量；位于所述基底111背面的所述第二重新布线结构410则为引出的信号提供封装级别的互联和终端引出功能。
最后，进行步骤S8：去除所述临时键合衬底，获得所述多层布线转接板。
实施例二
参阅图24，本实施例还提供一种多层布线转接板，该多层布线转接板与实施例一中的所述多层布线转接板的区别主要在于：本实施例中在基底的相对两面均具有嵌入式RDL层。
具体的，所述多层布线转接板包括：
基底121及位于所述基底121中的TSV柱125、第一嵌入式RDL层124与第二嵌入式RDL层127，其中，所述TSV柱121的第一端与所述第一嵌入式RDL层124相接触，且所述第一嵌入式RDL层124显露于所述基底111的第一面，所述第二嵌入式RDL层127与所述TSV柱125的第二端相接触，且所述第二嵌入式RDL层127显露于所述基底121的第二面；
第一重新布线结构220，所述第一重新布线结构220位于所述基底121的第一面上，所述第一重新布线结构220包括第一RDL层221及第一介电层222，所述第一RDL层221与所述第一嵌入式RDL层124相接触，且所述第一嵌入式RDL层124的厚度大于所述第一RDL层221的厚度；
金属互联结构320，所述金属互联结构320包括UBM层321及钝化层322，所述UBM层321与所述第一RDL层221相接触，且所述钝化层322中具有显露所述UBM层321的第一互联孔323；
第二重新布线结构420，所述第二重新布线结构420位于所述基底121的第二面上，所述第二重新布线结构420包括第二RDL层421及第二介电层422，所述第二RDL层421与所述第二嵌入式RDL层127相接触，且所述第二嵌入式RDL层127的厚度大于所述第二RDL层421的厚度，所述第二介电层422中具有显露所述第二RDL层421的第二互联孔423。
作为示例，所述第一嵌入式RDL层124的厚度为5μm~50μm，所述第一RDL层221的厚度为1μm~5μm；所述第二嵌入式RDL层127的厚度为5μm~50μm，所述第二RDL层421的厚度为1μm~5μm。
作为示例，包括M层所述第一RDL层221，且M≥2；包括N层所述第二RDL层421，且N≥2。
本实施例的所述多层布线转接板，通过位于所述基底121中的厚度较大的所述第一嵌入式RDL层124及第二嵌入式RDL层127，从而可供大电流通过，可弥补前道工艺制程中不能制备厚金属的不足，同时嵌入所述基底121中的嵌入式RDL层能大大降低RDL层带来的应力，从而可解决转接板的制备及应力问题；位于所述基底121正面的具有多层布线的所述第一重新布线结构220通过所述金属互联结构320为芯片提供再次信号集成的作用，大大减少芯片引脚的数量；位于所述基底121背面的所述第二重新布线结构420则为引出的信号提供封装级别的互联和终端引出功能。
参阅图13~图24，本实施例还提供一种多层布线转接板的制备方法，以下结合附图，对本申请中的所述多层布线转接板的具体结构及制备方法进行介绍。
首先，进行步骤S1’：提供基底121，有关所述基底121的材质、尺寸等可参阅实施例一，此处不作赘述。
接着，参阅图14~图17，进行步骤S2’： 于所述基底121中形成第一嵌入式RDL层124及TSV柱125，所述TSV柱125的第一端与所述第一嵌入式RDL层124相接触，且所述第一嵌入式RDL层124显露于所述基底121的第一面。
作为示例，于所述基底121中形成所述第一嵌入式RDL层124及TSV柱125的步骤可包括：
于所述基底121中形成沟槽122，并在所述沟槽122的底部形成与所述沟槽122相贯通的TSV孔123，如图14及图15；
采用电镀法形成填充所述TSV孔123及沟槽122的金属层，如图16；
进行平坦化处理，获得位于所述基底121中的所述第一嵌入式RDL层124及TSV柱125，如图17。
其中，形成所述第一嵌入式RDL层124及TSV柱125的材质可包括铜金属，但并非局限于此。
接着，参阅图18，进行步骤S3’：于所述基底121的第一面上形成第一重新布线结构220，所述第一重新布线结构220包括第一RDL层221及第一介电层222，所述第一RDL层221与所述第一嵌入式RDL层124相接触，且所述第一嵌入式RDL层124的厚度大于所述第一RDL层221的厚度。有关所述第一重新布线结构220的制备可参阅实施例一，此处不作赘述。
接着，参阅图19，进行步骤S4’：于所述第一重新布线结220上形成金属互联结构320，所述金属互联结构320包括UBM层321及钝化层322，所述UBM层321与所述第一RDL层124相接触，且所述钝化层322中具有显露所述UBM层321的第一互联孔323。有关所述金属互联结构320的制备可参阅实施例一，此处不作赘述。
接着，进行步骤S5’：提供临时键合衬底（未显示），并将所述临时键合衬底与所述金属互联结构320相键合，有关所述临时键合衬底的种类可参阅实施例一，此处不作赘述。
接着，参阅图20及图21，进行步骤S6’：减薄所述基底121，于所述基底121中形成显露所述TSV柱125的第二端的凹槽126，如图21，于所述凹槽126中形成第二嵌入式RDL层127，所述第二嵌入式RDL层127与所述TSV柱125的第二端相接触。有关所述第二嵌入式RDL层127的制备、材质等可参阅实施例一，此处不作赘述。
接着，参阅图22~图24，进行步骤S7’：于所述基底121的第二面上形成第二重新布线结构420，所述第二重新布线结构420包括第二RDL层421及第二介电层422，所述第二RDL层421与所述第二嵌入式RDL层127相接触，且所述第二嵌入式RDL层127的厚度大于所述第二RDL层421的厚度，所述第二介电层422中具有显露所述第二RDL层421的第二互联孔423。有关所述第二重新布线结构420的材质、制备方法均可参阅实施例一，此处不作赘述。
最后，进行步骤S8’：去除所述临时键合衬底，获得所述多层布线转接板。
作为示例，形成的所述第一嵌入式RDL层124的厚度为5μm~50μm，如可为5μm、10μm、25μm、50μm等，形成的所述第一RDL层221的厚度为1μm~5μm，如可为1μm、2μm、4μm、5μm等；形成的所述第二嵌入式RDL层127的厚度为5μm~50μm，如可为5μm、10μm、25μm、50μm等，形成的所述第二RDL层421的厚度为1μm~5μm，如可为1μm、2μm、4μm、5μm等。
作为示例，包括M层所述第一RDL层221，且M≥2；包括N层所述第二RDL层421，且N≥2。
综上所述，本发明的多层布线转接板及其制备方法，在基底中制备与TSV柱相接触的厚度较大的嵌入式RDL层，从而可供大电流通过，可弥补前道工艺制程中不能制备厚金属的不足，同时嵌入基底中的嵌入式RDL层能大大降低RDL层带来的应力，从而可解决转接板的制备及应力问题；位于基底正面的具有多层布线的第一重新布线结构通过金属互联结构为芯片提供再次信号集成的作用，大大减少芯片引脚的数量；位于基底背面的第二重新布线结构则为引出的信号提供封装级别的互联和终端引出功能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种多层布线转接板，其特征在于，所述多层布线转接板包括：
基底及位于所述基底中的TSV柱与嵌入式RDL层，其中，所述TSV柱的第一端显露于所述基底的第一面，所述嵌入式RDL层与所述TSV柱的第二端相接触，且所述嵌入式RDL层显露于所述基底的第二面；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，所述第一重新布线结构包括第一RDL层及第一介电层，且所述第一RDL层与所述TSV柱的第一端相接触；
金属互联结构，所述金属互联结构位于所述第一重新布线结构上，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述嵌入式RDL层相接触，且所述嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔。
2.根据权利要求1所述的多层布线转接板，其特征在于：所述嵌入式RDL层的厚度为5μm~50μm；所述第二RDL层的厚度为1μm~5μm。
3.一种多层布线转接板，其特征在于，所述多层布线转接板包括：
基底及位于所述基底中的TSV柱、第一嵌入式RDL层与第二嵌入式RDL层，其中，所述TSV柱的第一端与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层显露于所述基底的第一面，所述第二嵌入式RDL层与所述TSV柱的第二端相接触，且所述第二嵌入式RDL层显露于所述基底的第二面；
第一重新布线结构，所述第一重新布线结构位于所述基底的第一面上，所述第一重新布线结构包括第一RDL层及第一介电层，所述第一RDL层与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层的厚度大于所述第一RDL层的厚度；
金属互联结构，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
第二重新布线结构，所述第二重新布线结构位于所述基底的第二面上，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述第二嵌入式RDL层相接触，且所述第二嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔。
4.根据权利要求3所述的多层布线转接板，其特征在于：所述第一嵌入式RDL层的厚度为5μm~50μm，所述第一RDL层的厚度为1μm~5μm；所述第二嵌入式RDL层的厚度为5μm~50μm，所述第二RDL层的厚度为1μm~5μm。
5.根据权利要求3所述的多层布线转接板，其特征在于：包括M层所述第一RDL层，且M≥2；包括N层所述第二RDL层，且N≥2。
6.一种多层布线转接板的制备方法，其特征在于，包括以下步骤：
提供基底；
于所述基底中形成TSV柱，且所述TSV柱的第一端显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构包括第一RDL层及第一介电层，且所述第一RDL层与所述TSV柱的第一端相接触；
于所述第一重新布线结构上形成金属互联结构，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
提供临时键合衬底，并将所述临时键合衬底与所述金属互联结构相键合；
减薄所述基底，于所述基底中形成显露所述TSV柱的第二端的凹槽，并于所述凹槽中形成嵌入式RDL层，所述嵌入式RDL层与所述TSV柱的第二端相接触；
于所述基底的第二面上形成第二重新布线结构，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述嵌入式RDL层相接触，且所述嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔；
去除所述临时键合衬底，获得所述多层布线转接板。
7.根据权利要求6所述的多层布线转接板的制备方法，其特征在于：形成的所述嵌入式RDL层的厚度为5μm~50μm；形成的所述第二RDL层的厚度为1μm~5μm。
8.一种多层布线转接板的制备方法，其特征在于，包括以下步骤：
提供基底；
于所述基底中形成第一嵌入式RDL层及TSV柱，所述TSV柱的第一端与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层显露于所述基底的第一面；
于所述基底的第一面上形成第一重新布线结构，所述第一重新布线结构包括第一RDL层及第一介电层，所述第一RDL层与所述第一嵌入式RDL层相接触，且所述第一嵌入式RDL层的厚度大于所述第一RDL层的厚度；
于所述第一重新布线结构上形成金属互联结构，所述金属互联结构包括UBM层及钝化层，所述UBM层与所述第一RDL层相接触，且所述钝化层中具有显露所述UBM层的第一互联孔；
提供临时键合衬底，并将所述临时键合衬底与所述金属互联结构相键合；
减薄所述基底，于所述基底中形成显露所述TSV柱的第二端的凹槽，并于所述凹槽中形成第二嵌入式RDL层，所述第二嵌入式RDL层与所述TSV柱的第二端相接触；
于所述基底的第二面上形成第二重新布线结构，所述第二重新布线结构包括第二RDL层及第二介电层，所述第二RDL层与所述第二嵌入式RDL层相接触，且所述第二嵌入式RDL层的厚度大于所述第二RDL层的厚度，所述第二介电层中具有显露所述第二RDL层的第二互联孔；
去除所述临时键合衬底，获得所述多层布线转接板。
9.根据权利要求8所述的多层布线转接板的制备方法，其特征在于，于所述基底中形成所述第一嵌入式RDL层及TSV柱的步骤包括：
于所述基底中形成沟槽，并在所述沟槽的底部形成与所述沟槽相贯通的TSV孔；
采用电镀法形成填充所述TSV孔及沟槽的金属层；
进行平坦化处理，获得位于所述基底中的所述第一嵌入式RDL层及TSV柱。
10.根据权利要求8所述的多层布线转接板的制备方法，其特征在于：形成的所述第一嵌入式RDL层的厚度为5μm~50μm，形成的所述第一RDL层的厚度为1μm~5μm；形成的所述第二嵌入式RDL层的厚度为5μm~50μm，形成的所述第二RDL层的厚度为1μm~5μm。
CN202110616822.2A 2021-06-03 2021-06-03 多层布线转接板及其制备方法 Pending CN113078133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110616822.2A CN113078133A (zh) 2021-06-03 2021-06-03 多层布线转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110616822.2A CN113078133A (zh) 2021-06-03 2021-06-03 多层布线转接板及其制备方法

Publications (1)

Publication Number Publication Date
CN113078133A true CN113078133A (zh) 2021-07-06

Family

ID=76616971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110616822.2A Pending CN113078133A (zh) 2021-06-03 2021-06-03 多层布线转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN113078133A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316920A (zh) * 2023-09-15 2023-12-29 江苏卓胜微电子股份有限公司 半导体结构及其制备方法
CN117393523A (zh) * 2023-12-07 2024-01-12 浙江集迈科微电子有限公司 一种用于贴装的多层布线转接板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20120058114A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US20150054136A1 (en) * 2012-03-30 2015-02-26 Silex Microsystems Ab Method of providing a via hole and routing structure
US20150179475A1 (en) * 2012-07-26 2015-06-25 Unimicron Technology Corporation Method of fabricating packaging substrate having a through-holed interposer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20120058114A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US20150054136A1 (en) * 2012-03-30 2015-02-26 Silex Microsystems Ab Method of providing a via hole and routing structure
US20150179475A1 (en) * 2012-07-26 2015-06-25 Unimicron Technology Corporation Method of fabricating packaging substrate having a through-holed interposer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316920A (zh) * 2023-09-15 2023-12-29 江苏卓胜微电子股份有限公司 半导体结构及其制备方法
CN117393523A (zh) * 2023-12-07 2024-01-12 浙江集迈科微电子有限公司 一种用于贴装的多层布线转接板及其制备方法
CN117393523B (zh) * 2023-12-07 2024-03-08 浙江集迈科微电子有限公司 一种用于贴装的多层布线转接板及其制备方法

Similar Documents

Publication Publication Date Title
US20230005850A1 (en) Element with routing structure in bonding layer
TWI411084B (zh) 半導體元件與其形成方法
US11462458B2 (en) Semiconductor device and method of manufacture
US8158489B2 (en) Formation of TSV backside interconnects by modifying carrier wafers
TWI518858B (zh) 半導體裝置及其製造方法
JP5271985B2 (ja) 集積回路構造
TWI466258B (zh) 電性通透連接及其形成方法
TW201113992A (en) Chip package and fabrication method thereof
US20210391242A1 (en) Fan-Out Package Structure and Method
US10978416B2 (en) Dual bond pad structure for photonics
US9455162B2 (en) Low cost interposer and method of fabrication
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN113078133A (zh) 多层布线转接板及其制备方法
US11621214B2 (en) Semiconductor package and method for manufacturing the same
CN112687651A (zh) 封装结构及其形成方法
CN112490187B (zh) 半导体互联结构及其制备方法
CN112992851B (zh) 转接板及其制备方法
CN113035833B (zh) 多层布线转接板及其制备方法
CN113035834B (zh) 转接板及其制备方法
CN108054137B (zh) 金属互连结构及其制作方法
EP4385944A1 (en) A method for bonding and interconnecting micro-electronic components
US20220359268A1 (en) Through wafer isolation element backside processing
TWI794729B (zh) 半導體裝置與結構及其製造方法
WO2022261806A1 (zh) 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
CN113471161A (zh) 用于射频传输的多层布线转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210706