CN113055025B - 可重构的极化码与低密度奇偶校验码译码器 - Google Patents

可重构的极化码与低密度奇偶校验码译码器 Download PDF

Info

Publication number
CN113055025B
CN113055025B CN202110269830.4A CN202110269830A CN113055025B CN 113055025 B CN113055025 B CN 113055025B CN 202110269830 A CN202110269830 A CN 202110269830A CN 113055025 B CN113055025 B CN 113055025B
Authority
CN
China
Prior art keywords
rdu
decoding
reconfigurable
code
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110269830.4A
Other languages
English (en)
Other versions
CN113055025A (zh
Inventor
林婷
曹姗
江立旻
张舜卿
徐树公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202110269830.4A priority Critical patent/CN113055025B/zh
Publication of CN113055025A publication Critical patent/CN113055025A/zh
Application granted granted Critical
Publication of CN113055025B publication Critical patent/CN113055025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种可重构的极化码与低密度奇偶校验码译码器，包括：RDU集群、译码控制器、存储控制器和可重构存储器，其中：译码控制器根据译码方式和译码模式对RDU集群中的每个码字的RDU进行动态重新分组、生成指令字并输出至RDU集群和存储控制器，存储控制器根据指令字生成对应的读写控制信号和地址信号并输出至可重构存储器进行读写控制，可重构存储器从RDU集群读取信息数据写入或者读取信息输出至RDU集群。本发明利用LDPC码和极化码的BP译码算法的相似性，实现了可重构的LDPC码和极化码的可重构译码器，与分别单独实现LDPC译码和极化码译码相比节省了硬件资源，提高了硬件资源利用率。

Description

可重构的极化码与低密度奇偶校验码译码器
技术领域
本发明涉及的是一种无线通信领域的技术，具体是一种与5G标准兼容的可重构的极化码与低密度奇偶校验码译码器。
背景技术
LDPC码和Polar码都能够用置信传播(beliefpropagation，BP)译码的方式实现译码，且两种码字的BP译码算法的计算具有较高的相似性，使得实现可重构的译码结构是可行的。尽管极化码和LDPC码已被证明可同时提供可靠的控制信令和高吞吐量数据传输，但译码复杂度通常很高。从硬件资源角度来看，以独立方式分别构建极化和LDPC译码器肯定会导致硬件资源的浪费，因此可重构的译码体系结构来实现能够对极化码和LDPC码译码的译码器结构是非常必要的，特别是对于硬件资源有限并且受电池限制的5G终端来说。有基于(12,6)的LDPC码设计实现的可重构译码单器，而在5G标准中，LDPC码字的长度要长得多，并且码字的种类也非常多，设计的这种LDPC码和polar码可重构译码器难以直接扩展运用到5G标准下的码字译码中去。
发明内容
本发明针对现有可重构译码架构中，支持有限的码字长度，LDPC码字扩展到大码字长度是困难且效率低的困难，提出一种可重构的极化码与低密度奇偶校验码译码器，利用LDPC 码和极化码的BP译码算法的相似性，实现了可重构的LDPC码和polar码的可重构译码器，与分别单独实现LDPC译码和极化码译码相比节省了硬件资源，提高了硬件资源利用率。
本发明是通过以下技术方案实现的：
本发明涉及一种可重构的极化码与低密度奇偶校验码译码器，包括：可重构译码单元 (Reconfigurable Decoding Unit，RDU)集群、译码控制器、存储控制器和可重构存储器，其中：译码控制器根据译码方式和译码模式对RDU集群中的每个码字的RDU进行动态重新分组、生成指令字并输出至RDU集群和存储控制器，存储控制器根据指令字生成对应的读写控制信号和地址信号并输出至可重构存储器进行读写控制，可重构存储器从RDU集群读取信息数据写入或者读取信息输出至RDU集群。
所述的译码器能够实现LDPC译码模式和极化码译码模式，兼容5G R15标准。
所述的RDU集群由多个彼此之间没有直接的数据通信的RDU组成，在不同的译码方式和译码模式下，多个RDU分别组织为不同数量的RDU阵列，以单指令多数据的方式加速对同一码字的译码，不同的RDU阵列用于对不同码字的并行译码。
所述的不同数量的RDU阵列是指：
①当一个码字在一次译码迭代中所需要的RDU个数大于RDU总数时，将所有RDU组织在一个RDU阵列中；
②当一个码字在一次译码迭代中所需要的RDU个数小于RDU总数时，将RDU集群分成多个RDU阵列，并将一次迭代所需的RDU数量合并为一个RDU阵列，使用同一个阵列中的RDU加速对一个码字的译码；
所述的RDU集群中的RDU个数为NR DU＝I×J，其中：RDU阵列个数为J，RDU阵列中的RDU个数为I，I和J的值由码字长度、RDU的数目、H矩阵的子矩阵大小和译码模式决定。
对于LDPC码，同一个RDU阵列中的RDU更新同一个子矩阵中的检查节点的消息。
对于LDPC码，需要根据3GPPR15支持两种速率兼容的基图(BaseGraph 1，BG1)和Base Graph2(BG2)进行数据信道编码。BG1用于较大的块长度和较高的数据速率，而BG2用于较小的块长度和较低的数据速率。
LDPC码的编码和译码基于H矩阵，BG1和BG2的H矩阵大小分别为46×68和42×52。在H矩阵中，每个元素hi，j为一个Z×Z子矩阵，而hi，j∈{-，0，1，2，…}，其中：“-”为一个大小为 Z×Z的零矩阵，“1”为大小为Z×Z的单位矩阵I(Pi，j)，“n”为一个大小为Z×Z的循环移位矩阵，从一个大小为Z×Z的单位矩阵向右循环移位mod(n，Z)得到。Z的值由3GPPR15指定到51个不同的值，范围从2到384。Z的值可分为8个集合，每一个集合对应一个LDPC码校验矩阵中子矩阵的大小，即扩展因子(liftingsize)x，x∈{2，3，5，7，9，11，13，15}。在每个集合中，Z＝ x×2y，其中y＝[0，log2(384/x)]。
由于LDPC码和极值码的码字长度、H矩阵和liftingsize根据标准有显著变化，因此对于RDU集群的特定设置，硬件利用率通常很低。因此，为了支持灵活的译码要求和提高硬件利用率，所提出的RDU集群可以根据译码方式和译码模式重新配置成不同数量的RDU阵列。
技术效果
本发明整体解决了现有技术无法同时支持3GPP技术规范38.212的LDPC码和极化码的译码。
与现有技术相比，本发明RDU集群的模式能够适应5G标准下不同码长码字的译码，在不同码长码字下都能够保证较高的硬件利用率的同时，完全兼容3GPPR15标准并支持多达20 种译码模式，可动态配置多级并行的RDU阵列，在吞吐量和硬件利用率最大化的情况下，完全适应5G标准。
附图说明
图1为(6,4)LDPC码因子图；
图2为(8,4)极化码因子图；
图3为本发明可重构译码器示意图；
图4为解码LDPC码时，RDU集群的结构和时序示意图；
图5为解码极化码时，RDU集群的结构和时序示意图。
具体实施方式
如图3所示，为本实施例涉及一种可重构的极化码与低密度奇偶校验码译码器，包括： RDU集群、译码控制器、存储控制器和可重构存储器，其中：RDU集群进行基于迭代的LDPC 译码或基于置信传播译码算法的极化码译码，译码控制器根据当前的译码模式和状态机状态生成控制信号，分别控制存储控制器和RDU集群，存储控制器根据译码控制器的控制信号，生成对应的读写控制信号和地址信号并输出至可重构存储器进行读写控制，可重构存储器按照读写控制信号和地址信号从RDU集群读取信息数据写入或者读取信息输出至RDU集群。
如图1所示，所述的RDU集群，通过以下方式进行LDPC译码：针对(N，K)LDPC码的(N-K)×N奇偶校验矩阵H(N＞K)，其中：N为码字的长度，K为数据字的长度，当进行基于因子图的置信度传递(BP)译码时，LDPC码对应有(N-K)个校验节点(C)和N个变量节点(V)，校验矩阵H中第i列第j行为1则为第i个变量节点和第j个检验节点之间有连接，会进行相应的信息传递。
所述的LDPC译码的每次迭代对应整个校验矩阵的更新，RDU每次完成校验矩阵中一或两行校验节点的更新。
所述的校验节点的更新包括：
Figure BDA0002973816490000031
Figure BDA0002973816490000032
其中：
Figure BDA0002973816490000033
为在第t次迭代时从校验节点ci发送到变量节点vj的C2V消息，
Figure BDA0002973816490000034
为在第t次迭代时从变量节点vj发送到校验节点ci的V2C变量，
Figure BDA0002973816490000035
为第t次时第i个变量节点u的后验概率对数似然比信息。
如图2a和图2b所示，所述的RDU集群，通过置信度传递译码算法基于一个对应的有(n+1)N个节点的因子图(factor graph，FG)进行极化码译码：在码字长度为N＝2n的极化码的译码过程的因子图中，节点(i，j)为在第i阶段的第j输入点，每个节点有两种类型的信息：从左至右的信息里
Figure BDA0002973816490000036
和从右到左的信息
Figure BDA0002973816490000037
在对应因子图上信息传播一个来回为一个迭代过程，其中t为迭代次数。
在图2a中的因子图中对应有n×N/2个基本计算块，如图2c所示，该基本计算块为三个带符号的加法器和三个比较器组成的两阶流水结构，每个基本计算块和四个节点相连接，每个节点从左至右的信息
Figure BDA0002973816490000041
和从右到左的信息
Figure BDA0002973816490000042
相关联；故上述基于因子图的置信度传递译码，通过以下方式由基本计算块迭代计算实现：
Figure BDA0002973816490000043
其中：
Figure BDA0002973816490000044
sign(x)和sign(y)取自x或y的符号位，节点(i，j)为在第i阶段的第j输入点，每一个节点有两种类型的对数似然比(LLR)：从左至右的信息里
Figure BDA0002973816490000045
和从右到左的信息
Figure BDA0002973816490000046
t为第t次迭代。
如图4所示，本实施例中RDU集群中包含16个RDU，当处于LDPC译码模式下时，每个RDU阵列包括2个RDU，从而在8个RDU阵列中同时译码8个码字。在一个RDU阵列中，每个RDU负责一个码字中循环矩阵的一半(即Z/2的节点)。相邻的检查节点没有共享的变量节点，因此它们的消息更新可以完全流水线化在同一个子矩阵中。因此，对于一个子矩阵，需要
Figure BDA0002973816490000049
个时钟，其中：NR DU是一个RDU阵列中的RDU个数。对于相邻的子矩阵，消息更新不能重叠，因为它们可能在不同块中共享了检查节点的变量节点。
如图5所示，当所述译码器处于极化码译码模式时，将16个RDU组织为一个RDU阵列，即NR DU＝16，一个阶段需要
Figure BDA0002973816490000048
个时钟，其中N为极坐标码的码字长度。每个迭代有10个阶段，每次迭代中，使用相同RDU阵列中的RDU对同一阶段的消息进行更新，完成当前码字的译码，再开始下一个迭代。
本发明方法与现有技术性能指标参数比较如下：
Figure BDA0002973816490000047
Figure BDA0002973816490000051
表中现有技术1为：C.Roth，P.Meinerzhagen，C.Studer，and A.Burg，A 15.8 pj/bit/iterquasi-cyclic LDPC decoder for IEEE 802.11n in 90nm CMOS，in2010 IEEEAsian Solid-State Circuits Conference，2010，pp.14.
表中现有技术2为：S.Hemati，A.H.Banihashemi，and C.Plett，A 0.18-μmCMOSanalogmin-sum iterative decoder for a(32，8)low-density parity-check(LDPC)code，IEEE Journal ofSolid-State Circuits，vol.41，no.11，pp.25312540，2006.
表中现有技术3为：Tzu-Chieh Kuo and A.N.Willson，A flexible decoder ICfor WiMAXQC-LDPC codes，in2008 IEEE Custom Integrated Circuits Conference，2008，pp.527 530.
表中现有技术4为：C.Yu and H.Chuang and B.Lin and P.Cheng and S.Chen，Improvementon a block-serial fully-overlapped QC-LDPC decoder for IEEE802.11n，in2014 IEEE International Conference on Consumer Electronics(ICCE)，2014，pp.446447.
表中现有技术5为：Youn Sung Park，Yaoyu Tao，Shuanghong Sun，and ZhengyaZhang， A 4.68Gb/s belief propagation极化码decoder with bit-splitting registerfile，in2014 Symposium on VLSI Circuits Digest ofTechnical Papers，2014，pp.12.[6]J.Sha，X.Liu，Z. Wang，and X.Zeng，A memory efficient beliefpropagationdecoder for polar codes，China Communications，vol.12，no.5，pp.3441，2015.
综上可见，本发明具有显著优化的码字长度和码率的硬件利用率，在吞吐量和硬件利用率最大化的情况下，完全适应5G标准。
上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整，本发明的保护范围以权利要求书为准且不由上述具体实施所限，在其范围内的各个实现方案均受本发明之约束。

Claims (6)

1.一种可重构的极化码与低密度奇偶校验码译码器，其特征在于，包括：可重构译码单元RDU集群、译码控制器、存储控制器和可重构存储器，其中：译码控制器根据译码方式和译码模式对可重构译码单元RDU集群中的每个码字的RDU进行动态重新分组、生成指令字并输出至可重构译码单元RDU集群和存储控制器，存储控制器根据指令字生成对应的读写控制信号和地址信号并输出至可重构存储器进行读写控制，可重构存储器从可重构译码单元RDU集群读取信息数据写入或者读取信息输出至可重构译码单元RDU集群；
所述的可重构译码单元RDU集群由多个彼此之间没有直接的数据通信的RDU组成，在不同的译码方式和译码模式下，多个RDU分别组织为不同数量的RDU阵列，以单指令多数据的方式加速对同一码字的译码，不同的RDU阵列用于对不同码字的并行译码；
所述的不同数量的RDU阵列是指：
①当一个码字在一次译码迭代中所需要的RDU个数大于RDU总数时，将所有RDU组织在一个RDU阵列中；
②当一个码字在一次译码迭代中所需要的RDU个数小于RDU总数时，将可重构译码单元RDU集群分成多个RDU阵列，并将一次迭代所需的RDU数量合并为一个RDU阵列，使用同一个阵列中的RDU加速对一个码字的译码。
2.根据权利要求1所述的可重构的极化码与低密度奇偶校验码译码器，其特征是，所述的可重构译码单元RDU集群中的RDU个数为NRDU＝I×J，其中：RDU阵列个数为J，RDU阵列中的RDU个数为I，I和J的值由码字长度、RDU个数、H矩阵的子矩阵大小和译码模式决定；
所述的可重构译码单元RDU集群，通过以下方式进行LDPC译码：针对(N，K)LDPC码的(N-K)×N奇偶校验矩阵H，其中：N为码字的长度，K为数据字的长度且N＞K，当进行基于因子图的BP译码时，LDPC码对应有(N-K)个校验节点(C)和n个变量节点(V)，校验矩阵H中第i列第j行为1则为第i个变量节点和第j个检验节点之间有连接，会进行相应的信息传递；
所述的LDPC译码的每次迭代对应整个校验矩阵的更新，RDU每次完成校验矩阵中一或两行校验节点的更新。
3.根据权利要求2所述的可重构的极化码与低密度奇偶校验码译码器，其特征是，所述的校验节点的更新包括：
Figure FDA0003680465470000011
Figure FDA0003680465470000012
Figure FDA0003680465470000021
其中：
Figure FDA0003680465470000022
为在第t次迭代时从校验节点ci发送到变量节点vj的C2V消息，
Figure FDA0003680465470000023
为在第t次迭代时从变量节点vj发送到校验节点ci的V2C变量，
Figure FDA0003680465470000024
为第t次时第i个变量节点u的后验概率对数似然比信息。
4.根据权利要求2所述的可重构的极化码与低密度奇偶校验码译码器，其特征是，根据3GPP R15支持两种速率兼容的基图进行数据信道编码，该两种基图分别用于较大的块长度和较高的数据速率以及用于较小的块长度和较低的数据速率。
5.根据权利要求1所述的可重构的极化码与低密度奇偶校验码译码器，其特征是，所述的可重构译码单元RDU集群，通过置信度传递译码算法基于一个对应的有(n+1)N个节点的因子图进行极化码译码：在码字长度为N＝2n的极化码的译码过程的因子图中，节点(i，j)为在第i阶段的第j输入点，每个节点有两种类型的信息：从左至右的信息里
Figure FDA0003680465470000025
和从右到左的信息
Figure FDA0003680465470000026
在对应因子图上信息传播一个来回为一个迭代过程，其中t为迭代次数。
6.根据权利要求5所述的可重构的极化码与低密度奇偶校验码译码器，其特征是，所述的因子图中对应有n×N/2个基本计算块，该基本计算块为三个带符号的加法器和三个比较器组成的两阶流水结构，每个基本计算块和四个节点相连接，每个节点从左至右的信息
Figure FDA0003680465470000027
和从右到左的信息
Figure FDA0003680465470000028
相关联；故基于上述因子图的置信度传递译码，通过以下方式由基本计算块迭代计算实现：
Figure FDA0003680465470000029
其中：
Figure FDA00036804654700000210
Figure FDA00036804654700000211
sign(x)和sign(y)取自x或y的符号位，节点(i，j)为在第i阶段的第j输入点，每一个节点有两种类型的对数似然比(LLR)：从左至右的信息里
Figure FDA00036804654700000212
和从右到左的信息
Figure FDA00036804654700000213
t为第t次迭代。
CN202110269830.4A 2021-03-12 2021-03-12 可重构的极化码与低密度奇偶校验码译码器 Active CN113055025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110269830.4A CN113055025B (zh) 2021-03-12 2021-03-12 可重构的极化码与低密度奇偶校验码译码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110269830.4A CN113055025B (zh) 2021-03-12 2021-03-12 可重构的极化码与低密度奇偶校验码译码器

Publications (2)

Publication Number Publication Date
CN113055025A CN113055025A (zh) 2021-06-29
CN113055025B true CN113055025B (zh) 2022-11-22

Family

ID=76512125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110269830.4A Active CN113055025B (zh) 2021-03-12 2021-03-12 可重构的极化码与低密度奇偶校验码译码器

Country Status (1)

Country Link
CN (1) CN113055025B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783727B (zh) * 2021-10-14 2022-11-11 國立中山大學 使用極化碼之通訊系統及其解碼方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208893A (zh) * 2005-06-24 2008-06-25 英特尔公司 无线***用可重配置解码器的技术
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
CN106850133A (zh) * 2016-12-29 2017-06-13 东南大学 一种可重构的lt码译码***与译码方法
CN208316741U (zh) * 2018-06-30 2019-01-01 中国人民解放军陆军工程大学 基于极化码的高效率检测器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255230A1 (en) * 2003-06-10 2004-12-16 Inching Chen Configurable decoder
CN100390817C (zh) * 2003-06-10 2008-05-28 大唐微电子技术有限公司 动态逻辑分区并控制访问权限的ic智能卡及其实现方法
CN101471674A (zh) * 2007-12-28 2009-07-01 三星电子株式会社 低密度奇偶校验码译码方法及装置
CN101262231B (zh) * 2008-04-25 2011-09-28 浙江大学 一种块状低密度校验码的译码方法及可重构多模式译码器
US8296640B2 (en) * 2008-06-20 2012-10-23 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing multimode LDPC decoder
CN101692611A (zh) * 2009-07-03 2010-04-07 复旦大学 一种基于simd结构的多标准ldpc译码器电路
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
US20180198560A1 (en) * 2017-01-09 2018-07-12 Qualcomm Incorporated Generalized polar code based on polarization of linear block codes and convolutional codes
US10601450B2 (en) * 2017-03-29 2020-03-24 Qualcomm Incorporated List management for parallel operations of polar codes
CN108809329B (zh) * 2018-05-03 2021-09-28 东南大学 一种能同时处理极化码和ldpc码的bp译码器的配置方法
CN110890896B (zh) * 2018-09-11 2023-04-07 上海大学 可重构的极化码与低密度奇偶校验码联合译码单元
CN109981117B (zh) * 2019-03-18 2023-07-04 北京无极芯动科技有限公司 一种四模前向纠错码处理器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208893A (zh) * 2005-06-24 2008-06-25 英特尔公司 无线***用可重配置解码器的技术
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
CN106850133A (zh) * 2016-12-29 2017-06-13 东南大学 一种可重构的lt码译码***与译码方法
CN208316741U (zh) * 2018-06-30 2019-01-01 中国人民解放军陆军工程大学 基于极化码的高效率检测器

Also Published As

Publication number Publication date
CN113055025A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US8359522B2 (en) Low density parity check decoder for regular LDPC codes
US20070089019A1 (en) Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including calculating check-to-variable messages
US20070089018A1 (en) Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including reconfigurable permuting/de-permuting of data values
CN111162797B (zh) 一种速率兼容的5g ldpc码的编码装置及编码方法
CN101803210B (zh) 使用块结构奇偶校验矩阵来提供半并行低密度奇偶校验解码的方法、装置和设备
US10879929B2 (en) LDPC decoding method
CN101800559B (zh) 一种基于tdmp的高速可配置qc-ldpc码解码器
US20060020870A1 (en) Layered decoding of low density parity check (PDPC) codes
WO2002103631A1 (en) Methods and apparatus for decoding ldpc codes
Ho et al. A 520k (18900, 17010) array dispersion LDPC decoder architectures for NAND flash memory
CN116827357A (zh) 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置
US9595977B2 (en) LDPC decoder with efficient circular shifters
WO2007034870A1 (ja) 復号装置および受信装置
US20220255560A1 (en) Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes built from clusters of circulant permutation matrices
CN103618556A (zh) 基于rmp调度的部分并行qc-ldpc译码方法
CN112134570A (zh) 一种应用于深空通信的多模式ldpc译码器
Liao et al. A (21150, 19050) GC-LDPC decoder for NAND flash applications
Keskin et al. GPU-based gigabit LDPC decoder
WO2021063217A1 (zh) 一种译码方法及装置
US20110179337A1 (en) Memory utilization method for low density parity check code, low density parity check code decoding method and decoding apparatus thereof
CN113055025B (zh) 可重构的极化码与低密度奇偶校验码译码器
CN101262230A (zh) 一种低密度奇偶校验码矩阵的设计方法
CN101917249B (zh) Qc-ldpc码译码器及其实现方法
Zhao et al. Design of a high-throughput QC-LDPC decoder with TDMP scheduling
Boncalo et al. Cost-efficient FPGA layered LDPC decoder with serial AP-LLR processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant