CN101262230A - 一种低密度奇偶校验码矩阵的设计方法 - Google Patents

Abstract

本发明属于通信技术领域，具体为一种低密度奇偶校验矩阵的设计方法。本发明以存储器分配、避免存储器读写冲突和简化编码器为约束来设计基于层调度算法译码的H校验矩阵，并且对校验矩阵进行行列变换和寻找最大的平均环以提升性能。这种矩阵当采用上述基于层调度的Min－Sum算法来译码可以同时满足高性能和低复杂度的硬件实现的需求。采用本发明方法构造出来的矩阵可以实现低复杂度和高吞吐率的LDPC解码电路。

Description

一种低密度奇偶校验码矩阵的设计方法

技术领域

本发明属于通信技术领域，具体涉及通信***的一种信道编解码-LDPC码的校验矩阵的设计方法。

背景技术

LDPC码又称低密度奇偶校验码(Low Density Parity Check Code，LDPC)，它是由Robert G.Gallager博士于1963年提出的一类具有稀疏校验矩阵的线性分组码。LDPC不仅有逼近Shannon限的良好性能，而且可以采用并行译码的方法实现高吞吐率的数据传输。限于复杂的译码算法和当时落后的集成电路工艺难以用硬件结构实现，并没有引起人们的关注。随着集成电路工艺的快速发展和LDPC译码算法的不断改进，在90年代初LDPC码重新引起了人们的注意。因此，研究高性能低复杂度的LDPC码校验矩阵及编解码器成为最近学术界和工业界热门话题。

近年来，LDPC码被广泛应用于卫星数字音视频通信，磁盘数据保护，光纤通信等领域。如Wimax(IEEE 802.16e)，DMB-T(中国数字地面广播)，CMMB(***多媒体广播)等标准都采用了LDPC码作为信道编解码，近年来学术界在研究将LDPC码应用于下一代UWB(超宽带)***中以代替ECMA-368标准中的卷积码方案。

LDPC码是一种校验矩阵为稀疏矩阵的线性分组码，所以通常一个LDPC码是以它的校验矩阵H来表示的，如附图1。附图1的校验矩阵H对应着有三行七列，表示有七个变量节点，三个校验节点。同时它还可以用附图2所示的Tanner图来表示连接关系，V1…V7为七个变量节点，C1…C3为3个校验节点。

由H矩阵可以求出生成矩阵(G)以用于编码。如果源消息码元用u来表示，编码后的消息用x表示，接收机接收到的码元为r。则x与u的关系如式1。若接收到的码元等于x时，则r与H的关系如式2所示。

x＝u·G                  (1)

r·H^T＝0                 (2)

LDPC的译码算法有Belief-Propagation，Sum-Product，Min-Sum等等，其中Min-Sum算法以低复杂度，较优的性能等特点越来越受到人们的重视。然而译码器的复杂度与吞吐率还决定于不同的调度方法，其中基于层(Layered)调度算法由于立即更新变量节点的信息，可以快速收敛，并可以减化硬件复杂度而成为近期人们研究的热点。将基于层调度和Min-Sum算法结合在一起的描述如下：

[1]初始化所有的L(Q_i)＝L(c_i)

[2]L(q_ij)＝L(Q_i)-L(r_ji)

[3]更新L(r_ji)值 $L\left(r_{\mathrm{ji}}\right)=\underset{i^{\′}\∈V\left(j\right)\backslash i}{\mathrm{\Π}}\mathrm{sign}\left(L\left(q_{i^{\′}j}\right)\right)\·\underset{i^{\′}\∈V\left(j\right)\backslash i}{\mathrm{Min}}\left(\right|L\left(q_{i^{\′}j}\right)\left|\right)$

[4]更新L(q_ij)的值L(Q_i)＝L(q_ij)+L(r_ji)

[5] ${\hat{c}}_i=\left\{\begin{array}{ccc}1& \mathrm{if}& L\left(Q_i\right)<0\\ 0& \mathrm{esle}& \end{array}\right.$

做完第五步如果cH^T＝0成立或者最大迭代次数到达就停止，否则从第二步再开始。

其中L(c_i)为接收到的第i个码元信息的最大似然概率值(LLR)，L(Q_i)表示第i个变量节点的信息，L(q_ij)表示从变量节点i到校验节点j的信息，L(r_ji)表示从校验节点j到变量节点i的信息。sign函数表示求符号，Min函数表示求最小值，||表示求绝对值。i′∈V(j)\i表示除去第i个变量节点之外所有的与第j个校验节点相连接的变量节点。

但是基于层调度的算法在采用的校验矩阵列向权重d较大时，收敛速度并不十分明显，这就要求将校验矩阵时设计成列向权重较小的H矩阵。所以这种矩阵相对于普通调度算法的校验矩阵更加稀疏，因此称为超稀疏矩阵。当采用特殊设计的H校验矩阵时，这种调度算法在好的集成电路工艺时采用附图3所示的硬件和普通的调度算法所实现的硬件结构如图4所示相比，由于节省从校验节点到变量节点的交换网络，并且只需一组变量节点信息存储单元就可以实现交叠处理，节省了30％~40％的硬件成本，而且层调度算法只需要一半的迭代次数就可以达到与普通调度算法同样的性能，即在同样的性能需求下，译码电路的数据吞吐率将近达到其它算法的2倍。

发明内容

本发明的目的在于提出一种能实现低复杂度、高吞吐率的LDPC译码器的校验矩阵的设计方法。

本发明提出的LDPC译码器的校验矩阵的设计方法，是以存储器分配、避免存储器读写冲突和简化编码器为约束来设计基于层调度算法译码的H校验矩阵，并且对校验矩阵进行行列变换和寻找最大的平均环以提升性能。这种矩阵当采用上述基于层调度的Min-Sum算法来译码可以同时满足高性能和低复杂度的硬件实现的需求。

在设计H校验矩阵前，需要有如下几个具体参数：

码长：C

码率：R

子矩阵大小：S。

H矩阵列向最高权重：d_max

H矩阵变量节点所需存储器分块数量：M_b

上述参数必须有以下相互限制关系：

1.码长C必须为子矩阵大小S的整数倍，即H矩阵共C_M＝C/S列；

2.C_M与R的乘积必须为整数，C_M×(1-R)等于H矩阵的行数R_M；

3.子矩阵越大，矩阵的结构化越强，最后的硬件复杂度越低，但是会导致性能的下降。

列向最大权重d_max将决定H矩阵的校验节点分成几个子集(即所谓的Layer)，而且如果设最小的一块存储器深度为D，则 $d_{\max }>\frac{R_M}{D}.$ 这样可以采用基于层调度算法来进行译码，大大提高数据的吞吐率。d_max越大则译码性能越好，但是在采用基于层调度算法时会导致存储器读写冲突。所有的列向权重之和等于所有的横向权重之和，且列向权重最小为2，所以d_max≥3。

由于每一个变量节点信息都要保存，所以码长C决定了总共需要多少个存储单元，这些存储单元将分别存储在M_b块存储器上，M_b越小则需要的存储器块数越少，但是会造成读写冲突，为了避免冲突只能降低译码器的数据吞吐率。但是M_b太大则会造成存储器数目很多且每个存储器块的深度很小，导致于面积很大。

由于H矩阵是准循环(QC)的矩阵，即矩阵是由很多子循环矩阵构成的，附图5为子循环矩阵的四种形式在下文将用到。这四种子矩阵均为S行S列的方阵。附图5-1空矩阵，又称零矩阵。附图5-2为单位阵，仅有对角线上的元素为1，其余位置均为零。附图5-3为循环位移为K的方阵，即将单位阵向右移K个元素的位置，单位阵可以用K＝0的这种形式表示，空矩阵可以用K＝-1来表示。附图5-4表示为此矩阵为非空矩阵。

设计H矩阵的主要步骤如下：

(1)矩阵变量节点的存储器分块划分和校验信息码元的固定图案分布。

采用基于层调度算法实现的硬件结构中变量节点的信息存储单元会占用30％~50％左右的芯片面积。由于变量信息存储单元总数量等于C_M，所以当需要的存储器的块数越少，每块存储器的深度越大时，最后芯片的面积越小。对变量节点的信息码元与校验码元部分采用不同的存储器分块方法。为了简化编码器的结构，将变量节点的校验码元(简称PN)中列权重设置为2并只安排两块存储器，每块深度为R_M-1。在除去C_M-R_M之外的校验码元部分采用固定图案分布，并且子矩阵值K＝0，这种分布也可以减少存储器的数量并简化变量节点信息与校验节点信息的交换网络。C_M-R_M处的码元则一般由于编码器的约束须安排在其它存储器。变量节点的信息码元(IN)和C_M-R_M部分由M_b-2块存储器来存储，每块存储器的最大深度为

最小深度为

并且要求这M_b-2块存储器深度总和等于C_M-R_M+1。变量信息码元及C_M-R_M处码元依次从左到右连续地存储在每一块存储器中，当上一块存储器安排满了之后，则将此后的连续码元的信息存放在下一块存储器，依次类推。图6简要地展示了一种简单的校验信息节点部分的固定图案分布示例及存储器是如何分块的。算法描述如下所示，其中NOT_EMPTY表示子循环矩阵非空。

a)初始化基矩阵H所有子矩阵值为-1。

b)产生变量节点校验码元固定图案。

for i＝0 to R_M do

   H(i，C_M-R_M+i+1)＝0

   H(i，C_M-R_M+i)＝0

end for

  H(R_M/2，C_M-R_M)＝0

  H(0，C_M-R_M)＝NOT_EMPTY

  H(R_M-1，C_M-R_M)＝NOT_EMPTY

c)将连续变量节点的信息码元分配给M_b-2个存储器。用MD_i表示第i个存储器的深度，用M_i ^j表示第i块存储器，地址为j处对应的变量节点。

t＝0

for i＝0 to M_b-2 do

  for j＝0 to MD_i do

$M_i^j=t$

    t＝t+1

  end for

end for

(2)、满足约束后随机产生变量节点信息码元部分的非空矩阵的位置分布。

在实现LDPC译码器的硬件时，必须满足以下三个约束。

a)LDPC译码器的硬件实现时信息节点的存储器采用双端口存储器，所以每一块存储器最多允许同时读出和写入一个数据。所以校验矩阵的每一行在第1步中划分为同一块存储器的子矩阵中只能有一个非空。

b)由于硬件实现上文所述Min-Sum算法可能在多个时钟周期内完成操作，下一个时钟周期从存储器中读出的变量节点信息将不是最新的信息而导致收敛速度下降，所以要根据整个算法所需的时钟周期，并约束在读取某个变量节点的信息在约束的时间Mc内不能读取此变量节点的信息了，所以矩阵的每一列相隔存储器约束周期数目Mc内不应存在两个非空矩阵。

c)基于层调度的LDPC译码算法要求列向最高权重不能大于d_max，所以当矩阵中某一列的非空矩阵位置不能大于d_max。

所以校验矩阵在满足上述三个约束后在变量节点信息码元部分随机产生非空矩阵位置，不满足约束则重新随机生成。附图7展示了这一步所产生的矩阵示例。算法描述如下，M_i(t，k)表示第i块存储器对应于矩阵的第t行，第k列的值。

For t＝0 to R_M do

insert＝1

While insert do

  Generate P randomly

  If P∈M_i and M_i(t，)＝-1 then

   For k＝i-1 to i-Mc do

     If M_i(，k)≠-1 break

   End for

   If k＝i-Mc-1then

     If ∑ M_i(，k)≤d_max then

       Insert＝0

     End if

   End if

  End if

End while

H(t，P)＝NOT_EMPTY

End for

3变量信息节点部分行列随机交换。

本发明对矩阵的变量节点的信息码元部分进行随机列交换，对所有行进行随机行交换。

由于LPDC的校验矩阵随机性越强则译码性能越好，而前面的两步操作由于硬件实现的约束使矩阵结构化而导致性能下降，所以进行随机的行列交换可以提升译码的性能。对于列的随机交换可以随机化变量节点的信息码元(IN)部分，在一定程度上可以提高译码性能甚至在有的***中可以省略相应的交织器以节省面积。行随机交换可以使得变量节点的校验码元信息分布在尽量多的信息码元部分，这样每个校验节点子集的译码类似于单独的一个高码率的译码过程。根据前两步的约束，列交换前连续的信息码元需要存储在相应的存储器中，所以进行列随机交换前后的对应位置要记录下来以用来形成输入码元与对应的存储器的关系；由于基于层调度算法在译码时，需要依次对不同的层进行译码，译码收敛速度最明显，所以行交换的前后对应位置需要记录下来以形成每次迭代时选择不同的行进行译码。如附图8所示。

4、在非空矩阵位置随机产生数据，使得整个矩阵的平均环最大。

由于四环将导致性能的严重下降，所以必须消除四环，使平均环至少在六以上。H矩阵的平均环越大则译码性能越好，所以在相同的约束下寻找最大的平均环数也可以优化译码性能。

这种校验矩阵由于在设计校验矩阵时就是以存储器分块与避免读写冲突为约束，所以可以大大减少存储器块数，实现的译码器结构非常简单。由于本文提出的矩阵设计方法以列向最大权重d_max作为约束条件，所以可以采用基于层调度算法实现译码，因此译码的收敛速度很快，并且可以采用附图3所示的硬件结构大大降低了硬件复杂度，并且吞吐率将近提高1倍。由于本文设计矩阵时，对行列进行随机相应的随机交换，使得矩阵位置的随机化程度很高，并且随机产生子矩阵数据并寻找最大的平均环，所以译码性能可以大大提高。

附图说明

图1一个简单的LDPC码的校验矩阵示例。

图2图1所示校验矩阵对应的Tanner图。

图3基于层调度的LDPC译码器结构。

图4普通调度算法的LDPC译码器结构。

图5子矩阵的三种基本形式。

图6子矩阵的分块与校验信息部分的固定分布。

图7行分层，列分块非空矩阵位置分布。

图8行列随机组合分布后的分布。

图9信噪比与误包率，误码率的曲线图。

图中标号：1、基于层调度结构中存储变量节点信息的存储器，2、基于层调度结构中从变量节点到校验节点的交换网络，3、基于层调度结构中校验节点处理单元，4、基于层调度结构中控制器，5、基于层调度结构中变量信息的FIFO，6、基于层调度结构中的校验节点处理功能模块，7、基于层调度结构中的校验节点信息存储器，8、普通调度算法结构中的变量节点处理单元，9、普通调度算法结构中的变量节点处理单元，10、普通调度算法结构中的校验节点信息到变量节点信息的交换网络，11、普通调度算法结构中的变量节点信息到校验节点信息的交换网络，12、普通调度算法结构中的校验节点处理单元，13、普通调度算法结构中的校验节点存储器。

具体实施方式

下面以实现码长为1200，子矩阵为30×30，码率为3/4的LDPC码为例进行说明：

硬件实现的约束条件为：d_max＝4，M_b＝10。

按照步骤1和附图6所示，矩阵有300行，1200列，其中前900列为信息码元，后300列为校验码元。每行分40个子矩阵，前30个属于信息码元，后10个属于校验码元。每列有10个子矩阵。

按照步骤2和附图7所示，从第一块存储器到第八块存储器的深度依次为：3 4 4 4 44 4 4。第九块和第十块的深度为9。第30个变量节点的子矩阵信息由于列向权重为3，所以不能存储在第九块和第十块存储器中，而由第8块存储器存储。

按照步骤3和附图8所示，设变量节点更新只需一个周期，在满足约束的条件下随机生成非空子矩阵分布图案。行重分布为λ(x)＝0.8x¹⁰+0.2x⁹。列重分布为ρ(x)＝0.51x²+0.48x³+0.01x⁴。

按照步骤4和附图8所示，信息码元部分进行随机列变换。第1，2，3，4，6，7，8行进行随机行变换。

生成由图7到图8的变量节点的列对应关系为：

28，10，3，2，15，9，1，19，5，12，17，23，6，24，13，21，14，0，16，26，4，

7，18，25，20，22，11，27，8，29，30。

则说明：列变换后图8矩阵中变量节点中的第28，10，3的子矩阵位置的信息将由M1来存储，第3，2，15，9的子矩阵信息将由M2来存储，依次类推。

生成由图7到图8的校验节点的对应关系为：

0，8，4，7，3，5，2，1，6，9。

则在译码时依次按上述依次选择上述的行进行译码。

最后产生如下的校验矩阵见表1，每个数值表示子矩阵的移位数值K，其中用-1表示空矩阵，0表示单位阵)

表1

行数	数据
		1	13，-1，-1，-1，0，26，-1，-1，-1，-1，-1，-1，-1，-1，-1，8，-1，-1，-1，-1，-1，-1，-1，-1，-1，25，25，-1，9，-1，10，0，-1，-1，-1，-1，-1，-1，-1，-1
2	-1，5，-1，-1，-1，-1，24，-1，-1，23，-1，-1，-1，5，-1，-1，-1，-1，17，-1，-1，-1，-1，2，23，-1，-1，6，-1，-1，-1，0，0，-1，-1，-1，-1，-1，-1，-1，
		3	15，-1，22，-1，1，-1，-1，-1，-1，-1，-1，19，-1，10，8，-1，3，-1，-1，-1，-1，-1，-1，-1，-1，-1，12，-1，-1，-1，-1，-1，0，0，-1，-1，-1，-1，-1，-1，
4	-1，-1，-1，22，-1，12，-1，-1，-1，-1，26，-1，21，16，8，-1，-1，-1，-1，-1，6，-1，-1，-1，-1，23，-1，-1，-1，-1，-1，-1，-1，0，0，-1，-1，-1，-1，-1
		5	-1，-1，13，-1，-1，-1，-1，6，11，-1，21，24，-1，-1，-1，-1，-1，-1，-1，-1，28，-1，22，-1，-1，-1，29，-1，-1，-1，-1，-1，-1，-1，0，0，-1，-1，-1，-1
6	-1，-1，-1，-1，-1，-1，22，-1，-1，-1，-1，-1，-1，-1，-1，-1，-1，-1，8，4，-1，-1，-1，9，10，-1，-1，20，-1，7，0，-1，-1，-1，-1，0，0，-1，-1，-1
		7	-1，25，-1，-1，-1，-1，-1，-1，-1，4，0，-1，6，-1，-1，14，-1，9，-1，-1，-1，-1，-1，-1，9，-1，-1，-1，27，-1，-1，-1，-1，-1，-1，-1，0，0，-1，-1
8	-1，-1，-1，1，-1，22，-1，15，22，-1，-1，-1，-1，-1，-1，-1，-1，-1，-1，-1，0，15，21，-1，-1，15，-1，-1，-1，-1，-1，-1，-1，-1，-1，-1，-1，0，0，-1
		9	-1，-1，-1，29，-1，-1，-1，-1，-1，-1，-1，-1，19，-1，26，-1，12，13，-1，16，-1，5，-1，-1，-1，-1，-1，-1，-1，13，-1，-1，-1，-1，-1，-1，-1，-1，0，0
10	-1，-1，-1，-1，-1，-1，-1，-1，0，13，-1，-1，-1，-1，-1，-1，9，1，-1，-1，-1，23，-1，21，-1，-1，8，-1，-1，-1，10，-1，-1，-1，-1，-1，-1，-1，-1，0

采用上述矩阵进行译码时，采用5比特输入的LLR信息，变量节点采用7比特量化，误比特率1e^-5处对应的信噪比为4.5db，见附图9的信噪比与误码率和误包率的曲线。

Claims (1)

1、一种低密度奇偶数校验码矩阵的设计方法，其特征在于：

(1)矩阵变量节点的存储器分块划分和校验信息码元的固定图案分布

对变量节点的信息码元和校验码元采用不同的存储器分块方法，同时为了简化编码器的结构，将变量节点的校验码元中列权重设置为2并安排两块存储器，在校验信息节点部分采用固定图案分布，并且子矩阵K＝0，变量节点的信息码元部分由M_b-2块存储器来存储，依次从左到右地存储在每一块存储器中；

(2)满足约束后随机产生节点变量信息码元部分的非空矩阵的位置分布，其中所述约束为：

①校验矩阵的每一行在第一步中划分为同一块存储器的子矩阵中只能有一个非空；

②校验矩阵的每一列相隔存储器约束周期数目内不应存在两个非空矩阵；

③校验矩阵中某一列非空矩阵位置大小不能大于d_max，

其中，d_max为H矩阵列向量最高权重；

(3)变量信息节点部分行列随机交换

对矩阵的变量节点的信息码元部分进行随机列交换，对所有行进行随机行交换；列交换前连续的信息码元存储在相应的存储器中，进行列随机交换前后的对应位置要记录下来以用来形成输入码元与对应的存储器的关系；进行行随机交换的前后对应位置记录下来用以形成每次迭代时选择不同的行进行译码；

(4)在非空矩阵位置随机产生数据，使得整个矩阵的平均环最大。

Images