CN113053993A - 一种快恢复二极管芯片 - Google Patents

一种快恢复二极管芯片 Download PDF

Info

Publication number
CN113053993A
CN113053993A CN201911381957.4A CN201911381957A CN113053993A CN 113053993 A CN113053993 A CN 113053993A CN 201911381957 A CN201911381957 A CN 201911381957A CN 113053993 A CN113053993 A CN 113053993A
Authority
CN
China
Prior art keywords
region
type
preset
area
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911381957.4A
Other languages
English (en)
Other versions
CN113053993B (zh
Inventor
王梦洁
刘鹏飞
肖强
陈辉
覃荣震
周飞宇
张中华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201911381957.4A priority Critical patent/CN113053993B/zh
Publication of CN113053993A publication Critical patent/CN113053993A/zh
Application granted granted Critical
Publication of CN113053993B publication Critical patent/CN113053993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种快恢复二极管芯片，该快恢复二极管芯片或快恢复二极管芯片的有源区中包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛。其中，在每个预设区域中，P型岛的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；和/或每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减。通过设置P型岛的横截面的尺寸或横截面面积总和沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，可以优化FRD反向恢复软度与反向恢复能量之间的折中。

Description

一种快恢复二极管芯片
技术领域
本发明涉及半导体技术领域，尤其涉及一种快恢复二极管芯片。
背景技术
在现有的在实际应用过程中，IGBT通常与快恢复二极管FRD芯片配套使用，在IGBT关断时，与其反向并联的FRD起到续流并保护IGBT的作用；当IGBT开启时，FRD的关断特性也影响着IGBT的开启速度。随着IGBT技术的不断发展，其性能不断提升，同时，也对FRD的性能提出了更高的要求，如快速关断能力及较软的恢复特性。
可以通过在FRD背面阴极设计P型短路点来提高其软恢复特性，在反向恢复过程中P型短路点可以向N型基区注入空穴，一方面可以使FRD的反向恢复电流可以连续降低直至为零，从而提高FRD反向恢复软度，而不出现传统结构FRD可能出现的震荡现象，另一方面注入的空穴会增加其反向恢复拖尾长度，增大反向恢复能量Erec。反向恢复特性越软，但同时拖尾也越长，Erec越大。
背面P型短路点的设计：尺寸、比例以及布局等对软度和Erec折中性能影响很大。
发明内容
本发明要解决的技术问题是：如何改善反向恢复软度与Erec的折中。
为解决上述技术问题，本发明提供了一种快恢复二极管芯片，该快恢复二极管芯片包括有源区和终端区，所述快恢复二极管芯片或所述快恢复二极管芯片的有源区包括一个或多个周期性排布的预设区域，每个所述预设区域中设置有多个P型岛；其中，
在每个所述预设区域中，所述P型岛的横截面的尺寸在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减；和/或
每个所述预设区域在沿着所述预设区域的中心至所述预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减；其中，每个子区的P型岛面积占比等于该子区中所有P型岛的横截面面积总和与该子区的面积的比值。
优选的，快恢复二极管芯片包括设置于衬底上的N+型阴极层。
优选的，多个P型岛设置在所述N+型阴极层内。
优选的，所述快恢复二极管芯片包括设置于衬底上的N+型阴极层和设置于所述N+型阴极层上的N型缓冲层。
优选的，多个P型岛设置在所述N+型阴极层内。
优选的，多个P型岛设置于所述N型缓冲层内。
优选的，多个P型岛设置于所述N+型阴极层内，并在垂直于所述N+型阴极层底表面的方向上由所述N+型阴极层延伸至所述N型缓冲层内。
优选的，所述若干子区包括第一子区和第二子区，其中，所述第一子区为包含所述预设区域的中心的区域，所述第二子区为所述第一子区的边界与所述预设区域的边界所围合的区域；其中，所述第一子区为圆形或正方形。
优选的，各所述子区的面积相等。
优选的，所述P型岛的横截面的形状包括以下至少一种：圆形、正多边形和长方形。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明的快恢复二极管芯片，该快恢复二极管芯片包括有源区和终端区，在快恢复二极管芯片或快恢复二极管芯片的有源区中包括一个或多个周期性排布的预设区域，每个所述预设区域中设置有多个P型岛。其中，在每个预设区域中，P型岛的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；和/或每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；其中，每个子区的P型岛面积占比等于该子区中所有P型岛的横截面面积总和与该子区的面积的比值。通过设置P型岛的横截面的尺寸或横截面面积总和沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，可以优化FRD反向恢复软度与反向恢复能量之间的折中。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本申请实施例提供的快恢复二极管的俯视结构示意图；
图2示出了本申请实施例提供的快恢复二极管芯片的纵向剖面结构示意图；
图3a示出了本申请实施例提供的沿图2中虚线得到快恢复二极管中P型岛横截面的尺寸由预设区域中心至边缘阶梯性减小的横向剖面结构示意图；图3b示出了本申请实施例一中预设区域周期性排布得到快恢复二极管的横向剖面结构示意图；
图4示出了本申请实施例提供的快恢复二极管中P型岛面积占比由预设区域中心至边缘阶梯性减小的横向剖面结构示意图；
图5示出了本申请实施例提供的另一种快恢复二极管中P型岛面积占比由预设区域中心至边缘阶梯性减小的横向剖面结构示意图；
图6示出了本申请实施例提供的快恢复二极管中P型岛横截面的尺寸和面积占比由预设区域中心至边缘阶梯性减小的横向剖面结构示意图；
图7示出了本申请实施例提供的多个P型岛设置在N+型阴极层的位于有源区的部分区域内的剖面结构示意图；
图8示出了本申请实施例提供的多个P型岛设置在N型缓冲层的位于有源区的部分区域内的剖面结构示意图；
图9示出了本申请实施例提供的多个P型岛设置在N+型阴极层的位于有源区的部分区域内，并在垂直于N+型阴极层底表面的方向上由N+型阴极层延伸至N型缓冲层内的剖面结构示意图；
图10示出了本申请实施例提供的多个P型岛设置在N+型阴极层的有源区和终端区部分的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
目前FRD器件反向恢复特性较硬，在高压小电流条件下反向恢复时经常出现震荡现象，本发明通过在阴极设计合适的P岛布局，优化反向恢复软度与反向恢复能量的折中关系。
本申请提供了一种快恢复二极管芯片，该快恢复二极管芯片包括有源区和终端区，快恢复二极管芯片或快恢复二极管芯片的有源区中包括一个或多个周期性排布的预设区域，每个所述预设区域中设置有多个P型岛。其中，在每个预设区域中，P型岛的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；和/或每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；其中，每个子区的P型岛面积占比等于该子区中所有P型岛的横截面面积总和与该子区的面积的比值。通过设置P型岛的横截面的尺寸或横截面面积总和沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，可以优化FRD反向恢复软度与反向恢复能量之间的折中。
本申请提供了一种快恢复二极管芯片，该快恢复二极管包括有源区和终端区，快恢复二极管芯片或快恢复二极管芯片的有源区包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛；其中，
在每个预设区域中，P型岛的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；和/或
每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；其中，每个子区的P型岛面积占比等于该子区中所有P型岛的横截面面积总和与该子区的面积的比值。
其中，作为一示例，预设区域可以为覆盖快恢复二极管芯片整个有源区和终端区的区域，也可以部分覆盖快恢复二极管芯片的有源区和终端区的区域；作为另一示例，预设区域可以为完全覆盖快恢复二极管芯片有源区的区域，也可以为部分覆盖有源区的区域。预设区域可以为以有源区的两个对称轴形成的为预设区域四分之一面积的区域；预设区域还可以为长方形区域，其中长方形的长边可以等于有源区的边长。在本申请实施例中，将不对预设区域的形状做具体的限定，可以根据实际的需求设置。
另外，P型岛的横截面的形状包括以下至少一种：圆形、正多边形和长方形。
其中，快恢复二极管芯片包括设置于衬底上的N+型阴极层，多个P型岛可以为设置在N+型阴极层内，作为一示例，多个P型岛可以为设置在N+型阴极层的位于有源区的部分区域内。
作为另一示例，快恢复二极管芯片可以包括设置于衬底上的N+型阴极层和设置于所述N+型阴极层上的N型缓冲层。
在本申请实施例中，将以图1中示出的快恢复二极管为例进行说明。参见图1所示，图1为快恢复二极管芯片的俯视结构示意图，其包括有源区100和终端区101。图2为沿图1中的虚线得到的快恢复二极管芯片的纵向剖面结构示意图。作为示例，快恢复二极管芯片还可以包括阳极电极201、P型阳极区202、P+型场环区203、N型沟道截止环204、介质层205、N-型基区206、N型缓冲层207、N+型阴极层208和阴极电极209。图2中沿纵向方向上延伸的黑色虚线的左侧为有源区100，沿纵向方向上延伸的黑色虚线的右侧为终端区101。
其中，多个P型岛可以设置为在平行于N+型阴极层208底表面的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减。具体请参见实施例一。
实施例一
在本申请实施例中，将以多个P型岛设置在N+型阴极层的位于有源区的部分区域内为例进行说明。参见图2所示，多个P型岛设置在所述N+型阴极层208的位于有源区100的部分区域内，其中，多个P型岛的中心点位于距阴极层底表面相同深度的平面内的预设区域中，沿图2中虚线可得到快恢复二极管的横向剖面，请参见图3a所示。
作为一示例，预设区域可以为整个有源区100，预设区域可以如图3a中示出的按黑色虚线方框分为三个子区，其中，各个子区的面积可以相同。
P型岛平行于阴极区底表面的横截面的形状可以为以下至少一种：圆形、正多边形和长方形。P型岛平行于阴极层底表面的横截面的尺寸可以为圆形的直径、正多边形的边长或长方形的边长。
具体的，P型岛可以为正六边形，其中，在各个子区中P型岛面积占比相等，优选的，每个子区域中的P型岛的横截面的尺寸相同，不同子区之间，由中心子区域到最***子区中的P型岛的尺寸逐渐减小。位于中心子区的大尺寸P型岛一方面在反向恢复时更容易注入空穴、改善震荡，但同时注入的空穴会增加拖尾长度从而使Erec增加；而边缘小尺寸的P型岛在反向恢复过程中，不容易发生空穴注入作用，相对于中心子区的大尺寸P型岛对Erec的影响较小，可以有效改善软度和Erec的折中，同时P型岛的存在取代了部分N+型阴极层208，反向恢复时需要移除N-(偏移区)存储的载流子变少，Erec降低。
需要说明的是，位于中心子区的P型岛的尺寸大于等于预设尺寸L0，位于最***子区的P型岛的尺寸小于预设尺寸L0，其中，预设尺寸L0是P型岛能够在反向恢复末端开启注入空穴的最小尺寸，其与N型缓冲层207的杂质峰值浓度、掺杂剂量以及N-型基区206厚度有关。当P型岛的尺寸大于等于预设尺寸时，可以有效进行空穴注入，当P型岛的尺寸小于预设尺寸时，不能注入空穴。
作为另一示例，参见图3b所示，预设区域还可以为在位于距阴极层底表面相同深度的平面内呈周期性排列。在有源区100靠近终端区101的边缘区域设置相对于各个预设区域中心P型岛的横截面的尺寸较小尺寸的P型岛，可以有利于提供均匀的电流。
需要说明的是，本申请实施例对预设区域的排布方式并不做具体限定，对子区的设置数量也不做具体限定。
以上为本申请实施例提供的一种快恢复二极管芯片，该快恢复二极管芯片包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛。其中，每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，每个子区中P型岛面积占比相等，P型岛的横截面的尺寸在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减。位于中心子区的大尺寸P型岛一方面在反向恢复时更容易注入空穴、改善震荡，但同时注入的空穴会增加拖尾长度从而使Erec增加；而在边缘小尺寸的P型岛在反向恢复过程中，不容易发生空穴注入作用，相对于中心子区的大尺寸P型岛对Erec的影响较小，可以有效改善软度和Erec的折中，同时P型岛的存在取代了部分N+型阴极层208，反向恢复时需要移除N-(偏移区)存储的载流子变少，Erec降低。
此外，每个预设区域可以在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，具体请参见实施例二。
实施例二
在本申请实施例中，将以多个P型岛设置在N+型阴极层的位于有源区的部分区域内为例进行说明。参见图4所示，预设区域可以为整个有源区100，预设区域可以按实施例一中相同的方式按黑色虚线方框分为三个子区，其中各个子区的面积可以相同。
P型岛平行于阴极区底表面的横截面形状可以为以下至少一种：圆形、正多边形和长方形。P型岛平行于阴极区底表面的横截面的尺寸可以为圆形的直径、正多边形的边长或长方形的边长。
在各个子区域中P型岛的横截面的尺寸均相同时，不同子区之间，由中心子区域到最***子区中的P型岛的面积占比逐渐减小。中心子区的大面积占比的P岛可以有效降低Erec，但同时会引起Vf增加；而靠近有源区100边缘的子区域中的面积占比较小，相对于中心子区域的大面积占比对Vf的影响较小，可以有效均衡快恢复二极管的整体Vf，同时P型岛的存在取代了部分N+型阴极层208，反向恢复时需要移除N-(偏移区)存储的载流子变少，Erec降低。如此，可以在改善震荡的同时，还能进一步优化Vf和Erec，提高器件的可靠性。
需要说明的是，其中P型岛的尺寸大于等于预设尺寸L0，该预设尺寸可以为根据N型缓冲层207的杂质峰值浓度、掺杂剂量以及N-型基区206厚度确定。P型尺寸大于等于预设尺寸时，可以实现在反向恢复末端开启注入空穴。
另外，在本申请实施例中对P型岛的横截面的形状不做具体的限定，参见图5所示，可以设置三个面积相等的子区，将P型岛还可以设置为除多个N+型阴极层208的小岛之外的连通区域。N+型阴极层208的上小岛尺寸大小相等，从整个中心子区到最***子区，小岛的个数阶梯性增加，因此，从中心子区域到最***子区中的小岛的面积占比逐渐增加，相应的，从中心子区域到最***子区中的P型岛的面积占比逐渐减小。
以上为本申请实施例二提供的一种快恢复二极管芯片，该快恢复二极管芯片包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛。其中，每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，每个子区中P型岛的横截面的尺寸相等，各个子区的P型岛的面积占比在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减。中心子区的大面积占比的P型岛可以有效降低Erec，但同时会为引起Vf增加；而靠近有源区100边缘的子区域中的面积占比较小，相对于中心子区域的大面积占比对Vf的影响较小，可以有效均衡快恢复二极管的整体Vf，同时P型岛的存在取代了部分N+型阴极层208，反向恢复时需要移除N-(偏移区)存储的载流子变少，Erec降低。如此，可以在有效改善软度、改善震荡的同时，还能进一步优化Vf和Erec，实现有效改善软度和Erec的折中，提高器件的可靠性。
另外，每个预设区域可以在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，多个P型岛可以设置为在预设区域中，若干子区的P型岛的横截面的尺寸和面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，具体请参见实施例三。
实施例三
在本申请实施例中，将以多个P型岛设置在N+型阴极层的位于有源区的部分区域内为例进行说明。参见图6所示，预设区域可以为整个有源区100，预设区域可以在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区包括第一子区和第二子区，其中，第一子区为包含预设区域的中心的区域，第二子区为第一子区的边界与预设区域的边界所围合的区域；其中，第一子区为圆形或正方形。
作为一具体示例，第一子区为圆形，预设区域可以按图6所示分为含预设区域的中心的圆形子区和由圆形子区与预设区域的边界所围合的区域。
P型岛平行于阴极区底表面的截面形状可以为以下至少一种：圆形、正多边形和长方形。P型岛平行于阴极层底表面的横截面的尺寸可以为圆形的直径、正多边形的边长或长方形的边长。
其中，圆形子区中的P型岛的尺寸大小相同，边缘区域中P型岛的尺寸大小也相同，并且圆形子区域中的P型岛的尺寸大于边缘区域中P型岛的尺寸。同时，圆形子区域中P型岛的面积占比大于边缘区域中P型岛的面积占比。该方法有利于在改善震荡的同时，还能通过边缘区域中小尺寸P型岛的小面积占比的分布均衡中心圆形区域中的Vf和Erec，如此，可以在改善震荡的同时，还能进一步优化Vf和Erec，提高器件的可靠性。
需要说明的是，位于中心子区的P型岛的尺寸大于等于预设尺寸L0，位于最***子区的P型岛的尺寸小于预设尺寸L0，其中，预设尺寸L0是P型岛能够在反向恢复末端开启注入空穴的最小尺寸，其与N型缓冲层207的杂质峰值浓度、掺杂剂量以及N-型基区206厚度有关。当P型岛的尺寸大于等于预设尺寸时，可以有效进行空穴注入，当P型岛的尺寸小于预设尺寸时，不能注入空穴。从而，可以在有效改善软度、改善震荡的同时，还能实现有效改善软度和Erec的折中。
另外，作为一优选示例，在中心子区中的P型岛可以按预设规则排列，如可以通过均匀分布多个P型岛，使在中心子区中排布成一个正六边形。该多个P型岛的排布结构可以有效提高快恢复二极管芯片电流的均匀性。
以上为本申请实施例提供的一种快恢复二极管芯片，该快恢复二极管芯片包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛。其中，每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，每个子区中，P型岛的横截面的尺寸在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减，同时P型岛的面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减。通过设置各子区的P型岛的横截面的尺寸和面积占比均预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减，如此，可以在有效改善软度、改善震荡的同时，还能极大的优化了Vf和Erec，实现有效改善软度和Erec的折中，提高器件的可靠性。
需要说明的是，在上述实施例一、实施例二和实施例三中所述的多个P型岛可以设置在N+型阴极层208的位于有源区100的部分区域内，如图2或图7所示，P型岛的厚度可以小于N+型阴极层208的层厚或者P型岛的厚度等于N+型阴极层208的层厚；多个P型岛设置于N型缓冲层207的位于有源区100的部分区域内，如图8所示，P型岛的厚度可以小于N型缓冲层207的层厚；或者，多个P型岛设置于N+型阴极层208的位于有源区100的部分区域内，并在垂直于N+型阴极层208底表面的方向上由N+型阴极层208延伸至所述N型缓冲层内207，参见图9所示。另外，在本申请实施例中，也可以为在整个快恢复二极管芯片的横向方向上设置一个或多个周期性排布的预设区域，每个预设区域中设置多个P型岛，将多个P型岛按上述示出的排布方式由有源区100延伸至终端区101，作为示例，可以在整个N+型阴极层208按上述方式排布多个P型岛，请参见图10所示。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种快恢复二极管芯片，所述快恢复二极管芯片包括有源区和终端区，其特征在于，所述快恢复二极管芯片或所述快恢复二极管芯片的有源区包括一个或多个周期性排布的预设区域，每个所述预设区域中设置有多个P型岛；其中，
在每个所述预设区域中，所述P型岛的横截面的尺寸在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减；和/或
每个所述预设区域在沿着所述预设区域的中心至所述预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着所述预设区域的中心至所述预设区域的周边的方向上呈阶梯性递减；其中，每个子区的P型岛面积占比等于该子区中所有P型岛的横截面面积总和与该子区的面积的比值。
2.根据权利要求1所述的快恢复二极管芯片，其特征在于，包括设置于衬底上的N+型阴极层。
3.根据权利要求2所述的快恢复二极管芯片，其特征在于，多个P型岛设置在所述N+型阴极层内。
4.根据权利要求1所述的快恢复二极管芯片，其特征在于，所述快恢复二极管芯片包括设置于衬底上的N+型阴极层和设置于所述N+型阴极层上的N型缓冲层。
5.根据权利要求4所述的快恢复二极管芯片，其特征在于，多个P型岛设置在所述N+型阴极层内。
6.根据权利要求4所述的快恢复二极管芯片，其特征在于，多个P型岛设置于所述N型缓冲层内。
7.根据权利要求4所述的快恢复二极管芯片，其特征在于，多个P型岛设置于所述N+型阴极层内，并在垂直于所述N+型阴极层底表面的方向上由所述N+型阴极层延伸至所述N型缓冲层内。
8.根据权利要求1所述的快恢复二极管芯片，其特征在于，所述若干子区包括第一子区和第二子区，其中，所述第一子区为包含所述预设区域的中心的区域，所述第二子区为所述第一子区的边界与所述预设区域的边界所围合的区域；其中，所述第一子区为圆形或正方形。
9.根据权利要求8所述的快恢复二极管芯片，其特征在于，各所述子区的面积相等。
10.根据权利要求1～9中任一项所述的快恢复二极管芯片，其特征在于，所述P型岛的横截面的形状包括以下至少一种：圆形、正多边形和长方形。
CN201911381957.4A 2019-12-27 2019-12-27 一种快恢复二极管芯片 Active CN113053993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911381957.4A CN113053993B (zh) 2019-12-27 2019-12-27 一种快恢复二极管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911381957.4A CN113053993B (zh) 2019-12-27 2019-12-27 一种快恢复二极管芯片

Publications (2)

Publication Number Publication Date
CN113053993A true CN113053993A (zh) 2021-06-29
CN113053993B CN113053993B (zh) 2022-06-24

Family

ID=76507038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911381957.4A Active CN113053993B (zh) 2019-12-27 2019-12-27 一种快恢复二极管芯片

Country Status (1)

Country Link
CN (1) CN113053993B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203830A (zh) * 2021-11-30 2022-03-18 深圳基本半导体有限公司 一种frd结构及其制作方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029634A1 (en) * 2005-05-24 2007-02-08 Hans-Joachim Schulze High speed diode
US20120018846A1 (en) * 2009-09-30 2012-01-26 Infineon Technologies Austria Ag Surge-Current-Resistant Semiconductor Diode With Soft Recovery Behavior and Methods for Producing a Semiconductor Diode
CN103311287A (zh) * 2013-03-11 2013-09-18 电子科技大学 一种具有系列p浮空埋层的rc-igbt
CN104969360A (zh) * 2013-03-25 2015-10-07 富士电机株式会社 半导体装置
CN105826399A (zh) * 2016-05-25 2016-08-03 上海安微电子有限公司 一种多混合结构的软快恢复二极管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029634A1 (en) * 2005-05-24 2007-02-08 Hans-Joachim Schulze High speed diode
US20120018846A1 (en) * 2009-09-30 2012-01-26 Infineon Technologies Austria Ag Surge-Current-Resistant Semiconductor Diode With Soft Recovery Behavior and Methods for Producing a Semiconductor Diode
CN103311287A (zh) * 2013-03-11 2013-09-18 电子科技大学 一种具有系列p浮空埋层的rc-igbt
CN104969360A (zh) * 2013-03-25 2015-10-07 富士电机株式会社 半导体装置
CN105826399A (zh) * 2016-05-25 2016-08-03 上海安微电子有限公司 一种多混合结构的软快恢复二极管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203830A (zh) * 2021-11-30 2022-03-18 深圳基本半导体有限公司 一种frd结构及其制作方法和应用
CN114203830B (zh) * 2021-11-30 2023-02-24 深圳基本半导体有限公司 一种frd结构及其制作方法和应用

Also Published As

Publication number Publication date
CN113053993B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
JP3321185B2 (ja) 高耐圧半導体装置
CN103872144B (zh) 一种软快恢复二极管及其制造方法
US9054152B2 (en) Semiconductor device
KR101679108B1 (ko) 국부적 에미터 쇼트 도트들의 개선된 패턴을 갖는 위상 제어 사이리스터
CN105826399A (zh) 一种多混合结构的软快恢复二极管及其制备方法
KR20130098831A (ko) 반도체 장치
US10056501B2 (en) Power diode with improved reverse-recovery immunity
CN113571415B (zh) Igbt器件及其制作方法
JP4108762B2 (ja) 電界効果により制御可能の半導体デバイス
CN110571282A (zh) 一种肖特基二极管及其制造方法
CN113053993B (zh) 一种快恢复二极管芯片
CN104157683B (zh) Igbt芯片及其制备方法
CN102386220A (zh) 一种具有背注增强结构的igbt及其制造方法
CN111755501A (zh) 一种具有边缘深结结构的晶圆芯片结构
CN111834451A (zh) 一种逆阻型门极换流晶闸管及其制造方法
CN220604695U (zh) 一种半导体终端保护结构
US11195957B2 (en) Schottky barrier diode
JPH09116152A (ja) パワー半導体素子
CN114678415B (zh) 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件
JP2018006648A (ja) 半導体装置
KR20230092866A (ko) Igbt 소자
JP6935373B2 (ja) 半導体装置
JP2021125681A (ja) 半導体装置
CN107342330B (zh) 一种高压快恢复二极管结构
US4388634A (en) Transistor with improved second breakdown capability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant