CN104157683B - Igbt芯片及其制备方法 - Google Patents
Igbt芯片及其制备方法 Download PDFInfo
- Publication number
- CN104157683B CN104157683B CN201410414533.4A CN201410414533A CN104157683B CN 104157683 B CN104157683 B CN 104157683B CN 201410414533 A CN201410414533 A CN 201410414533A CN 104157683 B CN104157683 B CN 104157683B
- Authority
- CN
- China
- Prior art keywords
- region
- minority carrier
- injection efficiency
- carrier injection
- efficiency control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 147
- 239000007924 injection Substances 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 15
- 230000007547 defect Effects 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 abstract description 5
- 230000008094 contradictory effect Effects 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种IGBT芯片及其制备方法，所述IGBT芯片包括芯片正面和背面，所述芯片正面包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极，所述芯片背面包括集电极区，在至少一个所述发射极电极下方对应的集电极区内、所述栅极区下方对应的集电极区内、所述等位环区下方对应的集电极区内和/或所述终端结构区下方对应的集电极区内设置有局部少子注入效率控制区；所述局部少子注入效率控制区能够降低该区域内的少子注入效率。通过本发明提供的IGBT芯片，能够缓解芯片的导通损耗和关断损耗的矛盾关系，实现在不增加导通损耗的情况下，尽量减少IGBT芯片的关断损耗。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种降低功耗的IGBT芯片及其制备方法。
背景技术
绝缘栅双极晶体管(IGBT)是一种双极器件。该IGBT器件的结构如图1所示，该IGBT器件的衬底以N型半导体材料。其包括N-基区10(衬底)、位于N-基区10上方的发射极P阱11、发射极欧姆接触P+区12、N+源极区13以及位于N-基区10下方的缓冲层14和集电极区15。其中，发射极位于器件的正面，集电极区15位于器件的背面。该集电极区内的空穴载流子被称为少子。
在器件导通时，该集电极区15内的少子被发射而注入到N-基区10，形成电导调制效应，集电极区15的掺杂浓度越高，空穴注入越强(少子注入效率越大)，电导调制就越强，导通电阻越低，导通损耗越低；所以，为了降低导通损耗，需要提高少子注入效率。而当关断时，注入到N-基区10内的空穴(少子)需要被耗尽才能承受耐压，而导通时注入的空穴越多(少子注入效率越大)，耗尽所需要的时间就越长，即关断过程中的少子抽取速度越小，关断损耗就越大，因此，为了降低关断损耗，需要提高少子抽取速度，降低少子注入效率。
由此可见，导通状态下的少子注入效率与关断过程中的少子抽取速度是相互矛盾的，导通损耗和关断损耗是一种折中关系。因此，需要优化少子注入效率来提高关断速度，降低开关损耗，同时避免器件的导通损耗性能的恶化，维持器件的耐压性能。
少子注入效率与IGBT器件背面的集电极区以及缓冲层(如果有)的掺杂浓度与结深有关。如果单纯地降低集电极区的掺杂浓度或者增加缓冲层的掺杂浓度，势必会增加器件的导通损耗。目前普遍的解决方案是采用透明集电极结构，即利用非常小的集电极区结深，同时结合较高的集电极区掺杂浓度，来达到优化导通损耗与开关速度的目的。然而，这需要优化集电极区的结深与掺杂浓度，才能确定最优的结深与掺杂浓度的组合，导致IGBT器件的设计难度增加。
发明内容
有鉴于此，本发明提供了一种IGBT芯片及其制备方法，该IGBT芯片结构能够在不增加IGBT器件的设计难度的前提下，优化导通损耗和开关速度的折中关系，从而能够在不影响器件导通损耗的前提下，提高器件的开关速度。
为了达到上述发明目的，本发明采用了如下技术方案：
一种IGBT芯片，包括芯片正面和背面，所述芯片正面包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极，所述芯片背面包括集电极区，在至少一个所述发射极电极下方对应的集电极区内、所述栅极区下方对应的集电极区内、所述等位环区下方对应的集电极区内和/或所述终端结构区下方对应的集电极区内设置有局部少子注入效率控制区；所述局部少子注入效率控制区能够降低该区域内的少子注入效率。
优选地，所述局部少子注入效率控制区通过控制该区域内的掺杂离子的掺杂浓度或导电类型降低该区域内的少子注入效率。
优选地，所述局部少子注入效率控制区的导电类型与所述集电极区的导电类型相同，所述局部少子注入效率控制区的掺杂浓度小于所述集电极区的掺杂浓度；
或者，
所述局部少子注入效率控制区的导电类型与衬底的导电类型相同，所述局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度。
优选地，所述局部少子注入效率控制区通过控制该区域内的少子寿命降低该区域内的少子注入效率。
优选地，所述局部少子注入效率控制区内设置有缺陷和陷阱，所述缺陷或陷阱能够缩短所述局部少子注入效率控制区的少子寿命。
优选地，在所述芯片正面设置有发射极电极开口，所述发射极电极设置在所述发射极电极开口内，当在所述发射极电极下方对应的集电极区内设置有所述局部少子注入效率控制区时，所述局部少子注入效率控制区的形状为圆形或多边形，所述局部少子注入效率控制区的大小不大于所述发射极电极开口的大小。
优选地，当在所述栅极区下方对应的集电极区内设置有局部少子注入效率控制区时，所述局部少子注入效率控制区的形状与所述栅极区的形状构成相似图形，并且所述局部少子注入效率控制区的大小不大于所述栅极区的大小。
优选地，当在所述等位环区下方对应的集电极区内设置有局部少子注入效率控制区时，所述局部少子注入效率控制区的内边缘不超出所述等位环区的内边缘。
优选地，所述栅极区包括主栅极区和汇流条，所述汇流条与所述主栅极区连接。
优选地，所述汇流条包括至少一根第一汇流条和至少一根第二汇流条，所述第一汇流条与所述主栅极区直接连接，所述第二汇流条与所述第一汇流条连接。
优选地，所述汇流条为多根，所述汇流条关于所述主栅极区对称分布，所述汇流条均匀分布在所述芯片内部。
优选地，所述IGBT芯片还包括背面缓冲层，所述背面缓冲层位于所述衬底和所述集电极区之间。
一种IGBT芯片的制备方法，包括：
提供衬底；所述衬底包括相对的正面和背面；
在所述衬底的正面上方形成IGBT芯片的正面结构，在衬底的背面下方形成集电极区；其中，所述正面结构包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极；
在所述集电极区的下方形成掩膜层；
对所述掩膜层进行光刻与刻蚀，以在所述集电极区特定区域的下方形成离子注入窗口；其中，所述特定区域包括发射极电极下方对应的区域、栅极区下方对应的区域、等位环区下方对应的区域和/或所述终端结构区下方对应的区域；
根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区；所述局部少子注入效率控制区能够降低少子注入效率；
去除所述掩膜层；
进行背面金属化，以形成集电极金属电极。
优选地，所述根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区，具体包括：
通过离子注入窗口向所述集电极区的特定区域进行离子注入并进行退火处理，以在所述集电极区的特定区域形成局部少子注入效率控制区；其中，若注入的离子的导电类型与所述集电极区的导电类型相同，则注入的离子剂量使得所述局部少子注入效率控制区的掺杂浓度小于所述集电极区的掺杂浓度，若注入的离子的导电类型与所述衬底的导电类型相同，则注入的离子剂量使得所述局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度；
或者，所述根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区，具体包括：
通过离子注入窗口向所述集电极区的特定区域进行质子注入，以在所述集电极区的特定区域引入缺陷或陷阱，进而在所述集电极区的特定区域形成局部少子注入效率控制区；所述缺陷或陷阱能够缩短该区域内的少子寿命；
优选地，当所述特定区域为发射极电极下方对应的区域时，所述特定区域的形状为圆形或多边形，所述特定区域的大小不大于所述发射极电极开口的大小。
优选地，当所述特定区域为栅极区下方对应的区域时，所述特定区域的形状与所述栅极区的形状构成相似图形，并且所述局部少子注入效率控制区的大小不大于所述栅极区的大小。
优选地，当所述特定区域为等位环区下方对应的区域时，所述特定区域的内边缘不超出所述等位环区的内边缘。
优选地，所述在衬底的背面下方形成集电极区之前，还包括：在所述衬底的背面下方形成背面缓冲层。
相较于现有技术，本发明具有以下有益效果：
本发明提供的IGBT芯片，在芯片背面的集电极区的特定区域内设置了局部少子注入效率控制区，该特定集电极区包括发射极电极下方对应的集电极区、栅极区下方对应的集电极区、等位环区下方对应的集电极区和/或终端结构区下方对应的集电极区。该局部少子注入效率控制区能够降低少子注入效率，由于这些特定区域不是电流的主要通路，因此，该局部少子效率控制区不会对器件的导通损耗产生大的影响，该设置有局部少子效率控制区的IGBT芯片的导通损耗与未设置局部少子效率控制区的IGBT芯片的导通损耗基本相同，而且设置有局部少子效率控制区的IGBT芯片在导通状态下注入到基区内的少子数量减少，因此，在关断时能够缩短少子的抽取时间，提高开关速度，有利于降低关断损耗。因此，通过本发明提供的IGBT芯片，能够缓解芯片的导通损耗和关断损耗的矛盾关系，实现在不增加导通损耗的情况下，尽量减少IGBT芯片的关断损耗，因此，该IGBT芯片的损耗降低。
进一步地，本发明提供的IGBT芯片通过本领域常用的离子注入手段在背面的集电极区形成局部少子注入效率控制区，其工艺实现较为简单。相较于现有技术中的降低功耗的手段，降低了IGBT芯片的设计难度以及工艺成本。
附图说明
为了清楚地理解现有技术或本发明的具体实施方式，下面将描述现有技术或本发明的具体实施方式时用到的附图作一简要说明。显而易见地，这些附图仅是本发明实施例的部分附图，本领域普通技术人员在不付出创造性劳动的前提下，还可以获得其它的附图。
图1是现有技术中IGBT芯片的一个元胞结构的剖面结构示意图；
图2是本发明实施例提供的IGBT芯片的俯视结构示意图；
图3是本发明实施例提供的IGBT芯片的剖面结构示意图；
图4是IGBT芯片处于导通状态时，电流路径在芯片内部的分布情况示意图；
图5是本发明实施例提供的IGBT芯片中，设置于栅极区下方对应的集电极P区内的局部少子注入效率控制区的位置和形状示意图；
图6是本发明实施例提供的IGBT芯片中，设置于等位环区和终端结构区下方对应的集电极P区内的局部少子注入效率控制区的位置和形状示意图；
图7是本发明实施例提供的IGBT芯片的制备方法流程示意图；
图8(1)至图8(7)是本发明实施例提供的IGBT芯片的制备方法的一系列制程对应的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细描述。
需要说明的是，本发明提供的IGBT芯片的结构是在现有的IGBT芯片结构的基础上增加了局部少子注入效率控制区。所以，本发明提供的IGBT芯片的结构与现有的IGBT芯片的结构基本相同。本发明实施例所述的IGBT芯片可以为平面栅结构也可以为沟槽栅结构，本发明实施例以平面栅结构的IGBT芯片为例进行说明。平面栅结构的IGBT芯片的具体结构如图2和图3所示。图2是本发明实施例的IGBT芯片的俯视结构示意图，图3是本发明实施例的IGBT芯片的剖面示意图。
如图2所示，IGBT芯片正面包括元胞区21、栅极区22、等位环区23、终端结构区24。
其中，元胞区21包括两个或两个以上的相互并联的元胞。
栅极区22包括主栅极区221和汇流条222，并且汇流条222与主栅极区221连接。其中，汇流条222可以看作是主栅极区221的延伸。在本发明实施例中，主栅极区221可以位于芯片正面的任意位置，一般在芯片正面的中央、边缘或角落处。图2所示的主栅极区221位于芯片正面的下边缘中心区域。汇流条222可以为多条，根据汇流条与主栅极区的连接关系可以将其分为第一汇流条2221和第二汇流条2222，其中，第一汇流条直接与主栅极区221连接，第二汇流条2222与第一汇流条2221连接。为了实现芯片上的每个元胞的同时开启和关闭，优选，汇流条222关于主栅极区221呈对称分布，优选这些汇流条222均匀分布在芯片内部，由于汇流条222是主栅极区221的延伸，所以，在芯片内部均匀分布的汇流条222相当于主栅极区221在芯片内部的均匀分布，从而减少了不同元胞相距主栅极区221的距离远近导致的开启不一致的问题。
等位环区22位于芯片元胞区21的***，终端结构区24位于等位环区23的***，等位环区23和终端结构区24直接相邻。等位环区22改善了芯片元胞区21边缘的接触特性，在该区内形成了一个等电位环，确保芯片元胞区21边缘的电势均匀相等，并抑制边缘电场尖峰，提高芯片的耐压稳定性及击穿电压。
为了更加清楚地理解IGBT芯片的结构，参见图3所示的剖面图。图3所示的结构中，虚线框内的结构为一个元胞结构。
图3所示的IGBT芯片的衬底为N型半导体材料。
一个元胞结构包括位于衬底30正面的发射极P-阱31、发射极欧姆接触P+区32、N+源极区33，在衬底30正面上方设置有发射极金属电极开口34，在该发射极金属电极开口34内形成发射极金属电极35、多晶硅36以及二氧化硅层37。
元胞结构还包括位于衬底30背面下方的背面缓冲层38以及位于背面缓冲层38下方的集电极P区39。其中，背面缓冲层38不是IGBT芯片的必要结构，其是为了提高IGBT芯片的性能增加的优选结构。
另外，如图3所示，在元胞***还包括等位环区P+区310，在等位环区P+区310的***还包括终端结构区311。
在IGBT芯片处于导通状态时，集电极P区39内的空穴载流子(称为少子)被发射注入到衬底30中，形成电导调制效应，集电极P区39内的掺杂浓度越高，空穴注入越强(少子注入效率越高)，电导调制就越强，导通电阻越低，导通损耗就越低。而在关断时，衬底30内的空穴(少子)需要被耗尽才能承受耐压，而导通时注入的空穴越多，耗尽所需的时间就越长，关断损耗就越大。所以，导通损耗和关断损耗是相互矛盾的。
然而发明人经过研究发现，导通电流在芯片内部不是均匀分布的，而是在某些区域相对集中，而在另外一些区域相对疏松甚至在某些区域不会形成电流路径。图4示出了IGBT芯片处于导通状态时，电流路径在芯片内部的分布情况。从该图4中可以看出，在发射极电极开口34下方对应的区域a、等位环区23下方以及终端结构区24下方对应的区域b不是导通电流的主要路径。另外，栅极区22下方对应的区域(图4中未示出)也不是导通电流的主要路径。因而，降低该区域对应的集电极区的少子注入效率不会对导通损耗造成很大影响，而且由于少子注入效率的降低使得注入到衬底内的少子减少，在关断时，少子耗尽所需的时间就会缩短，从而可以提高少子抽取速度，提高关断速度，降低关断损耗。
基于此，本发明的发明人将集电极P区39划分为多个子区域，对不同子区域内的少子注入效率分别进行控制。在本发明提供的IGBT芯片中，通过在集电极P区39的特定区域内设置局部少子注入效率控制区312。该局部少子注入效率控制区312内的少子注入效率相较于集电极P区39内的少子注入效率相对较低。
所述集电极P区39的特定区域对应的芯片区域不是导通电流的主要电流路径区域。在本发明实施例中，所述的集电极P区39的特定区域包括以下区域中的一个或多个：
IGBT芯片的全部元胞或部分元胞的发射极电极下方对应的集电极区I；
栅极区下方对应的集电极区II；
等位环区下方对应的集电极区III；
终端结构区下方对应的集电极区IV。
图3示出了IGBT芯片的全部元胞或部分元胞的发射极电极下方对应的集电极区I、等位环区下方对应的集电极区III、终端结构区下方对应的集电极区IV。
当特定区域为发射极电极下方对应的集电极区时，该特定区域的形状为圆形或多边形，更进一步地说，该特定区域优选为正多边形，并且该特定区域的大小不大于发射极电极开口的大小。相应地，局部少子注入效率控制区312I的形状为圆形或多边形，进一步地，该多边形为正多边形。并且该区域的大小不大于发射极电极开口的大小。需要说明的是，对局部少子注入效率控制区312I大小和位置的限定是为了降低该区域对导通损耗的影响。
需要说明的是，在本发明实施例中，可以在所有各个元胞的发射极电极下方对应的集电极区内均设置局部少子注入效率控制区312I，也可以仅在部分元胞的发射极电极下方对应的集电极区内设置局部少子注入效率控制区312I。然而，设置的局部少子注入效率控制区312I的数量越多，越能降低IGBT芯片的关断损耗。
当特定区域为栅极区下方对应的集电极区时，该特定区域的形状与所述栅极区的形状构成相似图形。并且该特定区域的大小不大于所述栅极区的大小。相应地，局部少子注入效率控制区312II的形状与所述栅极区的形状构成相似图形，并且该局部少子注入效率控制区312II的大小不大于所述栅极区的大小。例如，当栅极区的形状如图2所示时，该局部少子注入效率控制区312II的形状如图5所示。图5为设置在栅极区下方对应的集电极P区的局部少子注入效率控制区312II的位置和形状示意图。
当特定区域为为等位环区23下方对应的集电极区时，该特定区域的内边缘不超出所述等位环区23的内边缘。相应地，局部少子注入效率控制区312III的内边缘不超出所述等位环区23的内边缘。该局部少子注入效率控制区312III的具体形状和位置可以参见图6。图6所示为设置在等位环区23和终端结构区24下方对应的集电极区内的局部少子注入效率控制区312III和312IV的位置和形状示意图。
当在等位环区以及终端结构区下方对应的集电极区内设置有局部少子注入效率控制区时，由于芯片级局部少子注入效率的降低，使得与芯片边缘元胞相近的栅极区与终端结构区内的载流子数量减少，一方面提高了关断速度，降低了损耗，另外一方面在关断时减轻了边缘元胞的电流集中的现象，提高了安全工作区性能。
需要说明的是，在本发明实施例中，可以在上述所述的特定区域中的一个或多个区域设置局部少子注入效率控制区，设置的局部少子注入效率控制区的面积越大，关断速度越快，关断损耗越小。
对于平面栅结构的IGBT芯片而言，一个元胞内的发射极金属电极开口处的面积是整个元胞的10％以上；栅极区与等位环区面积占整个芯片面积的8％-12％左右；终端结构区面积占整个芯片面积的15％-30％左右，因此，累计可以对整个芯片超过30％的区域进行局部少子注入效率优化。
在本发明实施例中，可以通过控制局部少子注入效率控制区的掺杂浓度或掺杂杂质的导电类型来控制该区域内的少子注入效率。此外，也可以通过控制局部少子注入效率控制区的少子寿命来控制该区域内的少子注入效率。
第一种：通过控制局部少子注入效率控制区的掺杂浓度来控制该区域内的少子注入效率。
具体地，当所述局部少子注入效率控制区的导电类型与所述集电极区的导电类型相同，所述局部少子注入效率控制区的掺杂浓度小于所述集电极区的掺杂浓度，由于局部少子注入效率控制区的掺杂浓度较小，所以，注入到衬底内的少子效率较低，然而由于在区域不是导通电流的主要区域，所以，对IGBT芯片的导通损耗影响不大。但是，由于注入到衬底内的少子减少，能够缩短载流子的抽取时间，提高开关速度，降低关断损耗。因此，通过降低局部少子注入效率控制区的掺杂浓度能够在不增加导通损耗的情况下，降低关断损耗。
第二种：通过控制局部少子注入效率控制区的掺杂杂质的导电类型来控制该区域内的少子注入效率：
具体地，改变局部少子注入效率控制区的掺杂杂质的导电类型，使其与集电极P区的导电类型相反，而与衬底的导电类型相同。此时，所述局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度。
第三种：通过控制局部少子注入效率控制区的少子寿命来控制该区域内的少子注入效率：
具体地，在所述局部少子注入效率控制区内设置有缺陷和陷阱，所述缺陷或陷阱能够缩短所述局部少子注入效率控制区的少子寿命。
此外，在IGBT芯片的背面还包括集电极金属电极313。
以上为本发明实施例提供的IGBT芯片的结构。相较于现有技术中的IGBT芯片的常规结构，本发明提供的IGBT芯片在芯片背面的集电极区增设了局部少子注入效率控制区，这种局部少子注入效率控制区通过本领域常规的离子注入手段即可实现，因而本发明提供的IGBT芯片的结构不会增加IGBT芯片的设计难度，而且工艺实现上也较方便。所以，本发明提供的IGBT芯片通过简单的设计改动就实现了导通损耗和关断损耗的折中关系，并提高了IGBT器件的安全工作区性能，并且不影响芯片的其它性能。
基于上述IGBT芯片的结构，相应地，本发明提供了该种IGBT芯片的制备方法的具体实施方式。具体参见以下实施例。
结合图7至图8(7)对IGBT芯片的制备方法的具体实施方式进行详细说明。
图7是本发明实施例提供的IGBT芯片的制备方法流程示意图。图8(1)至图8(7)是该制备方法的一系列制程对应的剖面结构示意图。
如图7所示，该IGBT芯片的制备方法包括以下步骤：
S71、提供衬底30；所述衬底包括相对的正面和背面；
如图8(1)所示，作为本发明的一个实施例。所述衬底为N型半导体材料。
S72、在所述衬底的正面上方形成IGBT芯片的正面结构，在衬底的背面下方形成集电极区；
采用本领域的惯用技术手段，在衬底30的正面上方形成IGBT芯片的正面结构。该正面结构包括元胞区、栅极区、等位环区以及终端结构区。如图8(2)所示，元胞区包括多个并联的元胞，每个元胞包括位于衬底30正面的发射极P-阱31、发射极欧姆接触P+区32、N+源极区33，在衬底30正面上方设置有发射极金属电极开口34，在该发射极金属电极开口34内形成发射极金属电极35、多晶硅36以及二氧化硅层37。
采用本领域的惯用技术手段，在衬底30的背面下方形成集电极区39。另外，为了提高形成的IGBT芯片的性能，在形成集电极区39之前，还包括，在衬底30的背面下方形成背面缓冲层38。
S73、在所述集电极区的下方形成掩膜层；
如图8(3)所示，为了形成局部少子注入效率控制区，在所述集电极区39的下方形成掩膜层80。该研磨层可以为光刻胶层或二氧化硅层。
S74、对所述掩膜层进行光刻与刻蚀，以在所述集电极区特定区域的下方形成离子注入窗口；其中，所述特定区域包括发射极电极下方对应的区域、栅极区下方对应的区域、等位环区下方对应的区域和/或所述终端结构区下方对应的区域；
如图8(4)所示，采用本领域的惯用技术手段对该掩膜层80进行光刻和刻蚀，以在集电极特定区域的下方形成离子注入窗口81。
在本发明实施例中，特定区域包括发射极电极下方对应的区域、栅极区下方对应的区域、等位环区下方对应的区域以及所述终端结构区下方对应的区域中的一个或多个。
S75、根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区；所述局部少子注入效率控制区能够降低少子注入效率；
如图8(5)所示，根据离子注入窗口81在集电极区39的特定区域内形成局部少子注入效率控制区。具体地，在发射极电极开口下方对应的特定区域I内形成局部少子注入效率控制区312I，在栅极区22下方对应的特定区域II内形成局部少子注入效率控制区312II(图中未示出)，在等位环区23以及终端结构区24下方对应的特定区域III和IV下方对应的特定区域内形成局部少子注入效率控制区312III和局部少子注入效率控制区312IV。
具体地，可以采用扩散法通过改变局部少子注入效率控制区的掺杂浓度甚至掺杂类型来降低局部少子注入效率。也可以采用寿命控制法通过改变局部少子注入效率控制区的少子寿命，间接实现局部少子注入效率的降低。
当采用扩散法来降低局部少子注入效率控制区的少子注入效率时，其具体过程包括：通过离子注入窗口向所述集电极区的特定区域进行离子注入，并对离子注入后的集电极P区进行退火处理，以在集电极区的特定区域形成局部少子注入效率控制区。
需要说明的是，注入的离子的导电类型可以与集电极P区的导电类型相同，也可以与集电极p区的导电类型不同。当注入的离子的导电类型与集电极P区的导电类型相同时，则注入的离子剂量使得局部少子注入效率控制区的掺杂浓度小于集电极P区的掺杂浓度，在降低局部少子注入效率的同时保证了与集电极电极的接触电阻较小。
当注入的离子的导电类型与集电极P区的导电类型不同而与衬底的导电类型相同时，则注入的离子即将使得局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度。
当采用寿命控制法通过改变局部少子注入效率控制区的少子寿命来控制局部少子注入效率控制区的少子注入效率时，其具体过程包括：
通过离子注入窗口向所述集电极区的特定区域进行质子注入，以在所述集电极区的特定区域引入缺陷或陷阱，进而在所述集电极区的特定区域形成局部少子注入效率控制区；所述局部少子注入效率控制区内的少子寿命缩短。
需要说明的是，采用质子注入能够控制质子注入到集电极P区内的深度。当质子注入到集电极P区后，会在集电极P区的注入区域内引入缺陷或陷阱。该缺陷或陷阱会降低该区域内的少子寿命，从而使得该区域内的少子注入效率降低。
S76、去除所述掩膜层；
如图8(6)所示，采用本领域惯用的技术手段，去除所述掩膜层80。
S77、进行背面金属化，以形成集电极金属电极。
如图8(7)所示，采用本领域的惯用技术手段，对衬底的背面进行背面金属化，以形成IGBT芯片的集电极金属电极313，最终形成IGBT芯片。
以上为本发明实施例提供的IGBT芯片的制备方法。相较于现有技术中的IGBT芯片的制备方法，该IGBT芯片的制备方法在原有的基础上仅增加了制备局部少子注入效率控制区的工艺步骤。而且制备局部少子注入效率控制区的工艺采用本领域惯用的离子注入手段即可实现，因而，该IGBT芯片的新结构在制备工艺上较为简单。相较于现有技术中采用透明集电极结构的方法达到优化导通损耗和开关速度的目的的方法，本发明提供的IGBT芯片的制备方法较为简单。
需要说明的是，上述实施例是以衬底为N型半导体材料为例进行说明的。实际上，作为本发明的扩展实施例，本发明实施例提供的IGBT芯片的衬底也可以为P型半导体材料。当衬底材料为P型半导体材料时，该IGBT芯片的各个层或结构的导电类型需要做相适应的变化。本领域技术人员根据上述公开的衬底为N型半导体材料的IGBT芯片结合本领域的公知常识很容易获得衬底为P型半导体材料的IGBT芯片的结构。为了简要起见，在此不再详细描述衬底为P型半导体材料的IGBT芯片的结构及其制备方法。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种IGBT芯片，包括衬底，所述衬底包括相对的正面和背面，所述衬底正面包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极，所述衬底背面包括集电极区，其特征在于，在所述等位环区下方对应的集电极区内设置有局部少子注入效率控制区；所述局部少子注入效率控制区能够降低所述局部少子注入效率控制区内的少子注入效率；
所述局部少子注入效率控制区的内边缘不超出所述等位环区的内边缘。
2.根据权利要求1所述的IGBT芯片，其特征在于，所述局部少子注入效率控制区通过控制该区域内的掺杂离子的掺杂浓度或导电类型降低该区域内的少子注入效率。
3.根据权利要求2所述的IGBT芯片，其特征在于，所述局部少子注入效率控制区的导电类型与所述集电极区的导电类型相同，所述局部少子注入效率控制区的掺杂浓度小于所述集电极区的掺杂浓度；
或者，
所述局部少子注入效率控制区的导电类型与衬底的导电类型相同，所述局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度。
4.根据权利要求1所述的IGBT芯片，其特征在于，所述局部少子注入效率控制区通过控制所述局部少子注入效率控制区内的少子寿命降低所述局部少子注入效率控制区内的少子注入效率。
5.根据权利要求4所述的IGBT芯片，其特征在于，所述局部少子注入效率控制区内设置有缺陷和陷阱，所述缺陷或陷阱能够缩短所述局部少子注入效率控制区的少子寿命。
6.根据权利要求1-5任一项所述的IGBT芯片，其特征在于，所述栅极区包括主栅极区和汇流条，所述汇流条与所述主栅极区连接。
7.根据权利要求6所述的IGBT芯片，其特征在于，所述汇流条包括至少一根第一汇流条和至少一根第二汇流条，所述第一汇流条与所述主栅极区直接连接，所述第二汇流条与所述第一汇流条连接。
8.根据权利要求6所述的IGBT芯片，其特征在于，所述汇流条为多根，所述汇流条关于所述主栅极区对称分布，所述汇流条均匀分布在所述芯片内部。
9.根据权利要求1-5任一项所述的IGBT芯片，其特征在于，所述IGBT芯片还包括背面缓冲层，所述背面缓冲层位于所述衬底和所述集电极区之间。
10.一种IGBT芯片的制备方法，其特征在于，包括：
提供衬底；所述衬底包括相对的正面和背面；
在所述衬底的正面上方形成IGBT芯片的正面结构，在衬底的背面下方形成集电极区；其中，所述正面结构包括元胞区、栅极区、等位环区以及终端结构区，所述元胞区包括多个相互并联的元胞，每个元胞包括发射极电极；
在所述集电极区的下方形成掩膜层；
对所述掩膜层进行光刻与刻蚀，以在所述集电极区特定区域的下方形成离子注入窗口；其中，所述特定区域为等位环区下方对应的区域；所述特定区域的内边缘不超出所述等位环区的内边缘；
根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区；所述局部少子注入效率控制区能够降低少子注入效率；
去除所述掩膜层；
进行背面金属化，以形成集电极金属电极。
11.根据权利要求10所述的制备方法，其特征在于，所述根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区，具体包括：
通过离子注入窗口向所述集电极区的特定区域进行离子注入并进行退火处理，以在所述集电极区的特定区域形成局部少子注入效率控制区；其中，若注入的离子的导电类型与所述集电极区的导电类型相同，则注入的离子剂量使得所述局部少子注入效率控制区的掺杂浓度小于所述集电极区的掺杂浓度，若注入的离子的导电类型与所述衬底的导电类型相同，则注入的离子剂量使得所述局部少子注入效率控制区的掺杂浓度大于或等于衬底的掺杂浓度；
或者，所述根据所述离子注入窗口在所述集电极区的特定区域形成局部少子注入效率控制区，具体包括：
通过离子注入窗口向所述集电极区的特定区域进行质子注入，以在所述集电极区的特定区域引入缺陷或陷阱，进而在所述集电极区的特定区域形成局部少子注入效率控制区；所述缺陷或陷阱能够缩短所述局部少子注入效率控制区内的少子寿命。
12.根据权利要求10-11任一项所述的制备方法，其特征在于，所述在衬底的背面下方形成集电极区之前，还包括：在所述衬底的背面下方形成背面缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410414533.4A CN104157683B (zh) | 2014-08-21 | 2014-08-21 | Igbt芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410414533.4A CN104157683B (zh) | 2014-08-21 | 2014-08-21 | Igbt芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104157683A CN104157683A (zh) | 2014-11-19 |
| CN104157683B true CN104157683B (zh) | 2018-03-09 |
Family
ID=51883143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410414533.4A Active CN104157683B (zh) | 2014-08-21 | 2014-08-21 | Igbt芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157683B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107315320B (zh) * | 2017-05-10 | 2019-01-22 | 株洲中车时代电气股份有限公司 | 功率半导体芯片，该芯片的光刻版及其曝光方法 |
| CN107256857B (zh) * | 2017-05-11 | 2021-09-10 | 全球能源互联网研究院 | 一种栅金属汇流条芯片结构设计及其制作方法 |
| CN109256422B (zh) * | 2017-07-12 | 2022-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107591443A (zh) * | 2017-09-22 | 2018-01-16 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管、ipm模块以及空调器 |
| CN108550567B (zh) * | 2018-04-16 | 2020-03-10 | 全球能源互联网研究院有限公司 | 一种功率半导体芯片集成元胞栅电阻版图设计 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043112A (en) * | 1996-07-25 | 2000-03-28 | International Rectifier Corp. | IGBT with reduced forward voltage drop and reduced switching loss |
| CN102412288A (zh) * | 2010-09-21 | 2012-04-11 | 株式会社东芝 | 逆导型绝缘栅双极晶体管 |
| CN103094332A (zh) * | 2013-01-30 | 2013-05-08 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9461116B2 (en) * | 2012-12-06 | 2016-10-04 | Institute of Microelectronics, Chinese Academy of Sciences | Method of formation of a TI-IGBT |
-
2014
- 2014-08-21 CN CN201410414533.4A patent/CN104157683B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043112A (en) * | 1996-07-25 | 2000-03-28 | International Rectifier Corp. | IGBT with reduced forward voltage drop and reduced switching loss |
| CN102412288A (zh) * | 2010-09-21 | 2012-04-11 | 株式会社东芝 | 逆导型绝缘栅双极晶体管 |
| CN103094332A (zh) * | 2013-01-30 | 2013-05-08 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104157683A (zh) | 2014-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| JP2023160970A (ja) | 半導体装置 | |
| CN104157683B (zh) | Igbt芯片及其制备方法 | |
| US20170288066A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US9577081B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP6676947B2 (ja) | 半導体装置 | |
| US20190312106A1 (en) | Enhancements to cell layout and fabrication techniques for mos-gated devices | |
| JP2016033993A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| JP7414047B2 (ja) | 半導体装置 | |
| CN103311245B (zh) | 一种逆导igbt芯片及其制备方法 | |
| KR20040071722A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| JP2022059487A (ja) | 半導体装置 | |
| JP2012182391A (ja) | 半導体装置 | |
| KR102406116B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR102660669B1 (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
| CN116313787A (zh) | 带有超结结构的绝缘栅双极型晶体管及其制备方法 | |
| KR102170068B1 (ko) | 바이폴라 논-펀치-스루 전력 반도체 디바이스 | |
| US10224404B2 (en) | Insulated gate turn-off device with hole injector for faster turn off | |
| US20190115423A1 (en) | Insulated gate power devices with reduced carrier injection in termination area | |
| CN111799323B (zh) | 超级结绝缘栅双极型晶体管结构及其制作方法 | |
| CN215834533U (zh) | 抗闩锁igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200929 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: 169 Shidai Road, Shifeng District, Zhuzhou City, Hunan Province Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |