CN113053290B - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN113053290B
CN113053290B CN202110259569.XA CN202110259569A CN113053290B CN 113053290 B CN113053290 B CN 113053290B CN 202110259569 A CN202110259569 A CN 202110259569A CN 113053290 B CN113053290 B CN 113053290B
Authority
CN
China
Prior art keywords
pixel
main
auxiliary
transistor
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110259569.XA
Other languages
English (en)
Other versions
CN113053290A (zh
Inventor
易楚君
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110259569.XA priority Critical patent/CN113053290B/zh
Priority to US17/287,126 priority patent/US11688324B2/en
Priority to PCT/CN2021/084611 priority patent/WO2022188222A1/zh
Publication of CN113053290A publication Critical patent/CN113053290A/zh
Application granted granted Critical
Publication of CN113053290B publication Critical patent/CN113053290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例公开一种显示面板及显示装置，显示面板包括多个复合像素行、多个辅像素驱动电路、多个主像素驱动电路及多级栅极驱动电路。每一复合像素行包括位于功能附加区的多个辅子像素和位于主显示区的多个主子像素，每一辅像素驱动电路连接多个辅子像素，每一主像素驱动电路连接对应的主子像素，多级栅极驱动电路通过多条扫描信号线分别连接多个辅像素驱动电路及多个主像素驱动电路，通过位于同一复合像素行的辅子像素和主子像素对应的辅像素驱动电路和主像素驱动电路所连接的扫描信号线不同，以改善显示面板显示不匹配的问题。

Description

显示面板及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及一种显示装置。
背景技术
采用屏下摄像头(Camera Under Panel,CUP)技术时，为降低驱动CUP区像 素发光的像素驱动电路对CUP区的影响，会使一个像素驱动电路同时驱动多个 CUP区的子像素。但会导致驱动CUP区子像素发光的像素驱动电路所用的控制 信号线与驱动主显示区像素发光的像素驱动电路所用的控制信号线不匹配，造 成显示的不匹配的问题。
发明内容
本发明实施例提供一种显示面板及一种显示装置，可以改善位于同一复合 像素行的辅子像素和主子像素对应的辅像素驱动电路和主像素驱动电路所连 接的所述扫描信号线不匹配，导致显示面板出现显示不匹配的问题。
本发明实施例提供一种显示面板。所述显示面板包括功能附加区和位于所 述功能附加区***的主显示区；所述显示面板包括：多个像素行、多个辅像素 驱动电路、多个主像素驱动电路、多级栅极驱动电路。
多个所述像素行包括多个复合像素行，每一所述复合像素行包括位于所述 功能附加区内的多个辅子像素和位于所述主显示区的多个主子像素；每一所述 辅像素驱动电路连接于多个所述辅子像素以驱动对应的多个所述辅子像素发 光；每一所述主像素驱动电路连接于对应的所述主子像素以驱动对应的所述主 子像素发光；多级所述栅极驱动电路通过多条扫描信号线分别连接于多个所述 辅像素驱动电路及多个所述主像素驱动电路。
其中，位于同一所述复合像素行的所述辅子像素和所述主子像素对应的所 述辅像素驱动电路和所述主像素驱动电路所连接的所述扫描信号线不同。
本申请的实施例还提供一种显示装置，包括上述的任一种显示面板。
本申请实施例提供的显示面板及显示装置，所述显示面板包括功能附加区 和位于所述功能附加区***的主显示区；所述显示面板包括：多个像素行、多 个复合像素行、多个辅像素驱动电路、多个主像素驱动电路、多级栅极驱动电 路。多个所述像素行包括多个复合像素行，每一所述复合像素行包括位于所述 功能附加区内的多个辅子像素和位于所述主显示区的多个主子像素；每一所述 辅像素驱动电路连接于多个所述辅子像素以驱动对应的多个所述辅子像素发 光；每一所述主像素驱动电路连接于对应的所述主子像素以驱动对应的所述主 子像素发光；多级所述栅极驱动电路通过多条扫描信号线分别连接于多个所述 辅像素驱动电路及多个所述主像素驱动电路。其中，位于同一所述复合像素行的所述辅子像素和所述主子像素对应的所述辅像素驱动电路和所述主像素驱 动电路所连接的所述扫描信号线不同，以改善位于同一复合像素行的辅子像素 和主子像素对应的辅像素驱动电路和主像素驱动电路所连接的所述扫描信号 线不匹配，导致显示面板出现显示不匹配的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请 的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还 可以根据这些附图获得其他的附图。
图1A是本发明的实施例提供的显示面板的结构示意图；
图1B是图1A中A处的局部放大图；
图2A～图2B是本发明的实施例提供的辅子像素和主子像素的排布结构示 意图；
图3A～图3B是本发明的实施例提供的多个辅子像素电性连接的结构示意 图；
图4A～图4C为本发明的实施例提供的辅像素驱动电路的结构示意图；
图4D～图4G为本发明的实施例提供的辅像素驱动电路的工作时序图；
图5A～图5C为本发明的实施例提供的主像素驱动电路的结构示意图；
图5D～图5E为本发明的实施例提供的主像素驱动电路的工作时序图；
图6A～图6C为本发明的实施例提供的栅极驱动电路与主像素驱动电路、 辅像素驱动电路的连接示意图；
图7是沿1A中B-B’剖切的剖面图；
图8A为本发明的实施例提供的栅极驱动电路与主像素驱动电路通过多条 扫描信号线连接的局部示意图；
图8B为本发明的实施例提供的栅极驱动电路与辅像素驱动电路通过多条 扫描信号线连接的局部示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是 全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳 动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理 解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制 本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下” 通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而 “内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种显示面板及一种显示装置。以下分别进行详细说明。 需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1A是本发明的实施例提供的显示面板的结构示意图；如图1B 是图1A中A处的局部放大图。如图2A～图2B是本发明的实施例提供的辅子 像素和主子像素的排布结构示意图。
本申请实施例提供一种显示面板，所述显示面板包括功能附加区100a、 主显示区100b及非显示区100c，所述主显示区100b位于所述功能附加区100a ***，所述非显示区100c位于所述主显示区100b***。所述功能附加区100a 包括显示透光区1001a及位于所述显示透光区1001a***的过渡显示区1001b。
可选地，所述显示面板可包括多个所述功能附加区100a，每一所述功能 附加区100a在俯视视角下的形状不限于圆形、矩形、圆角矩形。
请继续参阅图1A～图1B及图2A～图2B，所述显示面板包括：多个像素行、 多个辅像素驱动电路100、多个主像素驱动电路200及多级栅极驱动电路300。
多个所述像素行包括多个复合像素行101及多个主像素行201。每一所述 复合像素行101包括位于所述功能附加区100a的多个辅子像素102和位于所 述主显示区100b内的多个主子像素202。每一所述主像素行201包括位于所 述主显示区100b内的多个所述主子像素202。
每一所述辅像素驱动电路100连接于多个所述辅子像素102，以用于驱动 多个所述辅子像素102发光。多个辅像素驱动电路100位于所述功能附加区 100a内，进一步地，多个辅像素驱动电路100位于所述过渡显示区1001b内。 具体地，请参阅图1B，所述过渡显示区1001b设置有多个像素驱动电路岛110， 多个所述像素驱动电路岛110沿所述显示透光区1001a的边缘设置，每一所述 像素电路驱动岛110包括多个辅像素驱动电路100，以将驱动位于所述功能附 加区100a内的多个所述辅子像素102发光的多个辅像素驱动电路100集成作 为所述像素驱动电路岛110分布于所述过渡显示区1001b内，从而提高所述显 示透光区1001a的光透过率。
多个主像素驱动电路200位于所述主显示区100b内，每一所述主像素驱 动电路200连接于对应的所述主子像素202，以用于驱动对应的所述主子像素 202发光。
多级所述栅极驱动电路300位于所述非显示区100c内，多级所述栅极驱 动电路300通过多条扫描信号线分别连接于多个所述辅像素驱动电路100及多 个所述主像素驱动电路200，以用于为所述辅像素驱动电路100及多个所述主 像素驱动电路200提供扫描信号。
其中，位于同一所述复合像素行101的所述辅子像素102和所述主子像素 202对应的所述辅像素驱动电路100和所述主像素驱动电路200所连接的所述 扫描信号线不同，以改善位于所述功能附加区100a内的所述辅子像素102与 位于所述主显示区100b内的所述主子像素202由对应的所述辅像素驱动电路 100及所述主像素驱动电路200驱动发光时，位于同一所述复合像素行101的 所述主子像素202与所述辅子像素102发光不匹配，导致显示面板出现显示不 匹配的问题。
可选地，所述辅子像素102及所述主子像素202包括有机发光二极管、微 型发光二极管、次毫米发光二极管。
可选地，位于同一所述像素行中的多个所述主子像素202，或多个所述主 子像素202和多个所述辅子像素102可位于同一水平线上。即如图2A所示， 位于同一所述主像素行201的多个所述主子像素202位于同一水平线上，位于 同一所述复合像素行101的多个所述主子像素202和多个所述辅子像素102 位于同一水平线上。
可选地，位于同一所述像素行中的多个所述主子像素202中的部分主子像 素，或多个所述主子像素202中的部分主子像素和多个所述辅子像素102中的 部分辅子像素位于同一水平线上。即如图2B所示，位于同一所述主像素行201 中的多个所述主子像素202中的部分主子像素位于同一水平线上，位于同一所 述复合像素行101的多个所述主子像素202中的部分主子像素和多个所述辅子 像素102中的部分辅子像素位于同一水平线上。
具体地，请继续参阅图2B，多个所述主子像素202包括发光颜色不同的 多个所述第一主子像素2021、多个所述第二主子像素2022及多个所述第三主 子像素2023。多个所述辅子像素102包括多个与所述第一主子像素2021发光 颜色相同的第一辅子像素1021、多个与所述第二主子像素2022发光颜色相同 的第二辅子像素1022及多个与所述第三主子像素2023发光颜色相同的第三辅 子像素1023。其中，位于同一所述主像素行201的多个所述第一主子像素2021、 多个所述第二主子像素2022位于同一水平线上，多个所述第三主子像素2023 位于另一水平线上。位于同一所述复合像素行101的多个所述第一主子像素 2021、多个所述第二主子像素2022与多个所述第一辅子像素1021、多个第二 辅子像素1022位于同一水平线上，多个所述第三主子像素2023与多个第三辅 子像素1023位于另一水平线上。
可选地，所述第一主子像素2021、第二主子像素2022及第三主子像素2023 的发光颜色包括红色、蓝色、绿色、黄色、白色等。进一步地，所述第一主子 像素2021的发光颜色为蓝色，所述第二主子像素2022的发光颜色为红色，所 述第三主子像素2023的发光颜色为绿色。
进一步地，请继续参阅图2A～图2B，位于所述功能附加区100a内的多个 所述辅子像素102与位于所述主显示区100b内的多个所述主子像素202的排 布结构相同，可在不增加制程难度的同时，能够进一步降低所述主显示区100b 和所述功能附加区100a的显示差异，进一步改善所述显示面板显示不匹配的 问题。
具体地，所述显示面板包括多个主像素单元202a和多个辅像素单元102a， 每一所述主像素单元202a包括多个所述主子像素202，每一所述辅像素单元 102a包括多个所述辅子像素102。其中，每一所述主像素单元202a内包括的 所述主子像素202的个数及多个所述主子像素202的排布形式与每一所述辅像 素单元102a内包括的所述辅子像素102的个数及多个所述辅子像素102的排 布形式相同。
可选地，每一所述主像素单元202a包括所述第一主子像素2021、所述第 二主子像素2022及所述第三主子像素2023；每一所述辅像素单元102a包括 所述第一辅子像素1021、所述第二辅子像素1022及所述第三辅子像素1023。 相邻的两所述主像素单元202a在所述主显示区100b内以镜像、对称等形式排 布，相邻的两所述辅像素单元102a在所述辅显示区100a内对应的以镜像、对 称等形式排布。
进一步地，所述第一主子像素2021、第二主子像素2022及第三主子像素 2023可采用标准RGB排列，也可采用pearl排布等排布形式，与之相应的， 所述第一辅子像素1021、第二辅子像素1022及第三辅子像素1023采用标准 RGB排列，或采用pearl排布等排布形式。
可选地，位于同一所述主像素单元202a内的至少一所述第一主子像素 2021与至少一所述第二主子像素2022及至少一第三主子像素2023位于同一 所述像素行201。位于同一所述辅像素单元102a内的至少一所述第一辅子像 素1021与至少一所述第二辅子像素1022及至少一第三辅子像素1023位于同 一所述像素行201。
可选地，所述主像素单元202a还可包括第四主子像素等，所述辅像素单 元102a还可包括第四辅子像素等。
请继续参阅图1B及图2A～图2B，所述主显示区100b与所述功能附加区 100a之间具有折线边界100d，所述折线边界100d包括多条垂直相交的第一折 边1001d和第二折边1002d，所述功能附加区100a具有与所述第一折边1001d 平行的第一对称轴a1和与所述第二折边1002d平行且与所述第一对称轴a1相 交的第二对称轴a2，所述第一对称轴a1与所述第二对称轴a2的交点O位于 所述功能附加区100a的中心处。每一垂直相交的所述第一折边1001d和所述 第二折边1002d对应至少一所述辅像素单元102a，以保证靠近所述折线边界100d的所述辅像素单元102a结构的完整性，降低所述主显示区100b与所述 功能附加区100a在靠近所述折线边界100d处的显示差异性。
进一步，每一所述第一折边1001d具有第一长度，多个所述第一折边1001d 的所述第一长度沿远离所述第二对称轴a2的方向依次减小，每一所述第二折 边1002d具有第一高度，多个所述第二折边1002d的所述第一高度沿远离所述 第一对称轴a1的方向依次减小。
请继续参阅图1A～图1B及图2A～图2B，位于所述主像素行201中的多个 所述主子像素202可由对应的所述主像素驱动电路200驱动发光，多个所述复 合像素行101与多个所述主像素行201相邻。具体地，多个所述主像素行201 可位于多个所述复合像素行101的至少一侧；进一步地，多个所述复合像素行 101可位于多个所述主像素行201之间，如图2A～图2B所示。即多个所述复 合像素行101可位于多个所述主像素行201中的第一个主像素行之前；或，多 个所述复合像素行101可位于多个所述主像素行201中的最后一个主像素行之后；或，多个所述复合像素行101可位于多个所述主像素行201中的某一个主 像素行之前。
如图3A～图3B是本发明的实施例提供的多个辅子像素电性连接的结构示 意图；由于每一所述辅像素驱动电路100可对应驱动多个所述辅子像素102 发光，因此，由同一所述辅像素驱动电路100同时驱动的多个所述辅子像素 102之间可通过连接走线103电性连接。
可选地，所述连接走线103可包括第一连接走线和第二连接走线。其中， 所述第一连接走线连接所述辅像素驱动电路100及至少一所述辅子像素102； 所述第二连接走线连接两所述辅子像素102。
可选地，所述连接走线103可采用直线设计、折线设计，或至少部分采用 蛇形走线设计。
可选地，与同一所述辅像素驱动电路100连接的多个所述辅子像素102 的发光颜色相同。进一步地，为避免由不同所述辅像素驱动电路100驱动的多 个所述辅子像素102之间出现电性连接，连接不同发光颜色的多个所述辅子像 素102的所述连接走线103之间无电性连接。具体地，请继续参阅图3A～图 3B，所述第二连接走线包括：连接两所述第一辅子像素1021的第一子连接走 线1031，连接两所述第二辅子像素1022的第二子连接走线1032、连接两所述 第三辅子像素1023的第三子连接走线1033。其中，所述第一子连接走线1031绕过所述第二辅子像素1022、所述第三辅子像素1023，所述第二子连接走线 1032绕过所述第一辅子像素1021、所述第三辅子像素1023，所述第三子连接 走线1033绕过所述第一辅子像素1021、所述第二辅子像素1022。可选地，所 述第一子连接走线1031、所述第二子连接走线1032及所述第三子连接走线 1033可同层或不同层。
可以理解的，在图3A～图3B中仅以位于两个复合像素行的多个辅子像素 电性连接方式为例进行说明，在此基础上，还可得到位于三个复合像素行、或 四个复合像素行等等的多个辅子像素电性连接方式，在此不再进行赘述。
请继续参阅图4A～图4C为本发明的实施例提供的辅像素驱动电路的结构 示意图；如图4D～图4G为本发明的实施例提供的辅像素驱动电路的工作时序 图；如图5A～图5C为本发明的实施例提供的主像素驱动电路的结构示意图； 如图5D～图5E为本发明的实施例提供的主像素驱动电路的工作时序图。如图 6A～图6C是本发明实施例提供的栅极驱动电路与主像素驱动电路、辅像素驱 动电路的连接示意图。
请继续参阅图2A～图2B、图4A～图4C、图5A～图5C及图6A～图6C，每 一所述主像素驱动电路200连接于X1个所述栅极驱动电路300，每一所述辅 像素驱动电路100连接于X2个所述栅极驱动电路300。其中，X1≠X2，X2 ＞X1，以通过X2个所述栅极驱动电路300为每一所述辅像素驱动电路100提 供多级扫描信号，通过X1个所述栅极驱动电路300为每一所述主像素驱动电 路200提供多级扫描信号，从而使位于同一所述复合像素行101的所述辅子像 素102和所述主子像素202对应的所述辅像素驱动电路100和所述主像素驱动 电路200所应用的所述扫描信号不同，改善所述主显示区100b与所述功能附 加区100a显示不匹配的问题。
进一步地，X1≥2，X2≥3。即通过至少3个所述栅极驱动电路300为每 一所述辅像素驱动电路200提供多级扫描信号，通过至少2个所述栅极驱动电 路300为每一所述主像素驱动电路200提供多级扫描信号，以使每一所述辅像 素驱动电路100所用的所述扫描信号的数量与所述辅像素驱动电路100连接的 多个所述辅子像素102位于同一所述复合像素行101的每一所述主子像素202 对应的所述主像素驱动电路200所用的所述扫描信号的数量不同。
更进一步地，每一所述辅像素驱动电路100所用的所述扫描信号的数量大 于与所述辅像素驱动电路100连接的多个所述辅子像素102位于同一所述复合 像素行101的每一所述主子像素202对应的所述主像素驱动电路200所用的所 述扫描信号的数量。具体地，每一所述辅像素驱动电路100所用的所述扫描信 号的数量为x2，与所述辅像素驱动电路100连接的多个所述辅子像素102位 于同一所述复合像素行101的每一所述主子像素202对应的所述主像素驱动电 路200所用的所述扫描信号的数量为x1；其中，x1＜x2。进一步地，x1≥2， x2≥3。
可选地，每一所述辅像素驱动电路100与X2个所述栅极驱动电路300通 过X22条扫描信号线连接，以将x2个所述扫描信号传输至所述辅像素驱动电 路100。每一所述主像素驱动电路200与X1个所述栅极驱动电路300通过X11 条扫描信号线连接，以将x1个所述扫描信号传输至所述主像素驱动电路200。 其中，X11可与X22相等或不等。进一步地，X11＝X22＝3。
由于所述栅极驱动电路300根据所述主像素行201和所述复合像素行101 的位置不同，会对应为驱动位于所述主像素行201中多个所述主子像素202 发光的多个所述主像素驱动电路200、驱动位于所述复合像素行101中多个所 述主子像素202发光的所述主像素驱动电路200及驱动位于所述复合像素行 101中多个所述辅子像素102发光的所述辅像素驱动电路100提供不同的所述 扫描信号。因此，为方便表述，以多个所述复合像素行101位于多个所述主像 素行201中的第M个主像素行之后(即第1个像素行～第M个像素行为所述主像素行201，第M+1个像素行为第1个复合像素行)为例对所述显示面板 的工作原理进行解释说明。多个所述复合像素行101位于多个所述主像素行 201中的最后一个主像素行之后；或，多个所述复合像素行101位于多个所述 主像素行201中的第一个主像素行或某一个主像素行之前时的所述显示面板 的工作原理可参照多个所述复合像素行101位于多个所述主像素行201中的第 M个主像素行之后的所述显示面板的工作原理得到，在此不再进行赘述。
请继续参阅图2A～图2B、图4A～图4C、图5A～图5C及图6A～图6C，和 位于第p个～第q个所述复合像素行中的多个所述辅子像素102连接的所述辅 像素驱动电路100相连接的多条所述扫描信号线中级数最小的所述扫描信号 线连接于位于第p个所述复合像素行中的所述主子像素对应的所述主像素驱 动电路；和位于第p个～第q个所述复合像素行中的多个所述辅子像素连接的 所述辅像素驱动电路相连接的多条所述扫描信号线中级数最大的所述扫描信 号线连接于位于第q个所述复合像素行中的所述主子像素对应的所述主像素 驱动电路；其中，p≥1，q>p。
具体地，若一所述辅像素驱动电路100与位于第p个复合像素行～第q个 复合像素行的多个所述辅子像素102连接，则和位于第p个复合像素行～第q 个复合像素行中的多个所述辅子像素102连接的所述辅像素驱动电路100与 X2个所述栅极驱动电路300通过X22条扫描信号线连接，以将x2个所述扫 描信号传输至所述辅像素驱动电路200。用于传输x2个所述扫描信号的X22 条所述扫描信号线中，传输的所述扫描信号的级数最小的一条扫描信号线除与 所述辅像素驱动电路100连接外，还与位于第p个复合像素行中的所述主子像 素202对应的所述主像素驱动电路200连接。用于传输x2个所述扫描信号的 X22条所述扫描信号线中，传输的所述扫描信号的级数最大的一条扫描信号线 除与所述辅像素驱动电路100连接外，还与位于第q个复合像素行中的所述主 子像素202对应的所述主像素驱动电路200连接。
例如，若一所述辅像素驱动电路100与位于第1个复合像素行～第2个复 合像素行(即p＝1，q＝2)的多个所述辅子像素102连接，则和位于第1个复 合像素行～第2个复合像素行中的多个所述辅子像素102连接的所述辅像素驱 动电路100与X2个所述栅极驱动电路300通过X22条扫描信号线连接，X22 条所述扫描信号线中，传输的所述扫描信号的级数最小的一条扫描信号线除与 所述辅像素驱动电路100连接外，还与位于第1个复合像素行中的所述主子像 素202对应的所述主像素驱动电路200连接。X22条所述扫描信号线中，传输的所述扫描信号的级数最大的一条扫描信号线除与所述辅像素驱动电路100 连接外，还与位于第2个复合像素行中的所述主子像素202对应的所述主像素 驱动电路200连接。
与之相似地，若一所述辅像素驱动电路100与位于第1个复合像素行～第 3个复合像素行(即p＝1，q＝3)的多个所述辅子像素102连接，则和位于第1 个复合像素行～第3个复合像素行中的多个所述辅子像素102连接的所述辅像 素驱动电路100与X2个所述栅极驱动电路300通过X22条扫描信号线连接， X22条所述扫描信号线中，传输的所述扫描信号的级数最小的一条扫描信号线 除与所述辅像素驱动电路100连接外，还与位于第1个复合像素行中的所述主 子像素202对应的所述主像素驱动电路200连接。X22条所述扫描信号线中， 传输的所述扫描信号的级数最大的一条扫描信号线除与所述辅像素驱动电路 100连接外，还与位于第3个复合像素行中的所述主子像素202对应的所述主 像素驱动电路200连接。
进一步地，若第M+1个像素行为多个所述复合像素行101中的第1个复 合像素行，则位于第p个～第q个所述复合像素行102中的多个所述辅子像素 即为位于第Np个～第Nq个所述像素行中的多个所述辅子像素。由此可得，和 位于第p个～第q个所述复合像素行中的多个所述辅子像素102连接的所述辅 像素驱动电路100连接于第Np-1级扫描信号线S(Np-1)、第Np+Y级扫描信号 线S(Np+Y)及第Nq级扫描信号线S(Nq)，位于第i个所述复合像素行中的所 述主子像素202对应的所述主像素驱动电路200与第Ni-1级扫描信号线 S(Ni-1)、第Ni级扫描信号线S(Ni)连接；其中，Np＝M+p，Nq＝M+q，Ni＝M+i； 0≤Y<Nq-Np；p≤i≤q，M≥0。
具体地，请继续参阅图2A～图2B、图4A～图4C、图5A～图5C及图6A～ 图6C，以所述显示面板共包括N个像素行，第1个像素行～第4个像素行(即 M＝4)为所述主像素行201，第5个像素行～第M+m个像素行为所述复合像素 行，则第5个像素行为第1个复合像素行1011(即p＝1时，N1＝M+1＝5)，第 6个像素行为第2个复合像素行1012，以此类推，直至第M+m个像素行为最 后一个复合像素行为例进行说明。
与位于第5个像素行的所述主子像素对应的主像素驱动电路200即为与位 于第1个复合像素行1011(即i＝1，N1＝M+1＝5)的所述主子像素对应的主像 素驱动电路200，而与位于第1个复合像素行1011的所述主子像素对应的主 像素驱动电路200与第N1-1级扫描信号线S(N1-1)、第N1级扫描信号线S(N1) 连接即为与第M级扫描信号线S(M)、第M+1级扫描信号线S(M+1)连接，即 与位于第1个复合像素行1011的所述主子像素对应的主像素驱动电路200与 第4级扫描信号线S(4)、第5级扫描信号线S(5)连接。
与位于第6个像素行的所述主子像素对应的主像素驱动电路200即为与位 于第2个复合像素行1012(即i＝2，N2＝M+2＝6)的所述主子像素对应的主像 素驱动电路200，则与位于第2个复合像素行1012的所述主子像素对应的主 像素驱动电路200与第N2-1级扫描信号线S(N2-1)、第N2级扫描信号线S(N2) 连接即为与第M+1级扫描信号线S(M+1)、第M+2级扫描信号线S(M+2)连接， 即与位于第2个复合像素行1012的所述主子像素对应的主像素驱动电路200 与第5级扫描信号线S(5)、第6级扫描信号线S(6)连接。
与位于第7个像素行的所述主子像素对应的主像素驱动电路200即为与位 于第3个复合像素行1013(即i＝3，N3＝M+3＝7)的所述主子像素对应的主像 素驱动电路200，则与位于第3个复合像素行1013的所述主子像素对应的主 像素驱动电路200与第N3-1级扫描信号线S(N3-1)、第N3级扫描信号线S(N3) 连接即为与第M+2级扫描信号线S(M+2)、第M+3级扫描信号线S(M+3)连接， 即与位于第3个复合像素行1013的所述主子像素对应的主像素驱动电路200 与第6级扫描信号线S(6)、第7级扫描信号线S(7)连接。
即与位于第1个复合像素行1011的所述主子像素102对应的主像素驱动 电路所连接的扫描信号线为：S(4)、S(5)；与位于第2个复合像素行1012的所 述主子像素102对应的主像素驱动电路所连接的扫描信号线为：S(5)、S(6)； 与位于第3个复合像素行1013的所述主子像素102对应的主像素驱动电路所 连接的扫描信号线为：S(6)、S(7)。
基于上述分析可得：与位于第Ni个像素行的所述主子像素对应的主像素 驱动电路200即为与位于第i个复合像素行101i(即Ni＝M+i)的所述主子像 素对应的主像素驱动电路200，则与位于第i个复合像素行101i的所述主子像 素对应的主像素驱动电路200与第Ni-1级扫描信号线S(Ni-1)、第Ni级扫描 信号线S(Ni)连接。
由于每一所述辅像素驱动电路100均可与多个复合像素行101的多个所述 辅子像素102连接，为便于理解，先以多个所述辅像素驱动电路100中的一所 述辅像素驱动电路100与位于两个(即q-p+1＝2)所述复合像素行101中的多 个所述辅子像素102连接进行说明。
具体地，若多个所述辅像素驱动电路100中的一所述辅像素驱动电路100 与位于第1个复合像素行1011至第2个复合像素行1012(即p＝1，q＝2)的多 个所述辅子像素102连接(即为与位于第5个像素行至第6个像素行的多个所 述辅子像素102连接，即N1＝M+1＝5，N2＝M+2＝6，Y<N2-N1)，则所述辅像 素驱动电路100连接于第N1-1级扫描信号线、第N1+Y级扫描信号线及第N2 级扫描信号线即为连接于第4级扫描信号线S(4)、第5级扫描信号线S(5)及第 6级扫描信号线S(6)。
若多个所述辅像素驱动电路100中的一所述辅像素驱动电路100与位于第 3个复合像素行至第4个复合像素行(即p＝3，q＝4)的多个所述辅子像素102 连接(即为与位于第7个像素行至第8个像素行的多个所述辅子像素102连接， 即N3＝M+3＝7，N4＝M+4＝8，Y<N4-N3)，则所述辅像素驱动电路100连接于 第N3-1级扫描信号线、第N3+Y级扫描信号线及第N4级扫描信号线即为连 接于第6级扫描信号线S(6)、第7级扫描信号线S(7)及第8级扫描信号线S(8)。
即与位于第1个复合像素行1011至第2个复合像素行1012(即p＝1，q＝2) 的多个所述辅子像素102连接的辅像素驱动电路所连接的扫描信号线为：S(4)、 S(5)、S(6)；与位于第3个复合像素行至第4个复合像素行(即p＝3，q＝4)的 多个所述辅子像素102连接的辅像素驱动电路所连接的扫描信号线为：S(6)、 S(7)、S(8)。
基于上述分析可得：若多个所述辅像素驱动电路100中的一所述辅像素驱 动电路100与位于第p个复合像素行至第q个复合像素行的多个所述辅子像素 102连接(即为与位于第Np个像素行至第Nq个像素行的多个所述辅子像素 102连接)，则所述辅像素驱动电路100连接于第Np-1级扫描信号线、第Np+Y 级扫描信号线及第Nq级扫描信号线，其中，Np＝M+p，Nq＝M+q，0<Y<Nq-Np。
与之相似地，以多个所述辅像素驱动电路100中的一所述辅像素驱动电路 100与位于三个(即q-p+1＝3)所述复合像素行101中的多个所述辅子像素102 连接进行说明。
具体地，若多个所述辅像素驱动电路100中的一所述辅像素驱动电路100 与位于第1个复合像素行1011至第3个复合像素行1013(即p＝1，q＝3)的多 个所述辅子像素102连接(即为与位于第5个像素行至第7个像素行的多个所 述辅子像素102连接，即N1＝M+1＝5，N3＝M+3＝7，Y<N3-N1得到Y＝1或0)， 则所述辅像素驱动电路100连接于第N1-1级扫描信号线、第N1+Y级扫描信 号线及第N3级扫描信号线即为连接于第4级扫描信号线S(4)、第5级扫描信 号线S(5)及第7级扫描信号线S(7)，或连接于第4级扫描信号线S(4)、第6级 扫描信号线S(6)及第7级扫描信号线S(7)。
若多个所述辅像素驱动电路100中的一所述辅像素驱动电路100与位于第 4个复合像素行至第6个复合像素行(即p＝4，q＝6)的多个所述辅子像素102 连接(即为与位于第8个像素行至第10个像素行的多个所述辅子像素102连 接，即N4＝M+4＝8，N6＝M+6＝10，Y<N6-N4得到Y＝1或0)，则所述辅像素 驱动电路100连接于第N4-1级扫描信号线、第N4+Y级扫描信号线及第N6 级扫描信号线即为连接于第7级扫描信号线S(7)、第8级扫描信号线S(8)及第 10级扫描信号线S(10)，或连接于第7级扫描信号线S(7)、第9级扫描信号线 S(9)及第10级扫描信号线S(10)。
即与位于第1个复合像素行1011至第3个复合像素行1012(即p＝1，q＝3) 的多个所述辅子像素102连接的辅像素驱动电路所连接的扫描信号线为：S(4)、S(5)、S(7)或S(4)、S(6)、S(7)；与位于第4个复合像素行至第6个复合像素行 (即p＝4，q＝6)的多个所述辅子像素102连接的辅像素驱动电路所连接的扫 描信号线为：S(7)、S(8)、S(10)或S(7)、S(9)、S(10)。
基于上述分析可得：若多个所述辅像素驱动电路100中的一所述辅像素驱 动电路100与位于第p个复合像素行至第q个复合像素行的多个所述辅子像素 102连接(即为与位于第Np个像素行至第Nq个像素行的多个所述辅子像素 102连接)，则所述辅像素驱动电路100连接于第Np-1级扫描信号线、第Np+Y 级扫描信号线及第Nq级扫描信号线，其中，Np＝M+p，Nq＝M+q，0<Y<Nq-Np。
与之相似地，还可得到多个所述辅像素驱动电路100中的一所述辅像素驱 动电路100与位于多个所述复合像素行101(如q-p+1≥4)中的多个所述辅子 像素102连接的实施方案，在此不再进行赘述。
请继续参阅图4A～图4C，仍以第M+1个像素行为多个所述复合像素行中 的第1个复合像素行为例进行说明，与位于第p个～第q个所述复合像素行中 的多个所述辅子像素连接的所述辅像素驱动电路包括：第一驱动模块、第一初 始化模块、第一数据写入模块、第一复位模块及第一补偿模块。
所述第一驱动模块包括辅驱动晶体管Tsd。
所述第一初始化模块连接于第一复位电压端VIL1与所述辅驱动晶体管 Tsd的栅极之间，以用于根据第Np-1级扫描信号Scan(Np-1)将第一复位信号 VI1传输至所述辅驱动晶体管Tsd的栅极，初始化所述辅驱动晶体管Tsd的栅 极电压。
所述第一数据写入模块连接于第一数据信号线DataL1与所述辅驱动晶体 管Tsd的源极或漏极中的一者之间，以用于根据第Np+Y级扫描信号 Scan(Np+Y)将第一数据信号Data1传输至所述辅驱动晶体管Tsd的源极或漏极 中的一者。
所述第一复位模块连接于所述第一复位电压端VIL1与对应的多个所述辅 子像素102的阳极之间，用于根据第Nq级扫描信号Scan(Nq)将所述第一复位 信号VI1传输至多个所述辅子像素102的阳极，对多个所述辅子像素102的阳 极电压进行复位。
所述第一补偿模块连接于所述辅驱动晶体管Tsd的所述栅极与所述辅驱 动晶体管Tsd的所述源极或所述漏极中的一者之间，以用于根据所述第Np+Y 级扫描信号Scan(Np+Y)将所述第一数据信号Data1传输至所述辅驱动晶体管 Tsd的栅极，补偿所述辅驱动晶体管Tsd的阈值电压。
其中，Np＝M+p，Nq＝M+q；0≤Y<Nq-Np，M≥0，p≥1，q>p。
进一步地，所述辅像素驱动电路100还包括第一存储模块以及第一发光控 制模块。所述第一存储模块串联在所述辅驱动晶体管Tsd的所述栅极与第一电 压端VDD之间，用于维持所述辅驱动晶体管Tsd的栅极电压。所述第一发光 控制模块与所述辅驱动晶体管Tsd串联，以用于根据第一发光控制信号EM1 控制对应的多个所述辅子像素102发光。
每一所述辅子像素102的阴极与第二电压端VSS连接。
可选地，每一所述辅像素驱动电路100与每一所述主像素驱动电路200 具有相同的电路拓扑。即每一所述辅像素驱动电路100与每一所述主像素驱动 电路200具有相同的电路连接结构，和/或相同的走线方式等，以在不改变制 程难度及电路拓扑的情况下，改善所述主显示区100b与所述功能附加区100a 显示不匹配的问题。其中，所述的相同的走线方式包括显示面板在制备过程中 制备所述辅像素驱动电路100及所述主像素驱动电路200时各膜层的布置方式、 走线形状等。
具体地，请继续图5A～图5C，与位于第Ni个所述像素行中的一所述主子 像素连接的所述主像素驱动电路包括第二驱动模块、第二初始化模块、第二数 据写入模块、第二复位模块及第二补偿模块。
所述第二驱动模块包括主驱动晶体管Tmd。
所述第二初始化模块连接于第二复位电压端VIL2与所述主驱动晶体管 Tmd的栅极之间，以用于根据第Ni-1级扫描信号Scan(Ni-1)将第二复位信号 VI2传输至所述主驱动晶体管Tmd的栅极，初始化所述主驱动晶体管Tmd的 栅极电压。
所述第二数据写入模块连接于第二数据信号线DataL2与所述主驱动晶体 管Tmd的源极或漏极中的一者之间，以用于根据第Ni级扫描信号Scan(Ni)将 第二数据信号Data2传输至所述主驱动晶体管Tmd的源极或漏极中的一者。
所述第二复位模块连接于所述第二复位电压端VIL2与对应的所述主子像 素202的阳极之间，以用于根据所述第Ni级扫描信号Scan(Ni)将所述第二复 位信号VI2传输至对应的所述主子像素202的阳极，对所述主子像素202的阳 极电压进行复位。
所述第二补偿模块连接于所述主驱动晶体管Tmd的所述栅极与所述主驱 动晶体管Tmd的所述源极或所述漏极中的一者之间，以用于根据所述第Ni 级扫描信号Scan(Ni)将所述第二数据信号Data2传输至所述主驱动晶体管Tmd 的栅极，补偿所述主驱动晶体管Tmd的阈值电压；其中，Ni≥1，i≥1。
进一步地，所述主像素驱动电路200还包括第二存储模块与第二发光控制 模块。所述第二存储模块串联在所述主驱动晶体管Tmd的所述栅极与第一电 压端VDD之间，以用于维持所述主驱动晶体管Tmd的栅极电压。所述第二发 光控制模块与所述主驱动晶体管Tmd串联，以用于根据第二发光控制信号 EM2控制对应的所述主子像素202发光。
每一所述主子像素202的阴极与第二电压端VSS连接。
请继续参阅图2A～图2B、图4A～图4C及图5A～图5C，仍以第1个像素 行～第4个像素行(即M＝4)为所述主像素行201，第5个像素行～第M+m个 像素行为所述复合像素行，则第5个像素行为第1个复合像素行1011(即p＝1 时，N1＝M+1＝5)，第6个像素行为第2个复合像素行1012，以此类推，直至 第M+m个像素行为最后一个复合像素行为例进行说明。
为便于理解，仍先以多个所述辅像素驱动电路100中的一所述辅像素驱动 电路100与位于两个(即q-p+1＝2)所述复合像素行101中的多个所述辅子像 素102连接进行说明。
具体地，若多个所述辅像素驱动电路100中的一所述辅像素驱动电路100 与位于第1个复合像素行1011至第2个复合像素行1012(即p＝1，q＝2，对应 于第5个像素行至第6个像素行，N1＝M+1＝5，N2＝M+2＝6)的多个所述辅子 像素102连接，则由于N1＝5，N2＝6，则Y＝0。因此，所述辅像素驱动电路100 的所述第一初始化模块用于根据第N1-1级扫描信号(即第4级扫描信号Scan(4))将所述第一复位信号VI1传输至所述辅驱动晶体管Tsd的栅极，初 始化所述辅驱动晶体管Tsd的栅极电压。所述第一数据写入模块用于根据第 N1级扫描信号(即第5级扫描信号Scan(5))将所述第一数据信号Data1传输 至所述辅驱动晶体管Tsd的源极或漏极中的一者。所述第一复位模块用于根据 第N2级扫描信号(即第6级扫描信号Scan(6))将所述第一复位信号VI1传 输至对应的多个所述辅子像素102的阳极，对多个所述辅子像素102的阳极电 压进行复位。所述第一补偿模块用于根据所述第N1级扫描信号(即第5级扫 描信号Scan(5))将所述第一数据信号Data1传输至所述辅驱动晶体管Tsd的栅极，补偿所述辅驱动晶体管Tsd的阈值电压。
位于第1个复合像素行1011(即i＝1，N1＝5)的所述主子像素102对应的 主像素驱动电路200的所述第二初始化模块用于根据第N1-1级扫描信号(即 第4级扫描信号Scan(4))将第二复位信号VI2传输至所述主驱动晶体管Tmd 的栅极，初始化所述主驱动晶体管Tmd的栅极电压。所述第二数据写入模块 用于根据第N1级扫描信号(即第5级扫描信号Scan(5))将所述第二数据信号 Data2传输至所述主驱动晶体管Tmd的源极或漏极中的一者。所述第二复位模 块用于根据第N1级扫描信号(即第5级扫描信号Scan(5))将所述第二复位信号VI2传输至对应的所述主子像素202的所述阳极，对所述主子像素202的阳 极电压进行复位。所述第二补偿模块用于根据第N1级扫描信号(即第5级扫 描信号Scan(5))将所述第二数据信号Data2传输至所述主驱动晶体管Tmd的 栅极，补偿所述主驱动晶体管Tmd的阈值电压。
位于第2个复合像素行1011(即i＝2，N2＝6)的所述主子像素102对应的 主像素驱动电路200的所述第二初始化模块用于根据第N2-1级扫描信号(即 第5级扫描信号Scan(5))将第二复位信号VI2传输至所述主驱动晶体管Tmd 的栅极，初始化所述主驱动晶体管Tmd的栅极电压。所述第二数据写入模块 用于根据第N2级扫描信号(即第6级扫描信号Scan(6))将所述第二数据信号 Data2传输至所述主驱动晶体管Tmd的源极或漏极中的一者。所述第二复位模 块用于根据第N2级扫描信号(即第6级扫描信号Scan(6))将所述第二复位信号VI2传输至对应的所述主子像素202的所述阳极，对所述主子像素202的阳 极电压进行复位。所述第二补偿模块用于根据第N2级扫描信号(即第6级扫 描信号Scan(6))将所述第二数据信号Data2传输至所述主驱动晶体管Tmd的 栅极，补偿所述主驱动晶体管Tmd的阈值电压。
即与位于第1个复合像素行1011至第2个复合像素行1012(即p＝1，q＝2) 的多个所述辅子像素102连接的辅像素驱动电路所采用的扫描信号为：Scan(4)、 Scan(5)、Scan(6)；与位于第1个复合像素行1011的一主子像素102连接的主 像素驱动电路所采用的扫描信号为：Scan(4)、Scan(5)；与位于第2个复合像 素行1012的一主子像素102连接的主像素驱动电路所采用的扫描信号为： Scan(5)、Scan(6)。
与之相似地，还可得到除第1个复合像素行1011至第2个复合像素行1012 外，多个所述辅像素驱动电路100中的一所述辅像素驱动电路100与位于两个 (即q-p+1＝2)所述复合像素行101中的多个所述辅子像素102连接，所述主 像素驱动电路200与对应的所述主子像素202连接的实施方案，在此不再进行 赘述。
下面以多个所述辅像素驱动电路100中的一所述辅像素驱动电路100与位 于三个(即q-p+1＝3)所述复合像素行101中的多个所述辅子像素102连接进 行说明。
具体地，若多个所述辅像素驱动电路100中的一所述辅像素驱动电路100 与位于第1个复合像素行1011至第3个复合像素行1013(即p＝1，q＝3)的多 个所述辅子像素102连接(即为与位于第5个像素行至第7个像素行的多个所 述辅子像素102连接，即N1＝M+1＝5，N3＝M+3＝7)。则由于N1＝5，N3＝7， 则由0≤Y<N3-N1可得，Y＝1或Y＝0。因此，所述辅像素驱动电路100的所 述第一初始化模块用于根据第N1-1级扫描信号(即第4级扫描信号Scan(4)) 将所述第一复位信号VI1传输至所述辅驱动晶体管Tsd的栅极，初始化所述辅 驱动晶体管Tsd的栅极电压。所述第一数据写入模块用于根据第N1+Y级扫描 信号(即第5级扫描信号Scan(5)或第6级扫描信号Scan(6))将所述第一数据 信号Data1传输至所述辅驱动晶体管Tsd的源极或漏极中的一者。所述第一复 位模块用于根据第N3级扫描信号(即第7级扫描信号Scan(7))将所述第一复 位信号VI1传输至多个所述辅子像素102的阳极，对多个所述辅子像素102 的阳极电压进行复位。所述第一补偿模块用于根据所述第N1+Y级扫描信号(即第5级扫描信号Scan(5)或第6级扫描信号Scan(6))将所述第一数据信号 Data1传输至所述辅驱动晶体管Tsd的栅极，补偿所述辅驱动晶体管Tsd的阈 值电压。
基于前述的位于第1个复合像素行1011(即i＝1，N1＝5)的所述主子像素 102对应的主像素驱动电路200与位于第2个复合像素行1012(即i＝2，N2＝6) 的所述主子像素102对应的主像素驱动电路200的分析；位于第3个复合像素 行1013(即i＝3，N3＝7)的所述主子像素102对应的主像素驱动电路200所 述第二初始化模块用于根据第N3-1级扫描信号(即第6级扫描信号Scan(6)) 将第二复位信号VI2传输至所述主驱动晶体管Tmd的栅极，初始化所述主驱 动晶体管Tmd的栅极电压。所述第二数据写入模块用于根据第N3级扫描信号(即第7级扫描信号Scan(7))将所述第二数据信号Data2传输至所述主驱动 晶体管Tmd的源极或漏极中的一者。所述第二复位模块用于根据第N3级扫描 信号(即第7级扫描信号Scan(7))将所述第二复位信号VI2传输至对应的所 述主子像素202的所述阳极，对所述主子像素202的阳极电压进行复位。所述 第二补偿模块用于根据第N3级扫描信号(即第7级扫描信号Scan(7))将所述 第二数据信号Data2传输至所述主驱动晶体管Tmd的栅极，补偿所述主驱动 晶体管Tmd的阈值电压。
即与位于第1个复合像素行1011至第3个复合像素行1013(即p＝1，q＝3) 的多个所述辅子像素102连接的辅像素驱动电路所采用的扫描信号为：Scan(4)、 Scan(5)、Scan(7)或Scan(4)、Scan(6)、Scan(7)；与位于第1个复合像素行1011 的一主子像素102连接的主像素驱动电路所采用的扫描信号为：Scan(4)、 Scan(5)；与位于第2个复合像素行1012的一主子像素102连接的主像素驱动 电路所采用的扫描信号为：Scan(5)、Scan(6)；与位于第3个复合像素行1013 的一主子像素102连接的主像素驱动电路所采用的扫描信号为：Scan(6)、 Scan(7)。
与之相似地，还可得到除第1个复合像素行1011至第3个复合像素行1013 外，多个所述辅像素驱动电路100中的一所述辅像素驱动电路100与位于三个 (即q-p+1＝3)所述复合像素行101中的多个所述辅子像素102连接的实施方 案，在此不再进行赘述。
与之相似地，还可得到多个所述辅像素驱动电路100中的一所述辅像素驱 动电路100与位于多个所述复合像素行101(如q-p+1≥4)中的多个所述辅子 像素102连接，所述主像素驱动电路200与对应的所述主子像素202连接的实 施方案，在此不再进行赘述。
由上述分析可知，位于不同的所述复合像素行101中的多个所述辅子像素 102及多个所述主子像素202可根据其所在的所述复合像素行101信息搭配相 对应的扫描信号，解决所述辅像素驱动电路100驱动位于不同的所述复合像素 行101中的多个所述辅子像素102发光，与多个所述辅子像素102位于同一所 述复合像素行101的所述主子像素202由对应的所述主子像素驱动发光时，所 述辅子像素102与所述主子像素101发光不匹配的问题，保证所述显示面板的 显示效果。
请继续参阅图4A～图4C，所述第一数据写入模块包括第一数据晶体管Ts2， 所述第一数据晶体管Ts2的栅极与第Np+Y级扫描信号线S(Np+Y)连接，所述 第一数据晶体管Ts2的源极或漏极中的一者与第一数据线DataL1连接，所述 第一数据晶体管Ts2的所述源极或所述漏极中的另一者与所述辅驱动晶体管 Tsd的源极或漏极中的一者连接；所述第Np+Y级扫描信号线S(Np+Y)载入第 Np+Y级扫描信号Scan(Np+Y)。
所述第一复位模块包括第一复位晶体管Ts5，所述第一复位晶体管Ts5的 栅极与第Nq级扫描信号线S(Nq)连接，所述第一复位晶体管Ts5的源极或漏 极中的一者与第一复位电压端VIL1连接，所述第一复位晶体管Ts5的所述源 极或所述漏极中的另一者与对应的多个所述辅子像素102的所述阳极连接；所 述第Nq级扫描信号线S(Nq)载入第Nq级扫描信号Scan(Nq)。
所述第一存储模块包括第一存储电容Cs1，所述第一存储电容Cs1串联在 所述第一电压端VDD与所述辅驱动晶体管Tsd的所述栅极之间。
所述第一发光控制模块包括第一开关晶体管Ts6和第二开关晶体管Ts7。 所述第一开关晶体管Ts6的栅极与第一发光信号控制线EML1连接，所述第一 开关晶体管Ts6的源极或漏极中的一者与所述辅驱动晶体管Tsd的所述源极或 所述漏极中的另一者连接，所述第一开关晶体管Ts6的所述源极或所述漏极中 的另一者与对应的多个所述辅子像素102的所述阳极连接。所述第二开关晶体 管Ts7的栅极与所述第一发光信号控制线EML1连接，所述第二开关晶体管 Ts7的源极或漏极中的一者与第一电压端VDD连接，所述第二开关晶体管Ts7 的所述源极或所述漏极中的另一者与所述辅驱动晶体管Tsd的所述源极或所 述漏极中的一者、所述第一数据晶体管Ts2中的所述源极或所述漏极中的一者 连接；所述第一发光信号控制线EML1载入第一发光信号控制EM1。
请继续参阅图4A，所述第一初始化模块包括第一初始化晶体管Ts4，所 述第一初始化晶体管Ts4的栅极与第Np-1级扫描信号线S(Np-1)连接，所述第 一初始化晶体管Ts4的源极或漏极的一者与所述辅驱动晶体管Tsd的所述栅极 连接，所述第一初始化晶体管Ts4的所述源极或所述漏极的另一者与第一复位 电压端VIL1连接。所述第Np-1级扫描信号线S(Np-1)载入第Np-1级扫描信 号Scan(Np-1)，所述第一复位电压端VIL1载入第一复位信号VI1。
所述第一补偿模块包括第一补偿晶体管Ts3，所述第一补偿晶体管Ts3的 栅极与所述第Np+Y级扫描信号线S(Np+Y)连接，所述第一补偿晶体管Ts3的 源极或漏极中的一者与所述辅驱动晶体管Tsd的栅极电性连接，所述第一补偿 晶体管Ts3的所述源极或所述漏极中的另一者与所述辅驱动晶体管Tsd的源极 或漏极中的另一者、所述第一开关晶体管Ts6的源极或漏极中的一者连接。
可选地，所述第一补偿晶体管Ts3、所述第一初始化晶体管Ts4均可采用 具有双栅结构的晶体管。
请继续参阅图4B，所述第一初始化模块还包括第二初始化晶体管Ts9。其 中，所述第一初始化晶体管Ts4的栅极、所述第二初始化晶体管Ts9的栅极均 与第Np-1级扫描信号线S(Np-1)连接，所述第一初始化晶体管Ts4的所述源极 或所述漏极的一者与第一复位电压端VIL1连接，所述第一初始化晶体管Ts4 的源极或漏极的另一者与所述第二初始化晶体管Ts9的源极或漏极中的一者 连接，所述第二初始化晶体管Ts9的源极或漏极中的另一者与所述辅驱动晶体 管Tsd的所述栅极连接。
所述第一补偿模块还包括第二补偿晶体管Ts8，所述第一补偿晶体管Ts3 的栅极、所述第二补偿晶体管Ts8的栅极均与所述第Np+Y级扫描信号线 S(Np+Y)连接，所述第二补偿晶体管Ts8的源极或漏极中的一者与所述辅驱动 晶体管Tsd的栅极连接，所述第二补偿晶体管Ts8的所述源极或所述漏极中的 另一者与所述第一补偿晶体管Ts3的源极或漏极中的一者连接，所述第一补偿 晶体管Ts3的所述源极或所述漏极中的另一者与所述辅驱动晶体管Tsd的源极 或漏极中的另一者连接。
可以理解的，所述辅像素驱动电路100中的晶体管包括硅晶体管、氧化物 晶体管中的至少一种，所述辅像素驱动电路100中的晶体管包括P型晶体管、 N型晶体管中的至少一种。所述辅像素驱动电路100中的晶体管包括场效应晶 体管，进一步地，所述场效应晶体管包括金属-氧化物半导体场效应晶体管、 薄膜晶体管。
请参阅图5A～图5C，所述第二数据写入模块包括第二数据晶体管Tm2， 所述第二数据晶体管Tm2的栅极与第Ni级扫描信号线S(Ni)连接，所述第二 数据晶体管Tm2的源极或漏极中的一者与第二数据线DataL2连接，所述第二 数据晶体管Tm2的所述源极或所述漏极中的另一者与所述主驱动晶体管Tmd 的源极或漏极中的一者连接。
所述第二复位模块包括第二复位晶体管Tm5，所述第二复位晶体管Tm5 的栅极与第Ni级扫描信号线S(Ni)连接，所述第二复位晶体管Tm5的源极或 漏极中的一者与第二复位电压端VIL2连接，所述第二复位晶体管Tm5的所述 源极或所述漏极中的另一者与对应的所述主子像素202的所述阳极连接。
所述第二存储模块包括第二存储电容Cs2，所述第二存储电容Cs2串联在 所述第一电压端VDD与所述主驱动晶体管Tmd的所述栅极之间。
所述第二发光控制模块包括第三开关晶体管Tm6和第四开关晶体管Tm7。 所述第三开关晶体管Tm6的栅极与第二发光信号控制线EML2连接，所述第 三开关晶体管Tm6的源极或漏极中的一者与所述主驱动晶体管Tmd的所述源 极或所述漏极中的另一者连接，所述第三开关晶体管Tm6的所述源极或所述 漏极中的另一者与对应的所述主子像素102的所述阳极连接。所述第四开关晶 体管Tm7的栅极与所述第二发光信号控制线EML2连接，所述第四开关晶体 管Tm7的源极或漏极中的一者与第一电压端VDD连接，所述第四开关晶体管Tm7的所述源极或所述漏极中的另一者与所述主驱动晶体管Tmd的所述源极 或所述漏极中的一者、第二数据晶体管Tm2中的所述源极或所述漏极中的一 者连接。
每一所述主子像素202的阴极与第二电压端VSS连接。
请继续参阅图5A，所述第二初始化模块包括第三初始化晶体管Tm4，所 述第三初始化晶体管Tm4的栅极与第Ni-1级扫描信号线S(Ni-1)连接，所述第 第三初始化晶体管Tm4的源极或漏极的一者与所述主驱动晶体管Tmd的所述 栅极连接，所述第三初始化晶体管Tm4的所述源极或所述漏极的另一者与第 二复位电压端VIL2连接。
所述第二补偿模块包括第三补偿晶体管Tm3，所述第三补偿晶体管Tm3 的栅极与所述第Ni级扫描信号线S(Ni)连接，所述第三补偿晶体管Tm3的源 极或漏极中的一者与所述主驱动晶体管Tmd的栅极电性连接，所述第三补偿 晶体管Tm3的所述源极或所述漏极中的另一者与所述主驱动晶体管Tmd的源 极或漏极中的另一者连接。
可选地，所述第三补偿晶体管Tm3、所述第三初始化晶体管Tm4均可采 用具有双栅结构的晶体管。
请继续参阅图5B，所述第二初始化模块还包括第四初始化晶体管Tm9。 其中，所述第三初始化晶体管Tm4的栅极、所述第四初始化晶体管Tm9的栅 极均与第Ni-1级扫描信号线S(Ni-1)连接，所述第三初始化晶体管Tm4的所述 源极或所述漏极的一者与第二复位电压端VIL2连接，所述第三初始化晶体管 Tm4的源极或漏极的另一者与所述第四初始化晶体管Tm9的源极或漏极中的 一者连接，所述第四初始化晶体管Tm9的源极或漏极中的另一者与所述主驱 动晶体管Tmd的所述栅极连接。
所述第二补偿模块还包括第四补偿晶体管Tm8，所述第三补偿晶体管Tm3 的栅极、所述第四补偿晶体管Tm8的栅极均与所述第Ni级扫描信号线S(Ni) 连接，所述第三补偿晶体管Tm3的源极或漏极中的一者与所述主驱动晶体管 Tmd的栅极电性连接，所述第三补偿晶体管Tm3的所述源极或所述漏极中的 另一者与所述第四补偿晶体管Tm8的源极或漏极中的一者连接，所述第四补 偿晶体管Tm8的所述源极或所述漏极中的另一者与所述主驱动晶体管Tmd的 源极或漏极中的另一者连接。
请继续参阅图4B、图4D、图4F及图5B，仍以第1个像素行～第4个像 素行(即M＝4)为所述主像素行201，第5个像素行～第M+m个像素行为所 述复合像素行，则第5个像素行为第1个复合像素行1011(即p＝1时， N1＝M+1＝5)，第6个像素行为第2个复合像素行1012，以此类推，直至第 M+m个像素行为最后一个复合像素行为例对所述辅像素驱动电路的工作原理 进行说明。
为方便说明，先以所述辅像素驱动电路100驱动第1个～第2个(即N1＝5， N2＝6，Y＝0)所述复合像素行101中的多个所述辅子像素102发光，所述辅像 素驱动电路100中的晶体管为P型晶体管为例。
在所述第4级扫描信号Scan(4)为低电平时，所述第一初始化晶体管Ts4 和所述第二初始化晶体管Ts9响应第4级扫描信号线S(4)载入的所述第4级扫 描信号Scan(4)导通，所述第一复位信号线VIL1载入的所述第一复位信号VI1 被传输至所述辅驱动晶体管Tsd的栅极，以初始化所述辅驱动晶体管Tsd的栅 极电压(即所述第一复位信号VI1传输至Q点)。与位于第1个复合像素行中 的所述主子像素202对应的所述主像素驱动电路200中的所述第三初始化晶体 管Tm4和所述第四初始化晶体管Tm9响应第4级扫描信号线S(4)载入的所述 第4级扫描信号Scan(4)导通，所述第二复位信号线VIL2载入的所述第二复位 信号VI2被传输至与位于第1个复合像素行中的所述主子像素202对应的所述 主像素驱动电路200中的所述主驱动晶体管Tmd的栅极，以初始化所述主驱 动晶体管Tmd的栅极电压。
在所述第5级扫描信号Scan(5)为低电平时，所述第一数据晶体管Ts2与 所述第一补偿晶体管Ts3、所述第二补偿晶体管Ts8响应第5级扫描信号线S(5) 载入的所述第5级扫描信号Scan(5)导通，具有补偿阈值电压作用的所述第一 数据信号Data1被传输至所述辅驱动晶体管Tsd的栅极，所述第一存储电容 Cs1充电，所述辅驱动晶体管Tsd导通，所述第一存储电容Cs1维持所述辅驱 动晶体管Tsd的栅极电压，从而实现对所述辅驱动晶体管Tsd的阈值电压的补 偿。与位于第1个复合像素行中的所述主子像素202对应的所述主像素驱动电 路200中的所述第二数据晶体管Tm2、所述第二复位晶体管Tm5、所述第三 补偿晶体管Tm3及所述第四补偿晶体管Tm8响应第5级扫描信号线S(5)载入 的所述第5级扫描信号Scan(5)导通，具有补偿阈值电压作用的所述第二数据 信号Data2被传输至与位于第1个复合像素行中的所述主子像素202对应的所 述主像素驱动电路200中的所述主驱动晶体管Tmd的栅极，实现对所述主驱 动晶体管Tmd的阈值电压的补偿，所述第二复位信号VI2被传输至对应的所 述主子像素202的所述阳极，对所述主子像素202的阳极电压进行复位。与位 于第2个复合像素行中的所述主子像素202对应的所述主像素驱动电路200 中的所述第三初始化晶体管Tm4和所述第四初始化晶体管Tm9响应第5级扫 描信号线S(5)载入的所述第5级扫描信号Scan(5)导通，所述第二复位信号线 VIL2载入的所述第二复位信号VI2被传输至与位于第2个复合像素行中的所 述主子像素202对应的所述主像素驱动电路200中的所述主驱动晶体管Tmd 的栅极，以初始化所述主驱动晶体管Tmd的栅极电压。
在所述第二发光控制信号EM2为低电平时，与位于第1个复合像素行中 的所述主子像素202对应的所述主像素驱动电路200中的所述第三开关晶体管 Tm6和所述第四开关晶体管Tm7响应第二发光控制信号线EML2载入的所述 第二发光控制信号EM2导通，与位于第1个复合像素行中的所述主子像素202 对应的所述主像素驱动电路200中的所述主驱动晶体管Tmd根据所述第二数 据信号Data2驱动对应的所述主子像素202发光。
在所述第6级扫描信号Scan(6)为低电平时，所述第一复位晶体管Ts5响 应第6级扫描信号线S(6)载入的所述第6级扫描信号Scan(6)导通，所述第一 复位晶体管Ts5的导通使得所述第一复位信号VI1被传输至多个所述辅子像素 102的阳极，实现对多个所述辅子像素102的阳极电压的初始化。与位于第2 个复合像素行中的所述主子像素202对应的所述主像素驱动电路200中的所述 第二数据晶体管Tm2、所述第二复位晶体管Tm5、所述第三补偿晶体管Tm3 及所述第四补偿晶体管Tm8响应第6级扫描信号线S(6)载入的所述第6级扫描信号Scan(6)导通，具有补偿阈值电压作用的所述第二数据信号Data2被传 输至与位于第2个复合像素行中的所述主子像素202对应的所述主像素驱动电 路200中的所述主驱动晶体管Tmd的栅极，实现对所述主驱动晶体管Tmd的 阈值电压的补偿，所述第二复位信号VI2被传输至对应的所述主子像素202 的所述阳极，对所述主子像素202的阳极电压进行复位。
在所述第一发光控制信号EM1为低电平时，所述第一开关晶体管Ts6和 所述第二开关晶体管Ts7响应第一发光控制信号线EML1载入的所述第一发光 控制信号EM1导通，所述辅驱动晶体管Tsd根据所述第一数据信号Data1驱 动多个所述辅子像素102发光。在所述第二发光控制信号EM2为低电平时， 与位于第2个复合像素行中的所述主子像素202对应的所述主像素驱动电路 200中的所述第三开关晶体管Tm6和所述第四开关晶体管Tm7响应第二发光 控制信号线EML2载入的所述第二发光控制信号EM2导通，与位于第2个复 合像素行中的所述主子像素202对应的所述主像素驱动电路200中的所述主驱 动晶体管Tmd根据所述第二数据信号Data2驱动对应的所述主子像素202发 光。
其中，在所述辅像素驱动电路100采用图4F所示的工作时序驱动多个所 述辅子像素102发光时，所述辅驱动晶体管Tsd的栅极电压及所述辅子像素 102的阳极电压均经过三次复位，所述辅像素驱动电路100的响应速度更快。
与之相似的，请继续参阅图4B、图4E、图4G及图5B，以所述辅像素驱 动电路100驱动第1个～第3个(即N1＝5，N3＝7，Y1＝0或1)所述复合像素 行中的多个所述辅子像素102发光，所述辅像素驱动电路100中的晶体管为P 型晶体管为例，对所述辅像素驱动电路100的工作原理进行说明。
在所述第4级扫描信号Scan(4)为低电平时，所述第一初始化晶体管Ts4 和所述第二初始化晶体管Ts9响应第4级扫描信号线S(4)载入的所述第4级扫 描信号Scan(4)导通，所述第一复位信号线VIL1载入的所述第一复位信号VI1 被传输至所述辅驱动晶体管Tsd的栅极，以初始化所述辅驱动晶体管Tsd的栅 极电压。与位于第1个复合像素行中的所述主子像素202对应的所述主像素驱 动电路200中的所述第三初始化晶体管Tm4和所述第四初始化晶体管Tm9响 应第4级扫描信号线S(4)载入的所述第4级扫描信号Scan(4)导通，所述第二 复位信号线VIL2载入的所述第二复位信号VI2被传输至与位于第1个复合像 素行中的所述主子像素202对应的所述主像素驱动电路200中的所述主驱动晶 体管Tmd的栅极，以初始化所述主驱动晶体管Tmd的栅极电压。
在所述第5级扫描信号Scan(5)或所述第6级扫描信号Scan(6)为低电平时， 所述第一数据晶体管Ts2与所述第一补偿晶体管Ts3、所述第二补偿晶体管Ts8 响应所述第5级扫描信号Scan(5)或所述第6级扫描信号Scan(6)导通，具有补 偿阈值电压作用的所述第一数据信号Data1被传输至所述辅驱动晶体管Tsd的 栅极，所述第一存储电容Cs1充电，所述辅驱动晶体管Tsd导通，所述第一存 储电容Cs1维持所述辅驱动晶体管Tsd的栅极电压，从而实现对所述辅驱动晶 体管Tsd的阈值电压的补偿。其中，所述第一数据晶体管Ts2与所述第一补偿 晶体管Ts3、所述第二补偿晶体管Ts8同时响应所述第5级扫描信号Scan(5) 导通，或同时响应所述第6级扫描信号Scan(6)导通。
与位于第1个复合像素行中的所述主子像素202对应的所述主像素驱动电 路200中的所述第二数据晶体管Tm2、所述第二复位晶体管Tm5、所述第三 补偿晶体管Tm3及所述第四补偿晶体管Tm8响应第5级扫描信号线S(5)载入 的所述第5级扫描信号Scan(5)导通，具有补偿阈值电压作用的所述第二数据 信号Data2被传输至与位于第1个复合像素行中的所述主子像素202对应的所 述主像素驱动电路200中的所述主驱动晶体管Tmd的栅极，实现对所述主驱 动晶体管Tmd的阈值电压的补偿，所述第二复位信号VI2被传输至对应的所 述主子像素202的所述阳极，对所述主子像素202的阳极电压进行复位。与位 于第2个复合像素行中的所述主子像素202对应的所述主像素驱动电路200 中的所述第三初始化晶体管Tm4和所述第四初始化晶体管Tm9响应第5级扫 描信号线S(5)载入的所述第5级扫描信号Scan(5)导通，所述第二复位信号线 VIL2载入的所述第二复位信号VI2被传输至与位于第2个复合像素行中的所 述主子像素202对应的所述主像素驱动电路200中的所述主驱动晶体管Tmd 的栅极，以初始化所述主驱动晶体管Tmd的栅极电压。在所述第二发光控制 信号EM2为低电平时，与位于第1个复合像素行中的所述主子像素202对应 的所述主像素驱动电路200中的所述第三开关晶体管Tm6和所述第四开关晶 体管Tm7响应第二发光控制信号线EML2载入的所述第二发光控制信号EM2 导通，与位于第1个复合像素行中的所述主子像素202对应的所述主像素驱动 电路200中的所述主驱动晶体管Tmd根据所述第二数据信号Data2驱动对应 的所述主子像素202发光。
与位于第2个复合像素行中的所述主子像素202对应的所述主像素驱动电 路200中的所述第二数据晶体管Tm2、所述第二复位晶体管Tm5、所述第三 补偿晶体管Tm3及所述第四补偿晶体管Tm8响应第6级扫描信号线S(6)载入 的所述第6级扫描信号Scan(6)导通，具有补偿阈值电压作用的所述第二数据 信号Data2被传输至与位于第2个复合像素行中的所述主子像素202对应的所 述主像素驱动电路200中的所述主驱动晶体管Tmd的栅极，实现对所述主驱 动晶体管Tmd的阈值电压的补偿，所述第二复位信号VI2被传输至对应的所 述主子像素202的所述阳极，对所述主子像素202的阳极电压进行复位。与位 于第3个复合像素行中的所述主子像素202对应的所述主像素驱动电路200 中的所述第三初始化晶体管Tm4和所述第四初始化晶体管Tm9响应第6级扫 描信号线S(6)载入的所述第6级扫描信号Scan(6)导通，所述第二复位信号线 VIL2载入的所述第二复位信号VI2被传输至与位于第3个复合像素行中的所 述主子像素202对应的所述主像素驱动电路200中的所述主驱动晶体管Tmd 的栅极，以初始化所述主驱动晶体管Tmd的栅极电压。在所述第二发光控制 信号EM2为低电平时，与位于第2个复合像素行中的所述主子像素202对应 的所述主像素驱动电路200中的所述第三开关晶体管Tm6和所述第四开关晶 体管Tm7响应第二发光控制信号线EML2载入的所述第二发光控制信号EM2 导通，与位于第2个复合像素行中的所述主子像素202对应的所述主像素驱动 电路200中的所述主驱动晶体管Tmd根据所述第二数据信号Data2驱动对应 的所述主子像素202发光。
在所述第7级扫描信号Scan(7)为低电平时，所述第一复位晶体管Ts5响 应第7级扫描信号线S(7)载入的所述第7级扫描信号Scan(7)导通，所述第一 复位晶体管Ts5的导通使得所述第一复位信号VI1被传输至多个所述辅子像素 102的阳极，实现对多个所述辅子像素102的阳极电压的初始化。与位于第3 个复合像素行中的所述主子像素202对应的所述主像素驱动电路200中的所述 第二数据晶体管Tm2、所述第二复位晶体管Tm5、所述第三补偿晶体管Tm3 及所述第四补偿晶体管Tm8响应第7级扫描信号线S(7)载入的所述第7级扫描信号Scan(7)导通，具有补偿阈值电压作用的所述第二数据信号Data2被传 输至与位于第3个复合像素行中的所述主子像素202对应的所述主像素驱动电 路200中的所述主驱动晶体管Tmd的栅极，实现对所述主驱动晶体管Tmd的 阈值电压的补偿，所述第二复位信号VI2被传输至对应的所述主子像素202 的所述阳极，对所述主子像素202的阳极电压进行复位。
在所述第一发光控制信号EM1为低电平时，所述第一开关晶体管Ts6和 所述第二开关晶体管Ts7响应第一发光控制信号线EML1载入的所述第一发光 控制信号EM1导通，所述辅驱动晶体管Tsd根据所述第一数据信号Data1驱 动多个所述辅子像素102发光。在所述第二发光控制信号EM2为低电平时， 与位于第3个复合像素行中的所述主子像素202对应的所述主像素驱动电路 200中的所述第三开关晶体管Tm6和所述第四开关晶体管Tm7响应第二发光 控制信号线EML2载入的所述第二发光控制信号EM2导通，与位于第3个复 合像素行中的所述主子像素202对应的所述主像素驱动电路200中的所述主驱 动晶体管Tmd根据所述第二数据信号Data2驱动对应的所述主子像素202发 光。
其中，图4A所示的所述辅像素驱动电路100的工作原理与图4B所示的 所述辅像素驱动电路100的工作原理相似，在此不再进行赘述。
请继续参阅图2A～图2B及图4A～图4G，由于所述显示面板包括多个所 述复合像素行101，因此为驱动多个所述复合像素行101中的多个所述辅子像 素102发光，多个所述辅像素驱动电路100可以驱动同样个数的所述复合像素 行101中的多个所述辅子像素102发光，也可驱动不同个数的所述复合像素行 101中的多个所述辅子像素发光，以使所述辅像素驱动电路100能够实现对所 有所述复合像素行101的多个所述辅子像素102进行驱动发光。
具体地，所述辅像素驱动电路100包括第一辅像素驱动电路和第二辅像素 驱动电路，所述第一辅像素驱动电路驱动Z1个所述复合像素行101中的多个 所述辅子像素102发光，所述第二辅像素驱动电路驱动Z2个所述复合像素行 101中的多个所述辅子像素102发光。其中，Z1>1，Z2>1；Z1与Z2同为奇数； 或，Z1与Z2同为偶数；或，Z1为奇数或偶数的其中一者，Z2为奇数或偶数 的其中另一。
仍以第5个像素行为第1个复合像素行1011为例，若Z1＝2(即Z1为偶 数)，Z2＝3(即Z2为奇数)，所述第一辅像素驱动电路驱动第1个～第2个 (即N1＝5，N2＝6，Y＝0)所述复合像素行101中的多个所述辅子像素102发 光，所述第二辅像素驱动电路驱动第3个～第5个(即N3＝7，N5＝9，Y1＝0或 1)所述复合像素行101中的多个所述辅子像素102发光，则：
所述第一辅像素驱动电路的第一初始化模块用于根据第4级扫描信号 Scan(4)将第一复位信号VI1传输至所述第一辅像素驱动电路的辅驱动晶体管 的栅极，初始化所述辅驱动晶体管的栅极电压。所述第一辅像素驱动电路的第 一数据写入模块用于根据第5级扫描信号Scan(5)将所述第一数据信号Data1 传输至所述辅驱动晶体管的源极或漏极中的一者。所述第一辅像素驱动电路的 所述第一复位模块用于根据第6级扫描信号Scan(6)将所述第一复位信号VI1 传输至多个所述辅子像素102的阳极，对多个所述辅子像素102的所述阳极进 行复位。
所述第二辅像素驱动电路的第一初始化模块用于根据第6级扫描信号 Scan(6)将所述第一复位信号VI1传输至所述第二辅像素驱动电路的辅驱动晶 体管的栅极，初始化所述辅驱动晶体管的栅极电压。所述第二辅像素驱动电路 的第一数据写入模块用于根据第7级扫描信号Scan(7)或第8级扫描信号 Scan(8)将所述第一数据信号Data1传输至所述辅驱动晶体管的源极或漏极中 的一者。所述第二辅像素驱动电路的第一复位模块用于根据第9级扫描信号 Scan(9)将所述第一复位信号VI1传输至多个所述辅子像素102的阳极，对多个所述辅子像素102的所述阳极进行复位。
与之相似地，还可得到Z1与Z2同为奇数；或，Z1与Z2同为偶数；或， Z1为奇数、Z2为偶数的实施例，在此不再进行赘述。
基于上述的对位于同一所述复合像素行的所述辅子像素和所述主子像素 对应的所述辅像素驱动电路和所述主像素驱动电路所连接的所述扫描信号线、 所采用的扫描信号的分析内容，可得到如图6A～图6C所示的栅极驱动电路与 主像素驱动电路、辅像素驱动电路的连接示意图。
具体地，若第M+1个所述像素行为第1个复合像素行，则：
所述栅极驱动电路300为驱动位于第1个所述复合像素行101(即i＝1， N1＝M+1)中的所述主子像素202发光的所述主像素驱动电路200提供第M级 扫描信号Scan(M)及第M+1级扫描信号Scan(M+1)。所述栅极驱动电路300 为驱动位于第2个所述复合像素行101(即i＝2，N2＝M+2)中的所述主子像素 202发光的所述主像素驱动电路200提供第M+1级扫描信号Scan(M+1)及第 M+2级扫描信号Scan(M+2)；以此类推得到，所述栅极驱动电路300为驱动位 于第i个所述复合像素行101(Ni＝M+i)中的所述主子像素202发光的所述主 像素驱动电路200提供第M+i-1级扫描信号Scan(M+i-1)及第M+i级扫描信号 Scan(M+i)。
如图6A所示，每一所述辅像素驱动电路201均驱动两个所述复合像素行 (即q-p+1＝2)的多个所述辅子像素102发光，则所述栅极驱动电路300为驱 动位于第1个～第2个所述复合像素行101(即p＝1，q＝2，N1＝M+1，N2＝M+2， Y<q-p)的多个所述辅子像素102发光的所述辅像素驱动电路201提供第M级 扫描信号Scan(M)、第M+1级扫描信号Scan(M+1)及第M+2级扫描信号 Scan(M+2)。所述栅极驱动电路300为驱动位于第3个～第4个所述复合像素行 101(即p＝3，q＝4，N3＝M+3，N4＝M+4)的多个所述辅子像素102发光的所 述辅像素驱动电路201提供第M+2级扫描信号Scan(M+2)、第M+3级扫描信 号Scan(M+3)及第M+4级扫描信号Scan(M+4)；以此类推得到，所述栅极驱动 电路300为驱动位于第p个～第q个所述复合像素行101(即Np＝M+p，Nq＝M+q) 的多个所述辅子像素102发光的所述辅像素驱动电路201提供第M+p-1级扫 描信号Scan(M+p-1)、第M+p+Y级扫描信号Scan(M+p+Y)及第M+q级扫描信号Scan(M+q)。
如图6B～图6C所示，若每一所述辅像素驱动电路201均驱动三个所述复 合像素行(即q-p+1＝3)的多个所述辅子像素102发光，则所述栅极驱动电路 300为驱动位于第1个～第3个所述复合像素行101(即p＝1，q＝3，Np＝M+1， Nq＝M+3，Y<q-p)的多个所述辅子像素102发光的所述辅像素驱动电路201 提供第M级扫描信号Scan(M)、第M+1级扫描信号Scan(M+1)或第M+2级扫 描信号Scan(M+2)、第M+3级扫描信号Scan(M+3)。所述栅极驱动电路300为驱动位于第4个～第6个所述复合像素行101(即p＝4，q＝6，Np＝M+4，Nq＝M+6) 的多个所述辅子像素102发光的所述辅像素驱动电路201提供第M+3级扫描 信号Scan(M+3)、第M+4级扫描信号Scan(M+4)或第M+5级扫描信号 Scan(M+5)、第M+6级扫描信号Scan(M+6)；以此类推得到，所述栅极驱动电 路300为驱动位于第p个～第q个所述复合像素行101(即Np＝M+p，Nq＝M+q) 的多个所述辅子像素102发光的所述辅像素驱动电路201提供第M+p-1级扫 描信号Scan(M+p-1)、第M+p+Y级扫描信号Scan(M+p+Y)及第M+q级扫描信 号Scan(M+q)。
进一步地，一所述辅像素驱动电路201驱动Z行所述复合像素行(即 q-p+1＝Z)的多个所述辅子像素102发光，则所述栅极驱动电路300为驱动位 于第p个～第q个所述复合像素行101(即Np＝M+p，Nq＝M+q)的多个所述辅 子像素102发光的所述辅像素驱动电路201提供第M+p-1级扫描信号 Scan(M+p-1)、第M+p+Y级扫描信号Scan(M+p+Y)及第M+q级扫描信号 Scan(M+q)，其中，0≤Y<q-p，即0≤Y<Nq-Np，即Y<Z-1。
请继续参阅图7是沿1A中B-B’剖切的剖面图，所述显示面板包括衬底 130，所述栅极驱动电路300、所述主像素驱动电路200及所述辅像素驱动电 路均位于所述衬底130上，每一所述栅极驱动电路300、每一所述主像素驱动 电路200及每一所述辅像素驱动电路100均包括多个晶体管120。
所述显示面板还包括位于所述衬底130上的有源层111、第一栅绝缘层 (GI1)1121、第一栅极层(GE1)113、第二栅绝缘层(GI2)1122、第二栅极层 (GE2)114、介电绝缘层(ILD)1123、第一源/漏极层(SD1)115、钝化层(PV)1124、 第一平坦层(PLN1)1125、第二源/漏极层(SD2)116、第二平坦层(PLN2)1126、 阳极(ANO)117、像素定义层1127，发光层118及阴极119。
其中，第一栅极层113包括第一走线和对应所述有源层的第一电极部，所 述第二栅极层114包括第二走线和对应所述有源层的第二电极部。所述第一走 线包括传输扫描信号的扫描信号线，所述第一电极部和所述第二电极部形成电 容。所述第一源/漏极层115包括第三走线和与所述有源层111电性连接的源/ 漏极，第二源/漏极层116包括第四走线。所述第三走线包括传输数据信号的 数据信号线；所述第四走线包括与第一电压端、第二电压端连接的电源信号线。
所述辅子像素102及所述主子像素202均包括所述阳极117、所述发光层 118及所述阴极119。
可选地，所述辅子像素102的所述阳极包括第一透明层、第二透明层及位 于所述第一透明层与所述第二透明层之间的反射层。可选地，所述第一透明层 与所述连接走线103的所述第二连接走线同层，所述第二透明层及所述反射层 的正投影位于所述第一透明层的边界内。
每一所述晶体管120均包括所述有源层111、所述第一电极部、所述第二 电极部及所述源/漏极。
可选地，所述发光层118包括荧光材料、钙钛矿材料、量子点材料等。
请参阅图8A为本发明的实施例提供的栅极驱动电路与主像素驱动电路通 过多条扫描信号线连接的局部示意图；如图8B为本发明的实施例提供的栅极 驱动电路与辅像素驱动电路通过多条扫描信号线连接的局部示意图。由于图 6A～图6C中仅以简略示意图的方式表示出所述栅极驱动电路300与主像素驱 动电路200、辅像素驱动电路100的联系，而在实际应用时，所述栅极驱动电 路300与主像素驱动电路200、辅像素驱动电路100连接方式可参阅图8A～图 8B所示。其中，图8A中仅示出所述栅极驱动电路300的部分器件。
具体地，请参阅图7和图8A，所述显示面板包括多条连接线400，每一 所述连接线400与对应的所述栅极驱动电路300连接并沿由所述非显示区100c 朝向所述主显示区100b的方向延伸，每一所述栅极驱动电路300通过所述连 接线400与对应的所述扫描信号线连接。
进一步地，所述连接线400包括：第一连接线401、第二连接线402及第 三连接线403。所述第一连接线401位于所述非显示区100c内且与所述栅极 驱动电路300电性连接；所述第二连接线402与所述第一连接线401电性连接 且沿由所述非显示区100c朝向所述主显示区100b的方向延伸；所述第三连接 线403位于所述主显示区100b内且与所述扫描信号线电性连接。
可选地，所述第一连接线401由所述第一源/漏极层115制成，所述第二 连接线402由所述第一栅极层113制成。所述第一连接线401通过贯穿所述介 电绝缘层1123的过孔与所述栅极驱动电路300中电容的上极板层电性连接， 通过贯穿所述介电绝缘层1123、所述第二栅绝缘层1122的过孔与所述第二连 接线402连接。
可选地，所述第三连接线403可通过多层电性连接的走线形成。具体地， 所述第三连接线403包括第一子连接线、第二子连接线及所述第三子连接线。 其中，所述第一子连接线、所述第三子连接线由第一源/漏极层115制成，所 述第二子连接线由所述第二源/漏极层116制成。所述第一子连接线与所述第 二连接线402、所述第二子连接线连接，所述第一子连接线、所述第三子连接 线位于贯穿所述介电绝缘层1123、所述第二栅绝缘层1122的过孔内。所述第 二子连接线通过贯穿所述钝化层1124、第一平坦层1125的过孔与所述第一子连接线、所述第三子连接线连接。所述第三子连接线与所述第二子连接线、所 述扫描信号线连接。
可选地，在所述栅极驱动电路300与所述主像素驱动电路200之间设置有 复位电压端接口VP，以使复位信号线500与第一复位电压端VIL1或第二复 位电压端VIL2连接。
请继续参阅图8A～图8B，多条所述扫描信号线包括多条第一扫描信号线 SL1和多条第二扫描信号线SL2，每一所述主像素驱动电路200通过对应的所 述第一扫描信号线SL1连接于对应的所述栅极驱动电路300，每一所述辅像素 驱动电路1001通过对应的所述第二扫描信号线SL2连接于对应的所述第一扫 描线SL1以连接于对应的所述栅极驱动电路300；其中，每一所述第二扫描信 号线SL2与对应的所述第一扫描信号线SL1在所述过渡显示区1001b内电性 连接。
进一步地，请参阅图8B，所述显示面板还包括多条过渡连接线，以使每 一所述辅像素驱动电路100通过对应的所述第二扫描信号线SL2连接于对应 的所述第一扫描线SL1以连接于对应的所述栅极驱动电路300。
具体地，多条所述过渡连接线包括多条第一过渡连接线TL1及多条第二 过渡连接线TL2。每一所述第一过渡连接线TL1电性连接传输同一扫描信号 的两所述第一扫描信号线SL1，每一所述第二过渡连接线TL2电性连接传输 同一扫描信号的所述第一扫描信号线SL1与所述第二扫描信号线SL2。
进一步地，至少一所述第二过渡连接线TL2包括：第一过渡部TL21、第 二过渡部TL22、第三过渡部TL23。其中，所述第一过渡部TL21与对应的所 述第一扫描信号线SL1连接；所述第二过渡部TL22与对应的所述第二扫描信 号线SL2连接；所述第三过渡部TL23连接所述第一过渡部TL21和所述第二 过渡部TL22。其中，所述第二过渡部TL22相对于所述第一过渡部TL21、所 述第三过渡部TL23是倾斜的，以连接位于不同水平线上的所述主像素驱动电 路200及所述辅像素驱动电路100，实现扫描信号的传输。
其中，所述第一数据信号线DataL1、所述第二数据信号线DataL2及与所 述第一电压端VDD连接的电源信号线沿第二方向y延伸，所述第一扫描信号 线SL1、所述第二扫描信号线SL2、所述第一发光信号控制线EML1、所述第 二发光信号控制线EML2及与第一复位电压端VIL1或第二复位电压端VIL2 连接的所述复位信号线500沿与所述第二方向y相交的第一方向x延伸。
进一步地，由于所述主显示区100b与所述功能附加区100a之间具有所述 折线边界100d，多个所述第二折边1002d的所述第一高度沿远离所述第一对 称轴a1的方向依次减小，供所述过渡连接线的布线空间也随之降低，因此为 保证多个所述辅像素驱动电路100可与对应的所述扫描信号线连接，可使多条 所述第二过渡连接线TL2的设置密度沿远离所述第一对称轴a1，和/或第二对 称轴a2的方向逐渐降低。
本发明的实施例还提供一种显示装置，包括上述的所述显示面板。
进一步地，所述显示装置还包括传感器，所述传感器正对所述显示面板的 显示透光区。所述传感器包括指纹识别传感器、摄像头、结构光传感器、飞行 时间传感器、距离传感器、光线传感器等，以使所述传感器可以通过所述显示 透光区采集信号，从而使所述显示装置实现屏下指纹识别、屏下摄像头、屏下 面部识别、屏下距离感知等屏下传感方案。
进一步地，所述显示装置还包括触控面板，所述触控面板以内置式或外挂 式的方式与所述显示面板结合，以使所述显示装置具有触控功能。
所述显示装置包括固定终端如电视、台式电脑，移动终端如手机、笔记本 电脑，以及可穿戴设备如手环、VR(虚拟显示)设备、AR(增强显示)设备。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详 述的部分，可以参见其他实施例的相关描述。本文中应用了具体个例对本申请 的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的 方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具 体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解 为对本申请的限制。

Claims (18)

1.一种显示面板，其特征在于，包括功能附加区，位于所述功能附加区***的主显示区；所述显示面板包括：
多个像素行，多个所述像素行包括多个复合像素行，每一所述复合像素行包括位于所述功能附加区内的多个辅子像素和位于所述主显示区的多个主子像素；
多个辅像素驱动电路，每一所述辅像素驱动电路电性连接位于至少两所述复合像素行中的多个所述辅子像素，以驱动对应的多个所述辅子像素同时发光；
多个主像素驱动电路，每一所述主像素驱动电路连接于对应的所述主子像素以驱动对应的所述主子像素发光；
多级栅极驱动电路，通过多条扫描信号线分别连接于多个所述辅像素驱动电路及多个所述主像素驱动电路；
其中，位于同一所述复合像素行的所述辅子像素和所述主子像素对应的所述辅像素驱动电路和所述主像素驱动电路所连接的所述扫描信号线不同；由同一所述辅像素驱动电路驱动的多个所述辅子像素所在的至少两所述复合像素行中的多个所述主子像素所对应的多个所述主像素驱动电路连接的所述扫描信号线，包括所述辅像素驱动电路所连接的所述扫描信号线。
2.根据权利要求1所述的显示面板，其特征在于，每一所述主像素驱动电路连接于X1个所述栅极驱动电路，每一所述辅像素驱动电路连接于X2个所述栅极驱动电路；其中，X1≥2，X2≥3，X2＞X1。
3.根据权利要求1所述的显示面板，其特征在于，位于所述功能附加区内的多个所述辅子像素与位于所述主显示区内的多个所述主子像素的排布结构相同。
4.根据权利要求1所述的显示面板，其特征在于，每一所述辅像素驱动电路与每一所述主像素驱动电路具有相同的电路拓扑。
5.根据权利要求1所述的显示面板，其特征在于，和位于第p个～第q个所述复合像素行中的多个所述辅子像素连接的所述辅像素驱动电路相连接的多条所述扫描信号线中级数最小的所述扫描信号线连接于位于第p个所述复合像素行中的所述主子像素对应的所述主像素驱动电路；和位于第p个～第q个所述复合像素行中的多个所述辅子像素连接的所述辅像素驱动电路相连接的多条所述扫描信号线中级数最大的所述扫描信号线连接于位于第q个所述复合像素行中的所述主子像素对应的所述主像素驱动电路；其中，p≥1，q>p。
6.根据权利要求5所述的显示面板，其特征在于，第M+1个像素行为多个所述复合像素行中的第1个复合像素行，和位于第p个～第q个所述复合像素行中的多个所述辅子像素连接的所述辅像素驱动电路连接于第Np-1级扫描信号线、第Np+Y级扫描信号线及第Nq级扫描信号线，位于第i个所述复合像素行中的所述主子像素对应的所述主像素驱动电路与第Ni-1级扫描信号线、第Ni级扫描信号线连接；其中，Np＝M+p，Nq＝M+q，Ni＝M+i；0≤Y<Nq-Np；p≤i≤q。
7.根据权利要求1所述的显示面板，其特征在于，多个所述主像素驱动电路位于所述主显示区内；所述功能附加区包括显示透光区及位于所述显示透光区***的过渡显示区，多个所述辅像素驱动电路位于所述过渡显示区内。
8.根据权利要求7所述的显示面板，其特征在于，多条所述扫描信号线包括多条第一扫描信号线和多条第二扫描信号线，每一所述主像素驱动电路通过对应的所述第一扫描信号线连接于对应的所述栅极驱动电路，每一所述辅像素驱动电路通过对应的所述第二扫描信号线连接于对应的所述第一扫描信号线以连接于对应的所述栅极驱动电路；其中，每一所述第二扫描信号线与对应的所述第一扫描信号线在所述过渡显示区内电性连接。
9.根据权利要求8所述的显示面板，其特征在于，还包括：
多条第一过渡连接线，每一所述第一过渡连接线电性连接传输同一扫描信号的两所述第一扫描信号线。
10.根据权利要求8所述的显示面板，其特征在于，还包括：
多条第二过渡连接线，每一所述第二过渡连接线电性连接传输同一扫描信号的所述第一扫描信号线与所述第二扫描信号线。
11.根据权利要求10所述的显示面板，其特征在于，至少一所述第二过渡连接线包括：
第一过渡部，与对应的所述第一扫描信号线连接；
第二过渡部，与对应的所述第二扫描信号线连接；
第三过渡部，连接所述第一过渡部和所述第二过渡部；
其中，所述第二过渡部相对于所述第一过渡部、所述第三过渡部是倾斜的。
12.根据权利要求1所述的显示面板，其特征在于，第M+1个像素行为多个所述复合像素行中的第1个复合像素行，与位于第p个～第q个所述复合像素行中的多个所述辅子像素连接的所述辅像素驱动电路包括：
第一驱动模块，包括辅驱动晶体管；
第一初始化模块，连接于第一复位电压端与所述辅驱动晶体管的栅极之间，以用于根据第Np-1级扫描信号将第一复位信号传输至所述辅驱动晶体管的栅极，初始化所述辅驱动晶体管的栅极电压；
第一数据写入模块，连接于第一数据信号线与所述辅驱动晶体管的源极或漏极中的一者之间，以用于根据第Np+Y级扫描信号将第一数据信号传输至所述辅驱动晶体管的源极或漏极中的一者；
第一复位模块，连接于所述第一复位电压端与对应的多个所述辅子像素的阳极之间，以用于根据第Nq级扫描信号将所述第一复位信号传输至多个所述辅子像素的阳极，对多个所述辅子像素的阳极电压进行复位；
第一补偿模块，连接于所述辅驱动晶体管的所述栅极与所述辅驱动晶体管的所述源极或所述漏极中的一者之间，以用于根据所述第Np+Y级扫描信号将所述第一数据信号传输至所述辅驱动晶体管的栅极，补偿所述辅驱动晶体管的阈值电压；
第一存储模块，串联在所述辅驱动晶体管的所述栅极与第一电压端之间，用于维持所述辅驱动晶体管的栅极电压；以及，
第一发光控制模块，与所述辅驱动晶体管串联，以用于根据第一发光控制信号控制多个所述辅子像素发光；
其中，Np＝M+p，Nq＝M+q；0≤Y<Nq-Np，p≥1，q>p。
13.根据权利要求12所述的显示面板，其特征在于，
所述第一初始化模块包括第一初始化晶体管，所述第一初始化晶体管的栅极与第Np-1级扫描信号线连接，所述第一初始化晶体管的源极或漏极的一者与所述辅驱动晶体管的所述栅极连接，所述第一初始化晶体管的所述源极或所述漏极的另一者与第一复位电压端连接；
所述第一数据写入模块包括第一数据晶体管，所述第一数据晶体管的栅极与第Np+Y级扫描信号线连接，所述第一数据晶体管的源极或漏极中的一者与第一数据线连接，所述第一数据晶体管的所述源极或所述漏极中的另一者与所述辅驱动晶体管的源极或漏极中的一者连接；
所述第一补偿模块包括第一补偿晶体管，所述第一补偿晶体管的栅极与所述第Np+Y级扫描信号线连接，所述第一补偿晶体管的源极或漏极中的一者与所述辅驱动晶体管的栅极电性连接，所述第一补偿晶体管的所述源极或所述漏极中的另一者与所述辅驱动晶体管的源极或漏极中的另一者连接；
所述第一复位模块包括第一复位晶体管，所述第一复位晶体管的栅极与第Nq级扫描信号线连接，所述第一复位晶体管的源极或漏极中的一者与所述第一复位电压端连接，所述第一复位晶体管的所述源极或所述漏极中的另一者与对应的多个所述辅子像素的所述阳极连接；
所述第一发光控制模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的栅极与第一发光信号控制线连接，所述第一开关晶体管的源极或漏极中的一者与所述辅驱动晶体管的所述源极或所述漏极中的另一者、所述补偿晶体管中的所述源极或所述漏极中的另一者连接，所述第一开关晶体管的所述源极或所述漏极中的另一者与对应的多个所述辅子像素的所述阳极连接；所述第二开关晶体管的栅极与所述第一发光信号控制线连接，所述第二开关晶体管的源极或漏极中的一者与所述第一电压端连接，所述第二开关晶体管的所述源极或所述漏极中的另一者与所述辅驱动晶体管的所述源极或所述漏极中的一者、所述第一数据晶体管中的所述源极或所述漏极中的一者连接；
所述第一存储模块包括第一存储电容，所述第一存储电容串联在所述第一电压端与所述辅驱动晶体管的所述栅极之间；
每一所述辅子像素的阴极与第二电压端连接。
14.根据权利要求1所述的显示面板，其特征在于，与位于第Ni个所述像素行中的一所述主子像素连接的所述主像素驱动电路包括：
第二驱动模块，包括主驱动晶体管；
第二初始化模块，连接于第二复位电压端与所述主驱动晶体管的栅极之间，以用于根据第Ni-1级扫描信号将第二复位信号传输至所述主驱动晶体管的栅极，初始化所述主驱动晶体管的栅极电压；
第二数据写入模块，连接于第二数据信号线与所述主驱动晶体管的源极或漏极中的一者之间，以用于根据第Ni级扫描信号将第二数据信号传输至所述主驱动晶体管的源极或漏极中的一者；
第二复位模块，连接于所述第二复位电压端与对应的所述主子像素的阳极之间，以用于根据所述第Ni级扫描信号将所述第二复位信号传输至所述主子像素的阳极，对所述主子像素的阳极电压进行复位；
第二补偿模块，连接于所述主驱动晶体管的所述栅极与所述主驱动晶体管的所述源极或所述漏极中的一者之间，以用于根据所述第Ni级扫描信号将所述第二数据信号传输至所述主驱动晶体管的栅极，补偿所述主驱动晶体管的阈值电压；
第二存储模块，串联在所述主驱动晶体管的所述栅极与第一电压端之间，以用于维持所述主驱动晶体管的栅极电压；以及，
第二发光控制模块，与所述主驱动晶体管串联，以用于根据第二发光控制信号控制所述主子像素发光；
其中，Ni≥1，i≥1。
15.根据权利要求14所述的显示面板，其特征在于，
所述第二初始化模块包括第三初始化晶体管，所述第三初始化晶体管的栅极与第Ni-1级扫描信号线连接，所述第三初始化晶体管的源极或漏极的一者与所述主驱动晶体管的所述栅极连接，所述第三初始化晶体管的所述源极或所述漏极的另一者与第二复位电压端连接；
所述第二数据写入模块包括第二数据晶体管，所述第二数据晶体管的栅极与第Ni级扫描信号线连接，所述第二数据晶体管的源极或漏极中的一者与第二数据线连接，所述第二数据晶体管的所述源极或所述漏极中的另一者与所述主驱动晶体管的源极或漏极中的一者连接；
所述第二补偿模块包括第三补偿晶体管，所述第三补偿晶体管的栅极与所述第Ni级扫描信号线连接，所述第三补偿晶体管的源极或漏极中的一者与所述主驱动晶体管的栅极电性连接，所述第三补偿晶体管的所述源极或所述漏极中的另一者与所述主驱动晶体管的源极或漏极中的另一者连接；
所述第二复位模块包括第二复位晶体管，所述第二复位晶体管的栅极与第Ni级扫描信号线连接，所述第二复位晶体管的源极或漏极中的一者与第二复位电压端连接，所述第二复位晶体管的所述源极或所述漏极中的另一者与对应的所述主子像素的所述阳极连接；
所述第二发光控制模块包括第三开关晶体管和第四开关晶体管，所述第三开关晶体管的栅极与第二发光信号控制线连接，所述第三开关晶体管的源极或漏极中的一者与所述主驱动晶体管的所述源极或所述漏极中的另一者连接，所述第三开关晶体管的所述源极或所述漏极中的另一者与对应的所述主子像素的所述阳极连接；所述第四开关晶体管的栅极与所述第二发光信号控制线连接，所述第四开关晶体管的源极或漏极中的一者与所述第一电压端连接，所述第四开关晶体管的所述源极或所述漏极中的另一者与所述主驱动晶体管的所述源极或所述漏极中的一者、第二数据晶体管中的所述源极或所述漏极中的一者连接；
所述第二存储模块包括第二存储电容，所述第二存储电容串联在所述第一电压端与所述主驱动晶体管的所述栅极之间；
所述主子像素的阴极与第二电压端连接。
16.根据权利要求10所述的显示面板，其特征在于，所述主显示区与所述功能附加区之间具有折线边界，所述折线边界包括多条垂直相交的第一折边和第二折边，所述功能附加区具有与所述第一折边平行的第一对称轴和与所述第二折边平行且与所述第一对称轴相交的第二对称轴，所述第一对称轴与所述第二对称轴的交点位于所述功能附加区的中心处；其中，多条所述第二过渡连接线的设置密度沿远离所述第一对称轴，和/或第二对称轴的方向逐渐降低。
17.根据权利要求16所述的显示面板，其特征在于，每一所述第一折边具有第一长度，多个所述第一折边的所述第一长度沿远离所述第二对称轴的方向依次减小，每一所述第二折边具有第一高度，多个所述第二折边的所述第一高度沿远离所述第一对称轴的方向依次减小。
18.一种显示装置，其特征在于，包括如权利要求1～17任一所述的显示面板。
CN202110259569.XA 2021-03-10 2021-03-10 显示面板及显示装置 Active CN113053290B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110259569.XA CN113053290B (zh) 2021-03-10 2021-03-10 显示面板及显示装置
US17/287,126 US11688324B2 (en) 2021-03-10 2021-03-31 Display panel and display device
PCT/CN2021/084611 WO2022188222A1 (zh) 2021-03-10 2021-03-31 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110259569.XA CN113053290B (zh) 2021-03-10 2021-03-10 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113053290A CN113053290A (zh) 2021-06-29
CN113053290B true CN113053290B (zh) 2022-12-06

Family

ID=76511773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110259569.XA Active CN113053290B (zh) 2021-03-10 2021-03-10 显示面板及显示装置

Country Status (3)

Country Link
US (1) US11688324B2 (zh)
CN (1) CN113053290B (zh)
WO (1) WO2022188222A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539175B (zh) * 2021-07-23 2022-10-04 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN113487999B (zh) * 2021-07-26 2023-08-25 京东方科技集团股份有限公司 显示面板、电子设备和显示控制方法
CN113823210B (zh) * 2021-08-19 2023-06-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN117121654A (zh) * 2022-03-22 2023-11-24 京东方科技集团股份有限公司 发光基板、显示面板、显示设备和显示方法
CN114937684A (zh) 2022-06-07 2022-08-23 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3823638B2 (ja) 1999-09-30 2006-09-20 セイコーエプソン株式会社 電気光学装置の駆動回路
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP6039914B2 (ja) * 2012-04-06 2016-12-07 株式会社ジャパンディスプレイ 液晶表示装置
US11403990B2 (en) * 2018-07-18 2022-08-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display device, and driving method
US11942041B2 (en) * 2018-07-18 2024-03-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display device, and driving method
CN109599052B (zh) * 2019-01-08 2022-02-25 昆山国显光电有限公司 显示面板及显示装置
CN110299110B (zh) * 2019-06-28 2020-10-02 上海天马有机发光显示技术有限公司 栅极驱动电路的驱动方法及栅极驱动电路、显示装置
CN110459175A (zh) * 2019-08-09 2019-11-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112767872A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动芯片及其驱动方法、显示装置
CN111508416B (zh) * 2020-04-30 2021-09-03 武汉华星光电半导体显示技术有限公司 显示器及其驱动方法
CN111554227B (zh) * 2020-05-29 2022-12-06 厦门天马微电子有限公司 显示面板及显示装置
CN111833796B (zh) * 2020-07-23 2023-06-23 Oppo广东移动通信有限公司 显示屏、终端及显示方法
CN111951687B (zh) * 2020-08-31 2022-06-28 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20220052600A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 전계발광 표시장치
CN112103329B (zh) * 2020-11-05 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112530354B (zh) * 2020-12-29 2023-07-25 武汉天马微电子有限公司 一种显示面板、显示装置和显示面板的驱动方法

Also Published As

Publication number Publication date
US11688324B2 (en) 2023-06-27
WO2022188222A1 (zh) 2022-09-15
CN113053290A (zh) 2021-06-29
US20230154374A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN113053290B (zh) 显示面板及显示装置
US10847586B2 (en) Display device and method of fabricating the same
CN108735784B (zh) 显示模块
CN109192134A (zh) 显示装置及电子设备
EP4053908A1 (en) Display substrate, and display device
US11409395B2 (en) Testing device of display module, testing system including the same, and testing method using the same
WO2022011582A1 (zh) 显示基板、显示面板和显示装置
US11943981B2 (en) Display substrate and display apparatus
US20200193917A1 (en) Display device
US20230148233A1 (en) Display substrate and display device
KR20230028201A (ko) 디스플레이 패널 및 디스플레이 장치
CN113629064A (zh) 显示装置
CN113823210B (zh) 显示面板及显示装置
KR20230147741A (ko) 표시 패널 및 표시 장치
WO2021147083A1 (zh) 像素电路、显示基板和显示装置
CN114930536A (zh) 显示基板、显示面板和显示装置
CN214505498U (zh) 显示基板和显示装置
CN115191037B (zh) 显示基板、显示面板和显示装置
CN109637380B (zh) 一种显示面板及显示装置
KR20200139301A (ko) 표시장치
US11997897B2 (en) Display substrate including connection line and power line surrounding display area, preparation method thereof, and display device
WO2022165806A1 (zh) 显示基板、显示面板和显示装置
CN111158194A (zh) 显示设备
US20240234438A9 (en) Display panel and display device
US20240136366A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant