CN113013163A - 一种微显示驱动芯片结构及其制作工艺 - Google Patents
一种微显示驱动芯片结构及其制作工艺 Download PDFInfo
- Publication number
- CN113013163A CN113013163A CN202110232728.7A CN202110232728A CN113013163A CN 113013163 A CN113013163 A CN 113013163A CN 202110232728 A CN202110232728 A CN 202110232728A CN 113013163 A CN113013163 A CN 113013163A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- polycrystalline silicon
- gate
- silicon active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000000151 deposition Methods 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 36
- 239000000126 substance Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种微显示驱动芯片结构及其制作工艺，属于微显示驱动芯片技术领域，该微显示驱动芯片结构，包括半导体衬底及其上设置的MOSFET模块和多晶硅薄膜晶体管模块，半导体衬底上设置有单晶硅有源区，单晶硅有源区上设置MOSFET模块，单晶硅有源区的两侧分别设置有浅沟道隔离结构，其中一个浅沟道隔离结构的上方设置多晶硅有源区，多晶硅有源区上设置多晶硅薄膜晶体管模块，本发明的有益效果是，本发明通过在MOSFET中引入多晶硅薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。
Description
技术领域
本发明涉及微显示驱动芯片技术领域，尤其涉及一种微显示驱动芯片结构及其制作工艺。
背景技术
目前基于硅基MOSFET(金属-氧化物半导体场效应晶体管)的显示技术，借助单晶硅高载流子迁移率(1350cm2/Vs)，已经实现了超高分辨率，包括硅基有机发光二极管(硅基OLED)，硅基液晶(LCOS)，Micro LED，数字光处理(DLP)等，都在使用硅基CMOS驱动芯片。和传统的晶体管相比，MOSFET使用单晶硅作沟道，载流子迁移率高，虽然驱动能力强，但是MOSFET漏电流(Ioff)大。MOSFET漏电流一般在pA级别，而显示一般要求fA级别的漏电流，较大的漏电流会导致像素亮点或暗点等显示异常，同时漏电流较大会导致器件发热大，功耗大，不利于移动便携式应用。所以开发低漏电驱动芯片，解决显示异常，降低发热和功耗，拓展移动便携式应用，对于微显示很有意义。
发明内容
为了解决上述技术问题，本发明提供了一种微显示驱动芯片结构及其制作工艺，通过在场效应晶体管的制备中引入多晶硅薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。
为实现上述目的，本发明解决其技术问题所采用的技术方案是：所述微显示驱动芯片结构，包括半导体衬底及其上设置的MOSFET模块和多晶硅薄膜晶体管模块，所述半导体衬底上设置有单晶硅有源区，所述单晶硅有源区上设置所述MOSFET模块，所述单晶硅有源区的两侧分别设置有浅沟道隔离结构，其中一个浅沟道隔离结构的上方设置多晶硅有源区，所述多晶硅有源区上设置所述多晶硅薄膜晶体管模块。
进一步地，所述MOSFET模块包括栅叠层、主侧墙和源漏区Ⅰ，所述主侧墙环绕所述栅叠层，所述源漏区Ⅰ嵌于所述单晶硅有源区中且对准于所述主侧墙的两侧。
进一步地，所述栅叠层包括由下而上依次设置的栅介质层Ⅰ、栅导体层Ⅰ和盖帽，所述栅导体层Ⅰ由是掺杂或未掺杂的多晶硅材料制作。
进一步地，所述多晶硅薄膜晶体管模块包括源漏区Ⅱ、栅介质层Ⅱ和栅导体层Ⅱ，所述源漏区Ⅱ设置在所述多晶硅有源区的上端两侧，所述多晶硅有源区的上方覆盖所述栅介质层Ⅱ，所述栅介质层Ⅱ的上方中部设置所述栅导体层Ⅱ。
进一步地，所述栅导体层Ⅱ设置为金属栅极层或多晶硅栅极层。
进一步地，所述多晶硅有源区的下端设置所述浅沟道隔离结构，所述MOSFET模块的上端覆盖所述栅介质层Ⅱ，所述栅介质层Ⅱ的上端设置有介质层Ⅰ；所述介质层Ⅰ内贯穿设置有与所述源漏区Ⅰ和源漏区Ⅱ相对的多个导通孔，所述导通孔内填充有导电金属，所述导通孔的上端沉积有金属层。
进一步地，所述MOSFET模块和所述浅沟道隔离结构的上方设置有介质层Ⅱ，所述介质层Ⅱ的上端设置所述多晶硅薄膜晶体管模块，所述多晶硅薄膜晶体管模块的上端设置有介质层Ⅲ；所述介质层Ⅱ和介质层Ⅲ内贯穿设置有与所述源漏区Ⅰ和源漏区Ⅱ相对的多个导通孔，所述导通孔内填充有导电金属，所述导通孔的上端沉积有金属层。
一种所述的微显示驱动芯片结构的制作工艺，包括以下步骤：
1)制备半导体衬底，在半导体衬底上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构；
2)在半导体衬底的单晶硅有源区上依次制备栅介质层Ⅰ和栅导体层Ⅰ，在所述浅沟道隔离结构上沉积多晶硅形成多晶硅有源区；
3)LDD注入、两个主侧墙形成和源漏离子注入；
4)在两个主侧墙两侧的单晶硅有源区上分别沉积金属硅化物形成源漏区Ⅰ，在两个主侧墙之间的栅导体层Ⅰ上沉积金属硅化物形成盖帽；
5)在步骤4)形成的芯片结构的上表面覆盖栅介质层Ⅱ，在多晶硅有源区上方的栅介质层Ⅱ上沉积栅导体层Ⅱ，源漏离子注入所述栅介质层Ⅱ内形成所述源漏区Ⅱ；
6)在步骤5)形成的芯片结构的上表面沉积介质层Ⅰ，并进行化学机械研磨；
7)在介质层Ⅰ内刻蚀与所述源漏区Ⅰ和源漏区Ⅱ相对的多个导通孔，并在导通孔内填充导电金属，对导通孔上端的导电金属进行化学机械研磨，在导通孔上端沉积金属层。
一种所述的微显示驱动芯片结构的制作工艺，包括以下步骤：
1)制备半导体衬底，在半导体衬底上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构；
2)在半导体衬底的单晶硅有源区上依次制备栅介质层Ⅰ和栅导体层Ⅰ；
3)LDD注入、两个主侧墙形成和源漏离子注入；
4)在两个主侧墙两侧的单晶硅有源区上分别沉积金属硅化物形成源漏区Ⅰ，在两个主侧墙之间的栅导体层Ⅰ上沉积金属硅化物形成盖帽；
5)在步骤4)形成的芯片结构的上表面沉积介质层Ⅱ，并进行化学机械研磨；
6)在介质层Ⅱ上表面沉积多晶硅形成多晶硅有源区，对多晶硅有源区图形化；
7)在步骤6)形成的芯片结构上覆盖栅介质层Ⅱ，在多晶硅有源区上方的栅介质层Ⅱ上沉积栅导体层Ⅱ，源漏离子注入所述栅介质层Ⅱ内形成所述源漏区Ⅱ；
8)在步骤5)形成的芯片结构的上表面沉积介质层Ⅲ，并进行化学机械研磨；
9)在介质层Ⅱ和介质层Ⅲ内刻蚀与所述源漏区Ⅰ和源漏区Ⅱ相对的多个导通孔，并在导通孔内填充导电金属，对导通孔上端的导电金属进行化学机械研磨，在导通孔上端沉积金属层。
本发明的有益效果是：
1、本发明通过在MOSFET中引入多晶硅薄膜晶体管模块，制备组合驱动芯片，工艺简单，其结合了MOSFET的高载流子迁移率和强驱动能力，以及多晶硅薄膜晶体管的低漏电特性，解决了单纯多晶硅薄膜晶体管驱动能力差，不满足高分辨率需求的问题，同时也能够解决MOSFET漏电流大导致的显示异常问题，降低发热和功耗，拓展移动便携式应用。
2、本发明设计了两种组合驱动芯片结构，一种结构中包括一个介质层，整体结构更简单，制作工艺简单，另一种结构是包括两个介质层，可引入多个多晶硅薄膜晶体管，而不占用半导体衬底，使半导体衬底的利用率更高。
综上，本发明通过在场效应晶体管中引入多晶硅薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。
附图说明
下面对本发明说明书各幅附图表达的内容及图中的标记作简要说明：
图1为本发明中实施例1的结构示意图；
图2为图1中的驱动芯片结构的制备工艺流程图；
图3为本发明中实施例2的结构示意图；
图4为图3中的驱动芯片结构的制备工艺流程图；
上述图中的标记均为：1.半导体衬底，2.MOSFET模块，21.栅叠层，211.栅介质层Ⅰ，212.栅导体层Ⅰ，213.盖帽，22.主侧墙，23.源漏区Ⅰ，3.多晶硅薄膜晶体管模块，31.源漏区Ⅱ，32.栅介质层Ⅱ，33.栅导体层Ⅱ，4.单晶硅有源区，5.浅沟道隔离结构，6.多晶硅有源区，7.介质层Ⅰ，8.导通孔，9.金属层，10.介质层Ⅱ，11.介质层Ⅲ。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述，以下实施例用于说明本发明，但不用来限制本发明的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明具体的实施方案为：如图1和图3所示，一种微显示驱动芯片结构，包括半导体衬底1及其上设置的MOSFET模块2和多晶硅薄膜晶体管模块3，半导体衬底1上设置有单晶硅有源区4，单晶硅有源区4上设置MOSFET模块2，单晶硅有源区4的两侧分别设置有浅沟道隔离结构5，其中一个浅沟道隔离结构5的上方设置多晶硅有源区6，多晶硅有源区6上设置多晶硅薄膜晶体管模块3，通过在MOSFET中引入多晶硅薄膜晶体管模块3，制备组合驱动芯片，该组合驱动芯片的MOSFET模块用于驱动电路的ADC(模数转换)，DAC(数模转换)，OSC(振荡器)，SRAM(存储器)，栅极驱动电路，源极驱动电路等，和像素电路的驱动管和部分开关管，利用了MOSFET模块的高载流子迁移率和强驱动能力，解决单纯多晶硅薄膜晶体管驱动能力差，不满足高分辨率需求的问题。组合驱动芯片的多晶硅薄膜晶体管模块3用于像素电路的部分开关管，利用了多晶硅薄膜晶体管的低漏电特性，能够解决MOSFET漏电流大导致的显示异常问题，降低发热和功耗，拓展移动便携式应用。
实施例1：
如图1所示，其中的MOSFET模块2包括栅叠层21、主侧墙22和源漏区Ⅰ
23，主侧墙22环绕栅叠层21，源漏区Ⅰ23嵌于单晶硅有源区4中且对准于主侧墙22的两侧。其中的栅叠层21包括由下而上依次设置的栅介质层Ⅰ211、栅导体层Ⅰ212和盖帽213，栅介质层Ⅰ211可以由普通介质材料(例如SiO2)材料制作，栅导体层Ⅰ212由掺杂或未掺杂的多晶硅材料制作，覆盖在栅导体层Ⅰ212上面的盖帽213可以使用氮化硅等绝缘材料制作。
其中的多晶硅薄膜晶体管模块3包括源漏区Ⅱ31、栅介质层Ⅱ32和栅导体层Ⅱ33，源漏区Ⅱ31设置在多晶硅有源区6的上端两侧，多晶硅有源区6的上方覆盖栅介质层Ⅱ32，栅介质层Ⅱ32为多晶硅栅极氧化层，栅介质层Ⅱ32的上方中部设置栅导体层Ⅱ33，该栅导体层Ⅱ33设置为金属栅极层或多晶硅栅极层，使用的材料可以是掺杂或未掺杂的多晶硅，或金属(如Ti、Co、Ni、Al或W中的一种或其组合)等。
其中的多晶硅有源区6的下端设置浅沟道隔离结构5，MOSFET模块2的上端覆盖栅介质层Ⅱ32，栅介质层Ⅱ32的上端设置有介质层Ⅰ7，介质层Ⅰ7一般选用氧化硅、氮化硅等材料制成，介质层Ⅰ7内贯穿设置有与源漏区Ⅰ23和源漏区Ⅱ31相对的多个导通孔8，导通孔8内填充有导电金属钨，导通孔8的上端沉积有金属层9，可将MOSFET模块2和多晶硅薄膜晶体管模块3按照设计电路电连接。
如图2所示，上述微显示驱动芯片结构的制作工艺，包括以下步骤：
1)制备半导体衬底1，在半导体衬底1上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构5；
2)在半导体衬底1的单晶硅有源区4上依次制备栅介质层Ⅰ211和栅导体层Ⅰ212，在浅沟道隔离结构5上沉积多晶硅形成多晶硅有源区6；
3)在步骤2)形成的芯片结构的上表面进行LDD注入、两个主侧墙22形成和源漏离子注入；
4)在两个主侧墙22两侧的单晶硅有源区4上分别沉积金属硅化物形成源漏区Ⅰ23，在两个主侧墙22之间的栅导体层Ⅰ212上沉积金属硅化物形成盖帽213；
5)在步骤4)形成的芯片结构的上表面覆盖栅介质层Ⅱ32，在多晶硅有源区6上方的栅介质层Ⅱ32上沉积栅导体层Ⅱ33，源漏离子注入栅介质层Ⅱ32内形成源漏区Ⅱ31；
6)在步骤5)形成的芯片结构的上表面沉积介质层Ⅰ7，并进行化学机械研磨；
7)在介质层Ⅰ7内刻蚀与源漏区Ⅰ23和源漏区Ⅱ31相对的多个导通孔8，并在导通孔8内填充导电金属钨，对导通孔8上端的导电金属进行化学机械研磨，在导通孔8上端沉积金属层9，将MOSFET模块2和多晶硅薄膜晶体管模块3按照设计电路电连接。
实施例2：
如图3所示，与实施例1中的微显示驱动芯片结构不同的是：MOSFET模块2和浅沟道隔离结构5的上方设置有介质层Ⅱ10，介质层Ⅱ10的上端设置多晶硅薄膜晶体管模块3，多晶硅薄膜晶体管模块3的上端设置有介质层Ⅲ11；介质层Ⅱ10和介质层Ⅲ11内贯穿设置有与源漏区Ⅰ23和源漏区Ⅱ31相对的多个导通孔8，导通孔8内填充有导电金属，导通孔8的上端沉积有金属层9，可将MOSFET模块2和多晶硅薄膜晶体管模块3按照设计电路电连接。其中的介质层Ⅱ10和介质层Ⅲ11的材质与实施例1中的介质层Ⅰ7的材质相同，一般选用氧化硅、氮化硅等材料制成，当然根据需要也可设置3层或3层以上的介质层，多层介质层之间由多晶硅薄膜晶体管模块3分割，可引入多个多晶硅薄膜晶体管，而不占用半导体衬底1，使半导体衬底1的利用率更高。
如图4所示，上述微显示驱动芯片结构的制作工艺，包括以下步骤：
1)制备半导体衬底1，在半导体衬底1上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构5；
2)在半导体衬底1的单晶硅有源区4上依次制备栅介质层Ⅰ211和栅导体层Ⅰ212；
3)在步骤2)形成的芯片结构的上表面进行LDD注入、两个主侧墙22形成和源漏离子注入；
4)在两个主侧墙22两侧的单晶硅有源区4上分别沉积金属硅化物形成源漏区Ⅰ23，在两个主侧墙22之间的栅导体层Ⅰ212上沉积金属硅化物形成盖帽213；
5)在步骤4)形成的芯片结构的上表面沉积介质层Ⅱ10，并进行化学机械研磨；
6)在介质层Ⅱ10上表面沉积多晶硅形成多晶硅有源区6，对多晶硅有源区6图形化；
7)在步骤6)形成的芯片结构上覆盖栅介质层Ⅱ32，在多晶硅有源区6上方的栅介质层Ⅱ32上沉积栅导体层Ⅱ33，源漏离子注入栅介质层Ⅱ32内形成源漏区Ⅱ31；
8)在步骤5)形成的芯片结构的上表面沉积介质层Ⅲ11，并进行化学机械研磨；
9)在介质层Ⅱ10和介质层Ⅲ11内刻蚀与所述源漏区Ⅰ23和源漏区Ⅱ31相对的多个导通孔8，并在导通孔8内填充导电金属，对导通孔8上端的导电金属进行化学机械研磨，在导通孔8上端沉积金属层9，将MOSFET模块2和多晶硅薄膜晶体管模块3按照设计电路电连接。
综上，本发明通过在场效应晶体管中引入多晶硅薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。
以上所述，只是用图解说明本发明的一些原理，本说明书并非是要将本发明局限在所示所述的具体结构和适用范围内，故凡是所有可能被利用的相应修改以及等同物，均属于本发明所申请的专利范围。
Claims (9)
1.一种微显示驱动芯片结构，其特征在于，包括半导体衬底(1)及其上设置的MOSFET模块(2)和多晶硅薄膜晶体管模块(3)，所述半导体衬底(1)上设置有单晶硅有源区(4)，所述单晶硅有源区(4)上设置所述MOSFET模块(2)，所述单晶硅有源区(4)的两侧分别设置有浅沟道隔离结构(5)，其中一个浅沟道隔离结构(5)的上方设置多晶硅有源区(6)，所述多晶硅有源区(6)上设置所述多晶硅薄膜晶体管模块(3)。
2.根据权利要求1所述的微显示驱动芯片结构，其特征在于：所述MOSFET模块(2)包括栅叠层(21)、主侧墙(22)和源漏区Ⅰ(23)，所述主侧墙(22)环绕所述栅叠层(21)，所述源漏区Ⅰ(23)嵌于所述单晶硅有源区(4)中且对准于所述主侧墙(22)的两侧。
3.根据权利要求2所述的微显示驱动芯片结构，其特征在于：所述栅叠层(21)包括由下而上依次设置的栅介质层Ⅰ(211)、栅导体层Ⅰ(212)和盖帽(213)，所述栅导体层Ⅰ(212)由是掺杂或未掺杂的多晶硅材料制作。
4.根据权利要求2所述的微显示驱动芯片结构，其特征在于：所述多晶硅薄膜晶体管模块(3)包括源漏区Ⅱ(31)、栅介质层Ⅱ(32)和栅导体层Ⅱ(33)，所述源漏区Ⅱ(31)设置在所述多晶硅有源区(6)的上端两侧，所述多晶硅有源区(6)的上方覆盖所述栅介质层Ⅱ(32)，所述栅介质层Ⅱ(32)的上方中部设置所述栅导体层Ⅱ(33)。
5.根据权利要求4所述的微显示驱动芯片结构，其特征在于：所述栅导体层Ⅱ(33)设置为金属栅极层或多晶硅栅极层。
6.根据权利要求4或5所述的微显示驱动芯片结构，其特征在于：所述多晶硅有源区(6)的下端设置所述浅沟道隔离结构(5)，所述MOSFET模块(2)的上端覆盖所述栅介质层Ⅱ(32)，所述栅介质层Ⅱ(32)的上端设置有介质层Ⅰ(7)；所述介质层Ⅰ(7)内贯穿设置有与所述源漏区Ⅰ(23)和源漏区Ⅱ(31)相对的多个导通孔(8)，所述导通孔(8)内填充有导电金属，所述导通孔(8)的上端沉积有金属层(9)。
7.根据权利要求4或5所述的微显示驱动芯片结构，其特征在于：所述MOSFET模块(2)和所述浅沟道隔离结构(5)的上方设置有介质层Ⅱ(10)，所述介质层Ⅱ(10)的上端设置所述多晶硅薄膜晶体管模块(3)，所述多晶硅薄膜晶体管模块(3)的上端设置有介质层Ⅲ(11)；所述介质层Ⅱ(10)和介质层Ⅲ(11)内贯穿设置有与所述源漏区Ⅰ(23)和源漏区Ⅱ(31)相对的多个导通孔(8)，所述导通孔(8)内填充有导电金属，所述导通孔(8)的上端沉积有金属层(9)。
8.一种如权利要求6所述的微显示驱动芯片结构的制作工艺，其特征在于：包括以下步骤：
1)制备半导体衬底(1)，在半导体衬底(1)上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构(5)；
2)在半导体衬底(1)的单晶硅有源区(4)上依次制备栅介质层Ⅰ(211)和栅导体层Ⅰ(212)，在所述浅沟道隔离结构(5)上沉积多晶硅形成多晶硅有源区(6)；
3)LDD注入、两个主侧墙(22)形成和源漏离子注入；
4)在两个主侧墙(22)两侧的单晶硅有源区(4)上分别沉积金属硅化物形成源漏区Ⅰ(23)，在两个主侧墙(22)之间的栅导体层Ⅰ(212)上沉积金属硅化物形成盖帽(213)；
5)在步骤4)形成的芯片结构的上表面覆盖栅介质层Ⅱ(32)，在多晶硅有源区(6)上方的栅介质层Ⅱ(32)上沉积栅导体层Ⅱ(33)，源漏离子注入所述栅介质层Ⅱ(32)内形成所述源漏区Ⅱ(31)；
6)在步骤5)形成的芯片结构的上表面沉积介质层Ⅰ(7)，并进行化学机械研磨；
7)在介质层Ⅰ(7)内刻蚀与所述源漏区Ⅰ(23)和源漏区Ⅱ(31)相对的多个导通孔(8)，并在导通孔(8)内填充导电金属，对导通孔(8)上端的导电金属进行化学机械研磨，在导通孔(8)上端沉积金属层(9)。
9.一种如权利要求7所述的微显示驱动芯片结构的制作工艺，其特征在于：包括以下步骤：
1)制备半导体衬底(1)，在半导体衬底(1)上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构(5)；
2)在半导体衬底(1)的单晶硅有源区(4)上依次制备栅介质层Ⅰ(211)和栅导体层Ⅰ(212)；
3)LDD注入、两个主侧墙(22)形成和源漏离子注入；
4)在两个主侧墙(22)两侧的单晶硅有源区(4)上分别沉积金属硅化物形成源漏区Ⅰ(23)，在两个主侧墙(22)之间的栅导体层Ⅰ(212)上沉积金属硅化物形成盖帽(213)；
5)在步骤4)形成的芯片结构的上表面沉积介质层Ⅱ(10)，并进行化学机械研磨；
6)在介质层Ⅱ(10)上表面沉积多晶硅形成多晶硅有源区(6)，对多晶硅有源区(6)图形化；
7)在步骤6)形成的芯片结构上覆盖栅介质层Ⅱ(32)，在多晶硅有源区(6)上方的栅介质层Ⅱ(32)上沉积栅导体层Ⅱ(33)，源漏离子注入所述栅介质层Ⅱ(32)内形成所述源漏区Ⅱ(31)；
8)在步骤5)形成的芯片结构的上表面沉积介质层Ⅲ(11)，并进行化学机械研磨；
9)在介质层Ⅱ(10)和介质层Ⅲ(11)内刻蚀与所述源漏区Ⅰ(23)和源漏区Ⅱ(31)相对的多个导通孔(8)，并在导通孔(8)内填充导电金属，对导通孔(8)上端的导电金属进行化学机械研磨，在导通孔(8)上端沉积金属层(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110232728.7A CN113013163A (zh) | 2021-02-25 | 2021-02-25 | 一种微显示驱动芯片结构及其制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110232728.7A CN113013163A (zh) | 2021-02-25 | 2021-02-25 | 一种微显示驱动芯片结构及其制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113013163A true CN113013163A (zh) | 2021-06-22 |
Family
ID=76403059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110232728.7A Pending CN113013163A (zh) | 2021-02-25 | 2021-02-25 | 一种微显示驱动芯片结构及其制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013163A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096104A (ja) * | 2002-08-09 | 2004-03-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007134492A (ja) * | 2005-11-10 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN102867748A (zh) * | 2011-07-06 | 2013-01-09 | 中国科学院微电子研究所 | 一种晶体管及其制作方法和包括该晶体管的半导体芯片 |
| CN108807375A (zh) * | 2017-05-02 | 2018-11-13 | 乐金显示有限公司 | 微型显示装置和显示集成电路 |
| CN109074765A (zh) * | 2016-04-22 | 2018-12-21 | 索尼公司 | 显示装置与电子设备 |
-
2021
- 2021-02-25 CN CN202110232728.7A patent/CN113013163A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096104A (ja) * | 2002-08-09 | 2004-03-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007134492A (ja) * | 2005-11-10 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN102867748A (zh) * | 2011-07-06 | 2013-01-09 | 中国科学院微电子研究所 | 一种晶体管及其制作方法和包括该晶体管的半导体芯片 |
| CN109074765A (zh) * | 2016-04-22 | 2018-12-21 | 索尼公司 | 显示装置与电子设备 |
| CN108807375A (zh) * | 2017-05-02 | 2018-11-13 | 乐金显示有限公司 | 微型显示装置和显示集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7344360B2 (ja) | 表示装置 | |
| KR101987218B1 (ko) | 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 | |
| JP3958605B2 (ja) | 薄膜トランジスタを利用したアクティブマトリックス型表示装置及びその製造方法 | |
| US8212247B2 (en) | Organic light emitting display device and fabricating method thereof | |
| CN109300915A (zh) | 一种阵列基板、显示面板和显示装置 | |
| KR102528205B1 (ko) | 매립 채널 어레이 트랜지스터를 포함하는 극저온 반도체 소자 | |
| US20100182223A1 (en) | Organic light emitting display device | |
| CN102522410B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US20200411559A1 (en) | Array substrate, display panel and display device | |
| US5827753A (en) | Monolithic integration of driver circuits with LED array and methods of manufacture | |
| US10566401B2 (en) | Thin film transistor array substrate and preparing method therefor, and OLED display device | |
| CN104240633A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 | |
| WO2019128076A1 (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| US8288238B2 (en) | Method for fabricating a tunneling field-effect transistor | |
| TWI729612B (zh) | 主動矩陣led陣列前驅物 | |
| CN110752219B (zh) | 一种薄膜晶体管和显示面板 | |
| CN113113425A (zh) | 阵列基板及显示面板 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| WO2021175136A1 (zh) | 包括电容器的半导体装置及其制造方法及电子设备 | |
| US6737688B2 (en) | Method for manufacturing semiconductor device | |
| CN110265484B (zh) | 薄膜晶体管、阵列基板、显示装置 | |
| CN113013163A (zh) | 一种微显示驱动芯片结构及其制作工艺 | |
| CN112951824A (zh) | 一种微显示用组合驱动芯片结构及其制作工艺 | |
| CN115440804A (zh) | 晶体管及其制造方法 | |
| CN111933648A (zh) | 阵列基板及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |