CN1129955C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1129955C
CN1129955C CN98107732A CN98107732A CN1129955C CN 1129955 C CN1129955 C CN 1129955C CN 98107732 A CN98107732 A CN 98107732A CN 98107732 A CN98107732 A CN 98107732A CN 1129955 C CN1129955 C CN 1129955C
Authority
CN
China
Prior art keywords
semiconductor film
crystallization
metallic catalyst
film
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98107732A
Other languages
English (en)
Other versions
CN1195879A (zh
Inventor
山崎舜平
大谷久
大沼英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1195879A publication Critical patent/CN1195879A/zh
Application granted granted Critical
Publication of CN1129955C publication Critical patent/CN1129955C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

采用其中利用镍使非晶硅膜结晶化的结晶性硅膜，获得特性稳定的TFT。利用掩膜109在111、112区域加速注入磷离子。通过施加加热处理，使113区域存在的镍向111、112区域吸杂。之后，对掩膜109侧腐蚀，获得115的图形。利用此图形115除去111、112的区域，再对113的区域制图。这样获得除去镍元素的116区域。再以此116区域作为有源层制备TFT。

Description

半导体器件的制造方法
技术领域
本说明书公开的发明涉及薄膜晶体管及其制造方法。或者涉及采用薄膜晶体管构成的电路和器件。
背景技术
使用薄膜半导体的薄膜晶体管(以下称为TFT等)是公知的。这是在衬底上形成薄膜半导体、特别是硅半导体膜，采用此薄膜半导体构成的。
TFT用于各种集成电路，特别是用于有源矩阵型液晶显示装置。
有源矩阵型显示装置具有对于各个以矩阵状配置的象素电极作为开关元件配置TFT的构造。
而且，直至矩阵电路以外的周边驱动电路也由TFT构成(称为周边驱动电路一体型)也是公知的。
作为TFT的其他用途，可以列举各种集成电路和多层结构集成电路(立体型IC)。
作为在TFT使用的硅膜，使用由等离子体CVD法等汽相法成膜的非晶硅膜是简便的。此技术已经基本确立。
但是，使用非晶硅膜的TFT，与一般的半导体集成电路中使用的单晶硅半导体相比，其电气特性低得多。因此，现状是仅限于用于有源矩阵电路的开关元件的用途。
作为今后的技术趋势，要求有源矩阵电路和周边驱动电路、进而用于进行图象处理的电路和振荡电路等，在同一衬底上集成化构成。
对于提高使用非晶硅膜的TFT的特性而言，不采用非晶硅膜，只要采用结晶硅膜就行。
单晶硅以外，有结晶性的硅膜称作多晶硅(polysilicon)、微晶硅等。
为了获得具有这种结晶性的硅膜，首先形成非晶硅膜，然后通过加热(热退火)进行结晶化就行。此方法由于一边保持固体状态一边使非晶状态变化成结晶状态，所以称为固相生长法。
但是，在硅的固相生长中，必须在600℃以上的温度进行20小时的加热，存在作为衬底难以使用廉价的玻璃衬底的问题。
例如，有源型液晶显示装置中使用的康宁7059玻璃，其玻璃形变点是593℃，考虑衬底大面积化的情况，在600℃以上进行长时间的热退火就存在问题。
而且，为了进行结晶化的热处理时间要花费20小时以上，因此生产率上存在问题。
对于这些问题，本发明人开发了以下公开的技术。这些是，在非晶硅膜表面上堆积微量的镍或钯等中的一种金属元素，然后加热，在550℃进行4小时处理时间的结晶化。(特开平6-244103)
当然，如果在600℃进行4小时的热退火，则可获得结晶性更好的硅膜。
根据此技术，可以在廉价玻璃衬底上获得生产率高而且具有大面积的结晶硅膜。
为了引入上述微量的金属元素(促进结晶化的金属元素)，其中有通过溅射法堆积金属元素或者其化合物的被膜的方法(特开平6-244104)，通过象旋涂法形成金属元素或者其化合物的被膜的方法(特开平7-130652)，通过热分解、等离子体分解等方法分解含有金属元素的气体、形成被膜的方法(特开平7-335548)。
而且，针对特定部分选择地进行金属元素的引入，之后，通过加热，可以从金属元素的引入部分向周围使结晶生长扩展(横向生长法或者横生长法)。由这种方法获得的结晶硅在结晶结构上具有方向性，随方向性呈现极佳的特性。
采用如上所述的某种金属元素(例如镍)的结晶性硅膜的制造方法，是非常优异的。但是，使用此结晶性硅膜制造TFT时，可知存在元件特性偏差、可靠性较差的问题。
发明内容
本说明书公开的发明，其目的在于提供一种制造TFT的技术，在使用利用金属元素获得的结晶性硅膜、制造TFT的情况下，可使元件特性偏差小。
本说明书公开的发明之一，
如图1和图2所示制备工序的一例，其特征在于包括以下工序：
采用促进硅结晶化的金属元素，在绝缘表面上形成结晶性硅膜107(图1(A)和(B))；
在所述结晶性硅膜上形成掩膜109(图1(C))；
利用所述掩膜，在结晶性硅膜的特定区域111、112对所述金属元素吸杂(图2(E))；
利用所述掩膜109(进行侧腐蚀形成115)形成元件有源层116(图2(H))。
另一发明的构成，其特征在于包括以下工序：
采用促进硅结晶化的金属元素，在绝缘表面上形成结晶性硅膜；
在所述结晶性硅膜上形成掩膜；
利用所述掩膜，对所述结晶性硅膜选择地掺杂选自氮、磷、砷、锑、铋中的元素；
进行加热处理，在所述进行掺杂的区域对所述金属元素进行吸杂；
利用所述掩膜除去所述进行掺杂的区域。
在上述构成中，作为掺杂剂最有效的是磷。
另一发明的构成，其特征在于包括以下工序：
采用促进硅结晶化的金属元素，在绝缘表面上形成结晶性硅膜；
在所述结晶性硅膜上形成掩膜；
利用所述掩膜，对所述结晶性硅膜选择地掺杂选自氮、磷、砷、锑、铋中的元素；
进行加热处理，在所述掺杂区域对所述金属元素进行吸杂；
采用进行吸杂的区域，利用所述掩膜形成元件有源层。
另一发明的构成，如图1和图2中所示的具体制备工序例，其特征在于包括：
采用促进硅结晶化的金属元素，在绝缘表面上形成结晶性硅膜107(图1(A)和(B))；
在所述结晶性硅膜107上形成掩膜109(图1(C))；
利用所述掩膜109，对所述结晶性硅膜选择地掺杂选自氮、磷、砷、锑、铋中的元素(此时是磷)(图1(D))；
进行加热处理，在所述进行掺杂的区域111、112对所述金属元素进行吸杂(图2(E))；
利用所述掩膜113，对进行吸杂的区域中的与所述进行掺杂的区域相邻的区域进行自对准式的腐蚀(图2(H))。
上述工序中，其特征在于，利用掩膜109进行磷的掺杂，再通过对掩膜109进行侧腐蚀(如115所示)，获得如116所示的图形。
通过这样的工序，可以除去与113的111、112邻接的区域，可以抑制镍元素对116的区域的影响。
在本说明书公开的发明中，作为促进硅的结晶化的金属元素，最好采用Ni，并且可以利用选自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au中的一种或者多种元素。
而且，可以利用由SixGe1-x(0＜x＜1)表示的化合物膜代替结晶性硅膜。
此时，初始膜的非晶硅膜也可以是由SixGe1-x(0＜x＜1)表示的化合物膜。
附图说明
图1是TFT的制备工序图。
图2是TFT的制备工序图。
图3是TFT的制备工序图。
图4是进行磷掺杂的区域和不进行磷掺杂的区域中的镍元素浓度图。
图5是TFT的制备工序图。
图6是获得结晶性硅膜的工序图。
图7是在同一衬底上制备PTFT和NTFT的工序图。
图8是在同一衬底上制备PTFT和NTFT的工序图。
图9是在同一衬底上制备PTFT和NTFT的工序图。
图10是底栅型TFT的制备工序图。
图11是底栅型TFT的制备工序图。
图12是利用发明的装置的概略构成图。
图13是TFT的一部分制备工序图。
具体实施方式
(实施例1)
图1～图3展示了本实施例的制备工序。首先如图1(A)所示，利用等离子体CVD法或者溅射法，在玻璃衬底101上形成厚300nm的氧化硅膜作为基底膜102。
然后，利用减压热CVD法形成50nm厚的非晶硅膜103。非晶硅膜的厚度可在20～10nm的范围内选择。
除了非晶硅膜之外，也可以使用由SixGe1-x(0＜x＜1)表示的含硅化合物。
再利用等离子体CVD法形成120nm厚的图中未示出的氧化硅膜。通过对此氧化硅膜制图，形成如104所示的掩膜。
在此掩膜上形成105所示的槽状开口。此开口105从图面的前侧向深度方向具有纵向的细长形状(图1(A))。
然后，采用旋涂器涂敷含浓度为10ppm(重量换算)的镍的乙酸镍溶液，除去多余的溶液。
这样，获得如图1(A)的106所示的镍元素与样品表面保持接触的状态。
在图1(A)的状态下，在开口105的区域中，成为镍元素选择地与非晶硅膜103表面保持接触的状态。
作为镍的导入法，有等离子体CVD法、溅射法、从含镍电极放电的等离子体处理、气体吸附法、离子注入法等方法。
然后在600℃的氮气气氛中进行4小时的加热处理。在此工序中，镍元素从设置开口105的区域向非晶硅膜中扩散，由此如箭头106所示发生结晶化。
可看出此结晶化沿衬底平行的方向进行的尤为特别(图1(B))。
这样，获得如106所示的朝衬底平行方向进行结晶生长的结晶硅膜107。
用于上述结晶化的加热条件，可以做550℃～700℃的范围内选择。使用镍元素的情况，提高加热温度，效果并不能相应提高。
结晶化结束后除去氧化硅膜制成的掩膜104。然后提高照射红外线光，对硅膜进行退火。在此工序中，可减少发生结晶化的区域中的缺陷、提高结晶化。
而且，除了红外线也可以照射紫外区域的准分子激光。照射激光可促进膜中的非平衡状态，具有使镍元素易于运动的作用。当然，这具有促进结晶化的作用。
然后通过等离子体CVD法形成图中未示出的氧化硅膜和氮化硅膜。膜厚分别是200nm。
然后，如图1(C)所示，形成光刻胶掩膜108，采用干腐蚀法对在先成膜的氧化硅膜和氮化硅膜进行制图。
这样获得氧化硅膜图形109和氮化硅膜图形110层叠的状态。此层叠图形是在107所示的进行生长的区域上形成的(图1(C))。
然后如图1(D)所示，在暴露的硅膜表面进行磷的掺杂。由此，采用等离子体掺杂法，在111和112的区域加速注入磷离子。
以上展示了利用加速注入磷离子的方法进行掺杂的例子，但是作为掺杂方法也可以采用以下的其它方法。
(1)形成含磷的膜，进行激光退火和加热处理。
(2)通过涂敷形成PSG膜的溶液，形成含成膜磷的膜，进行激光退火和加热处理。
(3)在含磷的气氛中进行激光退火。
然后进行加热处理。在氮气氛中以600℃、2小时的条件进行此加热处理。此加热处理可在400℃～衬底形变点的范围内选择。一般在400℃～650℃的范围内选择为好。
在此加热处理中，如图2(E)的114所示，镍元素从113的区域向111、112的区域移动。亦即，存在于113的镍元素向111和112的区域吸杂。
观察到的现象是基于以下原因：
(1)在111和112的区域选择地掺杂的磷容易与镍结合。
(2)111和112的区域在掺杂时受到损伤，高密度地形成俘获镍的缺陷。因此，在此区域镍元素易于移动。
磷和镍具有表示为Ni3P、Ni5P2、Ni2P、Ni3P2、Ni2P3、NiP2、NiP3的多种结合状态，而且这些状态非常稳定(至少在700℃以下的温度气氛中是稳定的)。因此，形成从113的区域向111和112的区域镍的单方向移动。
经过图2(E)所示工序，在113的区域与111和112的区域中镍元素浓度形成数倍的差异。
如图4所示，展示了通过SlMS(二次离子分析方法)，在与本实施例相同条件下处理的样品中，对掺杂磷的区域(相当于图2(E)的111区域)和未掺杂区域(相当于图2(E)的113区域)测试其中镍元素的残留浓度的结果。
图4(A)所示的测试曲线，展示了磷离子加速注入的区域中的镍元素浓度。图4(B)所示的测试曲线，展示了未加速注入磷离子的区域中的镍元素浓度。
而且，在磷离子注入和之后不进行加热处理的情形，证实2个区域中未观察到浓度有特别不同。
图2(E)所示的工序结束后，如图2(F)所示，以氮化硅膜的图形110作为掩膜，对氧化硅膜的图形109进行各向同性的腐蚀。亦即对氧化硅膜109进行侧腐蚀。
这样，获得周围被侧腐蚀的氧化硅膜的图形115(图2(F))。
然后，除去氮化硅膜的图形110(图2(G))。
然后，如图2(H)中所示的那样，以氧化硅膜的图形115作为掩膜，除去暴露的硅膜。这样，获得由图1(B)的106所示的进行结晶生长的区域构成的结晶硅膜的图形116。
利用进行镍的吸杂的区域113形成此硅膜的图形116。此硅膜的图形116以后成为TFT的有源层。
在此图形116的形成中，通过采用图2(F)～(G)所示工序，使在111和112区域高浓度存在的镍元素向最终残留的116图形中的蔓延得以抑制。
亦即，以图2(F)的工序，使被侧腐蚀的氧化硅膜115的腐蚀区域部分成为余量系数，防止在111和112区域存在的镍元素进入116的图形。
图2(H)所示工序结束后，除去氧化硅膜的图形115。通过等离子体CVD法形成厚100nm的氧化硅膜117，覆盖硅膜的图形116(图2(I))。
然后形成图中未示出的铝膜，再使用光刻胶掩膜119形成铝膜的图形118(图2(I))。
然后通过阳极氧化法，形成厚500nm的多孔质的阳极氧化膜120(氧化铝膜)。此时，利用存在光刻胶掩膜119的关系，多孔质的阳极氧化膜120在图形侧面形成(图3(J))。
为了形成多孔质阳极氧化膜120，作为电解液使用含3％乙二酸的水溶液。
然后除去光刻胶掩膜119，再次进行阳极氧化。此工序中，作为电解液使用的是用氨水中和含3％酒石酸的乙二醇溶液。
在此工序中，形成121所示的具有致密膜质的阳极氧化膜。此具有致密膜质的阳极氧化膜121的膜厚是80nm。
在此工序中，由于电解液浸入多孔质的阳极氧化膜120的内部的关系，所以在铝图形122的周围表面形成阳极氧化膜121(图3(J))。
而且，残存的铝图形122成为栅电极。
这样，获得图3(J)所示的状态。然后通过干腐蚀法除去露出的氧化硅膜117。
经过这些工序，获得残存的氧化硅膜123。这样获得图3(K)所示的状态。
然后除去多孔质的阳极氧化膜120。
进行磷掺杂。这里，为了制备NTFT(N沟道型的TFT)而进行磷掺杂(图3(L))。
这里，作为磷掺杂方法使用等离子体掺杂。
如果制备PTFT(P沟道型TFT)，则可进行硼掺杂。
当进行磷掺杂时，对有源层的图形116进行选择地掺杂磷。
在此工序中，以自对准的方式形成源区11、低浓度杂质区12、沟道区13、低浓度杂质区14、漏区15(图3(L))。
这里，由于以下原因12和14的区域成为低浓度杂质区。(所谓低浓度，是指与源区和漏区相比决定沟道型的杂质浓度低)
在12和14的区域上残存有氧化硅膜123。因此，在12和14的区域加速注入的磷离子的一部分被氧化硅膜123遮蔽。结果，与11和15的区域相比，在12和14的区域磷掺杂浓度更低。
而且，13的区域成为沟道区。这样栅电极122及其周围的阳极氧化膜121成为掩膜，所以不会进行磷掺杂。
在忽略离子蔓延和电场扩散的情况下，利用阳极氧化膜121的膜厚部分，形成与沟道区邻接的偏置栅区域(起与低浓度杂质区同样的高电阻区域的作用)。
但是，本实施例中，阳极氧化膜121的膜厚薄至80nm，在考虑掺杂时的磷离子蔓延等的情况下，可以忽略其存在。
然后，通过等离子体CVD法形成氧化硅膜16作为层间绝缘膜，再通过等离子体CVD法形成氮化硅膜17(图3(M))。
之后形成聚酰亚胺树脂膜124。利用树脂膜时可使其表面平坦化。除聚酰亚胺之外，还可利用聚酰胺、氨基聚酰亚胺、丙稀酸树脂、环氧树脂等。
然后形成接触用开口，形成源电极125和漏电极126。
这样，完成图3(M)所示的薄膜晶体管。
(实施例2)
本实施例是关于图1～图3所示制备工序的改进。
图5展示了本实施例的制备工序。
首先，根据图1(A)和(B)所示的制备工序，在玻璃衬底501上获得至少一部分结晶化的结晶性硅膜503。这里，502是基底的氧化硅膜(图5(A))。
然后形成图中未示出的氧化硅膜。并且，如图5(B)所示利用光刻胶掩膜504对此氧化硅膜制图，获得505所示的图形(图5(A))。
再利用等离子体法加速注入磷离子。在图5(B)的506和507所示的区域加速注入磷离子。而且，在500的区域不加速注入磷离子。
然后如图5(C)所示，利用光刻胶掩膜504，对氧化硅膜图形505的侧面如508所示地进行腐蚀(侧腐蚀)。
之后，除去光刻胶掩膜504。
这样，如图5(D)所示地进行加热处理。此加热处理在氮气氛中、600℃下进行2小时。
在此工序中，镍元素从500的区域向506和507的区域移动。亦即，500区域含有的镍元素向506和507的区域吸杂。
图5(D)所示加热处理工序结束后，如图5(E)所示，以氧化硅膜图形509作为掩膜对硅膜制图。
在此工序中，完全去除506和507的区域，再去除500区域与506和507区域邻接的区域(在先(C)工序中与侧腐蚀的区域对应)。
这样，可以抑制镍元素向最终作为元件有源区使用的区域蔓延。
获得图5(E)所示状态，去除氧化硅膜图形509，获得510所示的硅膜图形。这样制备以硅膜图形510作为有源层的TFT。
(实施例3)
本实施例展示了利用与实施例1所示向与衬底平行方向结晶生长不同的方法进行结晶化的例子。本实施例中还展示了利用镍获得结晶性硅膜的方法。
本实施例所示的，不是通过如实施例1所示的选择地导入镍元素，向与衬底平行方向结晶生长的方法，而是关于通过在非晶硅膜全面导入镍元素，使其全面一样地结晶化的方法。
图6展示了本实施例的制备工序。首先在玻璃衬底601上形成氧化硅膜602作为底膜。然后通过减压热CVD法或者等离子体CVD法形成非晶硅膜603。这样获得如图6(A)所示状态。
然后，在非晶硅膜603的全面涂敷乙酸镍溶液。此时，采用旋涂器吹掉多余的溶液。
涂敷溶液前最好在非晶硅膜603表面预先形成极薄的氧化膜。通过这样，可使硅膜表面的浸润性(亲水性)良好，可以抑制溶液不沾。氧化膜的形成方法可以是通过在氧气氛中照射UV光、用臭氧水的处理等进行。
这样，如图6(B)的604所示，获得镍元素在非晶硅膜603表面保持接触的状态。
然后通过施加加热处理，获得结晶性硅膜604(图6(C))。
此加热处理可以在氮气氛中、600℃、4小时的条件下进行。
在此加热处理工序中，不是获得图1所示的向特定方向的结晶生长，而是获得膜整体同样的结晶生长状态。
此制备工序与图1所示制备工序比较具有简便的特征。但是，在制备TFT时，利用图1所示的横向生长法可以获得高的性能。
(实施例4)
本实施例展示了同时制备PTFT和NTFT的工序。而且，其构成是在来自有源层的镍元素的吸杂基础上，再一次进行从沟道和低浓度杂质区向源和漏区的镍元素吸杂。
图7～图9展示了本实施例的制备工序。
首先，如图7(A)所示，在玻璃衬底701上形成底膜702，再通过图1和图6所示方法，获得结晶性硅膜(或者一部分结晶化的硅膜)703。
然后层叠图中未示出的氧化硅膜和氮化硅膜，利用光刻胶掩膜707、709对其制图。
这样，获得氧化硅膜图形704和氮化硅膜图形706构成的层叠膜图形。同样，获得氧化硅膜图形705和氮化硅膜图形708构成的层叠膜图形。
这样，获得图7(A)所示状态。
然后，除去光刻胶掩膜707和708，如图7(B)所示，通过等离子体掺杂法进行磷离子掺杂。
在此工序中，在710、711、712的区域进行磷的掺杂。
之后，通过施加加热处理，使镍元素在710、711、712的区域吸杂。
然后，如图7(C)所示，利用氮化硅膜图形706对氧化硅膜图形704的侧面进行侧腐蚀。这样，获得如715所示的被侧腐蚀的氧化硅膜图形713。
同样，获得被侧腐蚀的氧化硅膜图形714。
然后利用氧化硅膜图形713和714，除去露出区域的硅膜(图7(D))。
这里获得的硅膜图形716和717，由镍元素向710、711、712的区域吸杂、镍元素浓度降低的区域构成。
然后通过等离子体CVD法形成起栅绝缘膜作用的氧化硅膜718。再形成铝膜，通过使用光刻胶掩膜71、72对其制图，获得铝图形719、720。
这样获得图7(E)所示状态。
然后如图8(F)所示，利用阳极氧化法形成多孔质的阳极氧化膜721、724。
之后除去光刻胶掩膜71、72，形成绝缘致密膜质的阳极氧化膜723、726。在此状态确定栅电极722、725。
获得图8(F)状态后，进行图8(G)所示的磷掺杂。此掺杂是为了在被掺杂区域再次吸杂而进行的。
之后，在400℃进行1小时的加热处理。在此工序中，731区域残留的镍元素向727和728的区域吸杂。而且732区域残留的镍元素向729和730的区域吸杂。
这样，731和732区域再次进行彻底的吸杂。亦即，从731和732区域彻底进行镍元素的除去(图8(H))。
此加热处理重要的是以栅电极722、725的耐受条件(主要是温度上限)来进行。
作为栅电极，在利用硅或硅化物的情形，可以在玻璃衬底耐受的温度进行处理。此时，可以获得更高的吸杂效果。
727、728、729、730的区域最终成为源和漏区，即使镍元素浓度多少有些高也对TFT的工作基本无影响。
与此相反，731和732的区域是形成沟道和低浓度杂质区的区域，对镍元素的存在敏感。
亦即，沟道区是在从栅电极施加的电压的作用下载流子密度变化的区域，如果存在成为阱的金属元素，则对工作有不利影响。
而且，由于低浓度杂质区、特别是漏侧的低浓度杂质区，具有缓和沟道区与漏区之间施加的强电场的功能，所以可施加比较强的电场。
半导体中的镍元素起载流子的俘获能级的作用。
而且，如果在施加较强电场的区域存在俘获能级，则产生通过此能级的载流子的移动，半导体特性的变化。
因此，上述低浓度杂质区残留镍元素是导致漏电流的发生和耐压降低问题的主要原因。
经图8(H)所示的加热的吸杂工序结束后，腐蚀掉露出的氧化硅膜718(图8(I))。
在此状态获得733、734所示的残留的氧化硅膜。
再除去多孔质的阳极氧化膜721、724(图8(I))。
在图8(I)所示的状态下进行再次磷掺杂。
在此工序中，在735的区域进行高浓度掺杂，在736的区域进行低浓度掺杂，在737的区域不进行掺杂，在738的区域进行低浓度掺杂，在739的区域进行高浓度掺杂。
以自对准方式同时形成NTFT的漏区740、低浓度杂质区741、沟道区742、低浓度杂质区743、源区744。
然后在NTFT的上部形成光刻胶掩膜745，此次通过等离子体掺杂法进行硼掺杂。
通过进行此次掺杂，在先掺杂磷的区域导电类型转换，成为P型。
这样，如图8(J)所示，以自对准方式形成PTFT的源区745、低浓度杂质区746、沟道区747、低浓度杂质区748、漏区749。
然后，如图9(K)所示，作为绝缘膜，形成氧化硅膜750、氮化硅膜751、树脂膜752。
然后进行接触孔的形成，形成PTFT的源电极753、漏电极754。而且，形成NTFT的源电极756、漏电极755。
这样，如图9(L)中所示的那样可以在同一衬底上以同一工序制备NTFT和PTFT。
本实施例中，进行来自构成TFT的有源层的镍的吸杂(图7(C))、再进行来自沟道区和低浓度杂质区的镍的吸杂(图8(H)的工序)，彻底排除了镍元素对TFT的元件特性的影响。
通过这样，可以获得具有高性能和高可靠性的元件。这对构成集成电路是重要的。
(实施例5)
本实施例的构成是通过与图1所示制备工序不同的方法获得结晶性硅膜。
本实施例所示构成是利用本发明人已申请的特愿平8-335152所记载的技术。
利用图1说明制备工序的概略。这里，作为衬底101使用石英衬底代替玻璃衬底。这是由于以后在900℃以上这样的玻璃衬底不能承受的高温下的加热处理是必要的缘故。
首先，在石英衬底101上形成氧化硅膜102作为底膜。而且，石英衬底可以获得良好的平坦性，所以此时也可不形成底膜。
然后，通过减压热CVD法形成厚50nm的非晶硅膜。再形成氧化硅膜构成的掩膜104(图1(A))。
这样，涂敷乙酸镍溶液，获得镍元素与表面保持接触的状态(图1(A))。
在氮气氛中600℃下进行4小时加热处理，进行图1(B)所示的结晶化。
然后除去掩膜104，再次进行加热处理。此加热处理在含有3体积％的HCl的氧气氛中950℃温度下进行30分钟。此工序的结果是形成30nm厚的热氧化膜，硅膜膜厚从50nm减至35nm。
此工序是本实施例的特征。在此工序中，以气氛中的氯化镍的形式从膜的整体除去镍元素。
在热氧化膜的形成中，随着与膜中晶格间硅原子不稳定结合的硅原子的消耗，明显地提高了膜的结晶性。
上述热处理结束后，除去形成热氧化膜。之后根据图1(C)以下的工序制备TFT。
本实施例中，由于热氧化膜形成工序的效果至少在900℃以上才能获得，所以作为衬底必须使用石英衬底或陶瓷衬底。然而可以获得非常高性能的元件。
本实施例中，通过进行热氧化膜形成工序所得效果，和之后如实施例1所示镍的吸杂效果相迭加，可使元件特性进一步稳定。
本实施例所示制备工序可以利用图6所示制备工序。
(实施例6)
本实施例展示了制备底栅型(逆交错型)TFT的情况。
首先如图10(A)所示在玻璃衬底1001上形成氧化硅膜1002作为底膜。这样，采用硅化物材料形成栅电极1003。
再形成覆盖栅电极1003、起栅绝缘膜作用的氧化硅膜1000。
然后通过图1和图6的方法获得结晶性硅膜1004。由此获得图10(A)所示状态。
然后利用光刻胶掩膜1007，获得氧化硅膜图形1005和氮化硅膜图形1006(图10(B))。
进行磷掺杂。结果，在1008和1009的区域加速注入磷离子。而且，在1010的区域不注入磷离子。
然后如图10(C)所示，进行加热处理。在此工序中，在1010区域存在的镍元素向1008、1009区域吸杂。
然后利用氮化硅膜图形1006对氧化硅膜图形1005侧腐蚀，形成1011的图形(图10(D))。
然后除去氮化硅膜1006，再利用氧化硅膜图形1011对硅膜1010区域制图。这样，获得图11(E)所示的结晶性硅膜构成的1012图形。
然后如图11(F)所示配置氮化硅膜构成的掩膜1013，通过等离子体掺杂法进行磷掺杂。
掺杂结束后照射激光，进行掺杂剂的激活和被掺杂区域的退火。
在此工序中形成源区1014、沟道区1015、漏区1016。
然后如图11(G)所示形成氧化硅膜1017、树脂膜1018。
这样，形成接触孔，形成源电极1019、漏电极1020。由此获得底栅型TFT。
(实施例7)
本实施例是在图7～图9的TFT制备工序中，采用掺杂硅或者硅化物作为栅电极的例子。
此时，在图8(C)所示工序中，由于可以施加600℃这样的温度，所以可进一步提高吸杂效果。
(实施例8)
本实施例展示了利用本说明书公开的发明的装置概略。图12中展示了各装置的概要。
如图12(A)所示，是便携式信息处理终端，具有利用电话线路通信的功能。
此电子装置在本体2001内部装备有利用薄膜晶体管发集成电路2006。这样，装备有有源矩阵型液晶显示器2005、图象摄取部2002以及操作开关2004。
如图12(B)所示，是称为头带式显示器的电子装置。此装置利用皮带2103在头上安装本体2120，具有似乎是在眼前显示图象的功能。利用与左右眼对应的液晶显示装置2102产生图象。
这种电子装置为了小型轻量化利用其中使用薄膜晶体管的电路。
如图12(C)所示，具有根据来自人造卫星的信号显示地图信息和各种信息的功能。由天线2204接收来自卫星的信息，在本体2201内部装备的电子电路中处理，由液晶显示装置2202显示必要的信息。
利用操作开关2203进行此装置的操作。为了使整体构成小型化这种装置中也利用其中使用薄膜晶体管的电路。
如图12(D)所示，是移动电话。此电子装置在本体2301上装备有天线2306、声音输出部2302、液晶显示部2304、操作开关2305、声音输入部2303。
图12(E)所示电子装置，是称为摄象机的便携式摄象装置。此电子装置具有通过开闭部件安装在本体2401上的液晶显示器2402、安装在开闭部件上的操作开关2404。
而且，在本体2401上装备有图象摄象部2406、集成电路2407、声音输入部2403、操作开关2404、电池2405。
如图12(F)所示的电子装置是投影式液晶显示装置。此装置在本体2501上装备有光源2502、液晶显示装置2503、光学***2504，具有在屏幕2505上投影图象的功能。
而且，作为以上所示的电子装置中的液晶显示装置，均可利用透射型或者反射型中的任一种。从显示特性来说透射型有利，在追求低耗电能和小型轻量化时，反射型有利。
作为显示装置，可以利用有源矩阵型EL显示器和等离子体显示器等的平面显示器。
(实施例9)
本实施例展示了采用利用金属元素获得的结晶性硅膜、获得该金属元素被吸杂的(除去的)图形的其它工序。
图13展示了本实施例的制备工序。首先如图13(A)所示在玻璃衬底1301上形成底膜1302，再利用镍元素形成结晶性硅膜1303。
然后形成氧化硅膜1302构成的掩膜。这样，进行磷掺杂。由此工序在1303、1305区域进行磷掺杂。而且，在1304区域不进行磷掺杂(图13(B))。
在图13(B)状态进行热处理，在1304区域存在的镍元素向1303、1305区域吸杂。
然后，利用氧化硅膜构成的掩膜1302除去1303、1305区域(图13(C))。
然后，利用氧化硅膜构成的掩膜1302对1306区域侧腐蚀。这样获得结晶性硅膜构成的1307所示的图形(图13(D))。
然后除去氧化硅膜构成的掩膜1302，获得图13(E)所示状态。之后，利用结晶性硅膜构成的图形1307制备TFT。
(实施例10)
本实施例中，在图2所示工序，在进行氧化硅膜图形109的侧腐蚀之前，利用该图形除去111、112区域，之后进行图形109的侧腐蚀，再腐蚀露出的113区域的周边部。
通过这样，虽然工序复杂，但是可以彻底地抑制腐蚀111和112区域时飞散的镍向最终残存的116区域蔓延。
通过利用本说明书公开的发明，可以提供在采用利用金属元素获得的结晶性硅膜获得TFT的情形中，获得元件特性偏差少的TFT的技术。

Claims (25)

1.一种制造半导体器件的方法，其特征在于，它包括下列工序：
在覆盖住衬底的绝缘表面上形成非晶硅半导体膜；
往所述非晶硅半导体膜加入起晶化促进作用的金属催化剂；
加热所述非晶硅半导体膜和所述金属催化剂使所述非晶硅半导体膜晶化，其中所述金属催化剂在晶化过程中扩散入所述半导体膜中；
只往晶化后半导体膜的第一部分中加入吸气剂；
加热晶化后的半导体膜和吸气剂以除去包含在半导体膜毗邻所述第一部分的第二部分中的金属催化剂；和
除去至少所述第一部分，以在所述第二部分中形成半导体器件的有源区。
2.如权利要求1所述的方法，其特征在于，所述半导体器件为电致发光显示器。
3.如权利要求1所述的方法，其特征在于，所述半导体器件为下列诸设施的其中之一：便携式信息处理终端，戴在头上的显示器，汽车导航***，手提电话机，电视录像机和投影机。
4.一种制造半导体器件的方法，其特征在于，它包括下列工序：
在覆盖衬底的绝缘表面上形成半导体膜，其中所述半导体膜具有彼此相毗邻的至少第一区域和第二区域；
往所述半导体膜中加入起晶化促进作用的金属催化剂；
加热所述半导体膜和所述金属催化剂，使所述半导体膜晶化，其中所述金属催化剂在晶化过程中扩散入所述半导体膜中；
用掩模只覆盖半导体膜的所述第一区域；
用所述掩模只往晶化后半导体膜的所述第二区域中加入一种元素；
加热所述晶化后的半导体膜，使包含在第一区域中的金属催化剂为所述第二区域所吸收；和
在所述第一区域中形成半导体器件的有源区。
5.如权利要求4所述的方法，其特征在于，所述金属催化剂选自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的物质组。
6.如权利要求4所述的方法，其特征在于，所述半导体膜选自由硅和SixGe1-x表示的化合物组成的物质组的材料。
7.如权利要求4所述的方法，其特征在于，所述元素选自由氮、磷、砷、锑和铋组成的物质组。
8.如权利要求4所述的方法，其特征在于，所述元素用离子掺杂法加入。
9.如权利要求4所述的方法，其特征在于，所述元素是通过在晶化过的半导体膜上形成其中含所述元素的薄膜并将两者加热而加入的。
10.如权利要求4所述的方法，其特征在于，所述半导体器件为电致发光显示器。
11.如权利要求4所述的方法，其特征在于，所述半导体器件为下列诸设施的其中之一：便携式信息处理终端，戴在头上的显示器，汽车导航***，手提电话机，电视录像机和投影机。
12.一种制造半导体器件的方法，其特征在于，它包括下列工序：
在覆盖住衬底的绝缘表面上形成半导体膜，其中所述半导体膜具有至少彼此相互毗邻的第一区域和第二区域；
往所述半导体膜中加入起晶化促进作用的金属催化剂；
加热所述半导体膜和所述金属催化剂，使所述半导体膜晶化，其中所述金属催化剂在晶化过程中扩散入所述半导体膜中；
用掩模覆盖半导体膜的所述第一区域；
用所述掩膜只往晶化后半导体膜的所述第二区域中加入一种元素；
加热晶化后的半导体膜，使包含在所述第一区域中的金属催化剂为所述第二区域所吸收；
主要在水平方向减小所述掩膜的大小；和
用减小了的所述掩模除去半导体膜的一部分以形成所述半导体器件的有源区。
13.如权利要求12所述的方法，其特征在于，所述金属催化剂选自由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的物质组。
14.如权利要求12所述的方法，其特征在于，所述半导体膜包括选自由硅和SixGe1-x表示的化合物组成的物质组的材料。
15.如权利要求12所述的方法，其特征在于，所述元素选自由氮、磷、砷、锑和铋组成的物质组。
16.如权利要求12所述的方法，其特征在于，所述元素用离子掺杂法加入。
17.如权利要求12所述的方法，其特征在于，所述元素通过在晶化后的半导体膜上形成含所述元素的薄膜并将两者加热而加入。
18.如权利要求12所述的方法，其特征在于，所述半导体器件为电致发光显示器。
19.如权利要求12所述的方法，其特征在于，所述半导体器件为下列诸设施的其中之一：便携式信息处理终端，戴在头上的显示器，汽车导航***，手提电话机，电视录像机和投影机。
20.一种制造装有至少第一和第二互补薄膜晶体管的半导体器件的方法，其特征在于，它包括下列工序：
在覆盖住衬底的绝缘表面上形成半导体膜，其中所述半导体膜中包括至少第一和第二区域，所述互补薄膜晶体管的有源层即分别在所述至少两区域中形成；
往所述半导体膜加入起晶化促进作用的金属催化剂；
加热所述半导体膜和所述金属催化剂，使所述半导体膜晶化，其中所述金属催化剂在晶化的过程中扩散入所述半导体膜中；
用掩膜掩蔽半导体膜的至少所述第一和第二区域；
用所述掩模往晶化后半导体膜经选择的部分中加入一种元素；
加热晶化后的半导体膜，使包含在第一和第二区域中的金属催化剂为所选择的所述部分所吸收；
第二加热工序之后通过腐蚀使晶化后半导体膜形成布线图形，其中所述第一和第二有源层位于所述第一和第二区域中；
往所述第一和第二有源层中加入磷，从而分别在所述两有源层中形成一对n型区；和
往所述第一或第二有源层中加入P型杂质，从而只将所述第一或第二有源层中所述n型区的导电类型转换成P型。
21.如权利要求20所述的方法，其特征在于，所述金属催化剂选自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的物质组。
22.如权利要求20所述的方法，其特征在于，所述半导体膜包括选自硅和SixGe1-x表示的化合物组成的物质组的材料。
23.如权利要求20所述的方法，其特征在于，所述元素选自氮、磷、砷、锑和铋组成的物质组。
24.如权利要求20所述的方法，其特征在于，所述半导体器件为电致发光显示器。
25.如权利要求20所述的方法，其特征在于，所述半导体器件为下列诸设施的其中之一：便携式信息处理终端，戴在头上显示器，汽车导航***，手提电话机，电视录像机和投影机。
CN98107732A 1997-02-26 1998-02-26 半导体器件的制造方法 Expired - Fee Related CN1129955C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP05831797A JP3844552B2 (ja) 1997-02-26 1997-02-26 半導体装置の作製方法
JP58317/1997 1997-02-26
JP58317/97 1997-02-26

Publications (2)

Publication Number Publication Date
CN1195879A CN1195879A (zh) 1998-10-14
CN1129955C true CN1129955C (zh) 2003-12-03

Family

ID=13080900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98107732A Expired - Fee Related CN1129955C (zh) 1997-02-26 1998-02-26 半导体器件的制造方法

Country Status (6)

Country Link
US (2) US6197626B1 (zh)
EP (1) EP0862201A3 (zh)
JP (1) JP3844552B2 (zh)
KR (2) KR100544040B1 (zh)
CN (1) CN1129955C (zh)
TW (1) TW430868B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834224A (zh) * 2010-03-26 2010-09-15 浙江大学 一种用于太阳电池制造的硅片快速热处理磷扩散吸杂工艺

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
FR2787634B1 (fr) * 1998-12-18 2003-09-12 Thomson Csf Procede de realisation de transistors cmos et dispositifs associes
JP3414662B2 (ja) 1999-01-19 2003-06-09 株式会社半導体エネルギー研究所 Ｓｒａｍセル及びその製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
KR20020076625A (ko) * 2001-03-29 2002-10-11 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW497151B (en) * 2001-09-21 2002-08-01 Mosel Vitelic Inc Method for producing semiconductor with increased threshold voltage uniformity of transistor
KR100796758B1 (ko) 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
JP2003163221A (ja) 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100418217B1 (ko) * 2001-12-27 2004-02-14 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터 제조방법
KR100470021B1 (ko) * 2001-12-28 2005-02-04 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법과 박막트랜지스터 제조방법
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100488959B1 (ko) * 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
US7064021B2 (en) * 2003-07-02 2006-06-20 Au Optronics Corp. Method for fomring a self-aligned LTPS TFT
US7071022B2 (en) * 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
US7282738B2 (en) 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
US7066640B2 (en) * 2003-08-26 2006-06-27 Homeland Housewares, Llc Blender and mugs
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7365410B2 (en) * 2004-10-29 2008-04-29 Freescale, Semiconductor, Inc. Semiconductor structure having a metallic buffer layer and method for forming
JP5097538B2 (ja) * 2005-03-28 2012-12-12 パナソニック株式会社 プラズマドーピング方法およびこれに用いられる装置
KR100770269B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
TW200824003A (en) * 2006-11-17 2008-06-01 Chunghwa Picture Tubes Ltd Semiconductor device and manufacturing method thereof
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101030027B1 (ko) * 2008-12-18 2011-04-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101072543B1 (ko) * 2009-04-28 2011-10-11 현대중공업 주식회사 태양 전지의 제조 방법
KR101809661B1 (ko) 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT380974B (de) 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JPH05206146A (ja) 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3114909B2 (ja) 1993-03-04 2000-12-04 富士電機株式会社 プログラマブルコントローラの演算エラー処理方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3190483B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3190482B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2639629B2 (ja) * 1993-06-24 1997-08-13 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3844526B2 (ja) 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
KR100279217B1 (ko) 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3522381B2 (ja) * 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (zh) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW322591B (zh) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834224A (zh) * 2010-03-26 2010-09-15 浙江大学 一种用于太阳电池制造的硅片快速热处理磷扩散吸杂工艺
CN101834224B (zh) * 2010-03-26 2011-06-15 浙江大学 一种用于太阳电池制造的硅片快速热处理磷扩散吸杂工艺

Also Published As

Publication number Publication date
EP0862201A3 (en) 1999-10-13
CN1195879A (zh) 1998-10-14
US6197626B1 (en) 2001-03-06
TW430868B (en) 2001-04-21
EP0862201A2 (en) 1998-09-02
JP3844552B2 (ja) 2006-11-15
US6448118B2 (en) 2002-09-10
KR19980071715A (ko) 1998-10-26
KR20060086811A (ko) 2006-08-01
JPH10242476A (ja) 1998-09-11
KR100544040B1 (ko) 2006-05-30
KR100627598B1 (ko) 2006-09-25
US20010016376A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
CN1129955C (zh) 半导体器件的制造方法
CN1277312C (zh) 半导体器件及其制造方法
CN1206737C (zh) 半导体器件及其制造方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1286156C (zh) 制造半导体器件的方法
CN1218403C (zh) 半导体装置
CN1173412C (zh) 半导体器件
CN1146955C (zh) 半导体器件的制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1089486C (zh) 形成晶体性半导体膜的方法
CN1293647C (zh) 半导体器件及其制造方法
CN1722468A (zh) 便携式信息终端
CN1518128A (zh) 半导体器件及其制造方法
CN1340849A (zh) 处理光束的方法、激光照射装置以及制造半导体器件的方法
CN100345309C (zh) 半导体膜、半导体膜的制造方法、半导体器件以及半导体器件的制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1825598A (zh) 半导体器件及其制造方法
CN1877861A (zh) 一种便携式信息终端和一种摄象机
CN1909199A (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031203

Termination date: 20160226

CF01 Termination of patent right due to non-payment of annual fee