CN112992936B - 一种显示背板的制作方法、显示背板及显示装置 - Google Patents

一种显示背板的制作方法、显示背板及显示装置 Download PDF

Info

Publication number
CN112992936B
CN112992936B CN202110180434.4A CN202110180434A CN112992936B CN 112992936 B CN112992936 B CN 112992936B CN 202110180434 A CN202110180434 A CN 202110180434A CN 112992936 B CN112992936 B CN 112992936B
Authority
CN
China
Prior art keywords
channel region
layer
active layer
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110180434.4A
Other languages
English (en)
Other versions
CN112992936A (zh
Inventor
王晶
田宏伟
刘明
赵佳
孟秋华
韩子昂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110180434.4A priority Critical patent/CN112992936B/zh
Publication of CN112992936A publication Critical patent/CN112992936A/zh
Priority to US17/485,764 priority patent/US11864422B2/en
Application granted granted Critical
Publication of CN112992936B publication Critical patent/CN112992936B/zh
Priority to US18/512,114 priority patent/US20240090267A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种显示背板的制作方法、显示背板及显示装置，涉及显示技术领域。本发明通过在衬底基板上形成第一有源层和第二有源层，形成覆盖第一有源层和第二有源层的第一栅绝缘层，在第一栅绝缘层上形成第一栅极，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，以降低第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度，在第一栅绝缘层上形成第二栅极。通过在形成第一栅极后，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，占据第一非沟道区、第二非沟道区和第二沟道区的氧空位，使得第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度降低，降低开关晶体管的漏电流，从而降低显示背板的功耗。

Description

一种显示背板的制作方法、显示背板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种显示背板的制作方法、显示背板及显示装置。
背景技术
随着显示技术的不断发展，显示装置的尺寸也不断增大，相应的，驱动频率也会不断提升，传统的非晶硅薄膜晶体管的载流子迁移率很难满足需求，而如IGZO(IndiumGallium Zinc Oxide，铟镓锌氧化物)等氧化物半导体材料，其载流子迁移率是非晶硅的20至30倍，以氧化物半导体为有源层材料的薄膜晶体管，可以大大提高对电极的充放电速度，提高像素的响应速度，实现更快的刷新频率。
然而，在目前的显示背板中，当采用氧化物半导体作为开关晶体管和驱动晶体管的有源层材料时，会导致开关晶体管的漏电流较高，从而导致显示背板的功耗增加。
发明内容
本发明提供一种显示背板的制作方法、显示背板及显示装置，以解决现有的显示背板中开关晶体管的漏电流较高，从而导致显示背板的功耗增加的问题。
为了解决上述问题，本发明公开了一种显示背板的制作方法，包括：
在衬底基板上形成第一有源层和第二有源层；所述第一有源层和所述第二有源层的材料为氧化物半导体，且所述第一有源层具有第一沟道区和位于所述第一沟道区两侧的第一非沟道区，所述第二有源层具有第二沟道区和位于所述第二沟道区两侧的第二非沟道区；
形成覆盖所述第一有源层和所述第二有源层的第一栅绝缘层；
在所述第一栅绝缘层上形成第一栅极；所述第一栅极在所述第一有源层上的正投影与所述第一沟道区重合；
对所述第一非沟道区、所述第二非沟道区和所述第二沟道区进行离子注入，以降低所述第一非沟道区、所述第二非沟道区和所述第二沟道区的氧空位浓度；
在所述第一栅绝缘层上形成第二栅极；所述第二栅极在所述第二有源层上的正投影与所述第二沟道区重合。
可选的，在所述对所述第一非沟道区、所述第二非沟道区和所述第二沟道区进行离子注入的步骤之后，还包括：
形成覆盖所述第一栅极的第三栅极；
其中，在沿着所述第一沟道区的长度方向上，所述第三栅极的尺寸大于或等于所述第一栅极的尺寸。
可选的，所述第三栅极和所述第二栅极采用同一构图工艺形成。
可选的，在所述形成覆盖所述第一栅极的第三栅极的步骤之后，还包括：
对所述第三栅极未覆盖区域处的所述第一有源层以及所述第二非沟道区处的所述第二有源层进行导体化处理。
可选的，采用离子注入工艺对所述第一有源层和所述第二有源层进行导体化处理。
可选的，在所述第一栅绝缘层上形成第二栅极的步骤之后，还包括：
形成覆盖所述第二栅极和所述第一栅绝缘层的第二栅绝缘层；
在所述第二栅绝缘层上形成层间介质层；
形成贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
在所述层间介质层上形成第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过所述第一过孔与所述第一有源层连接，所述第一漏极通过所述第二过孔与所述第一有源层连接，所述第二源极通过所述第三过孔与所述第二有源层连接，所述第二漏极通过所述第四过孔与所述第二有源层连接；
形成覆盖所述第一源极、所述第一漏极、所述第二源极、所述第二漏极和所述层间介质层的平坦层；
在所述平坦层上形成阳极层；所述阳极层通过贯穿所述平坦层的第五过孔与所述第一漏极连接；
在所述平坦层上形成像素界定层；所述像素界定层部分覆盖所述阳极层，且所述像素界定层具有多个暴露出所述阳极层的像素开口。
为了解决上述问题，本发明还公开了一种显示背板，包括：
衬底基板；
设置在所述衬底基板上的第一有源层和第二有源层；所述第一有源层和所述第二有源层的材料为氧化物半导体，且所述第一有源层具有第一沟道区和位于所述第一沟道区两侧的第一非沟道区，所述第二有源层具有第二沟道区和位于所述第二沟道区两侧的第二非沟道区；
覆盖所述第一有源层和所述第二有源层的第一栅绝缘层；
设置在所述第一栅绝缘层上的第一栅极和第二栅极；所述第一栅极在所述第一有源层上的正投影与所述第一沟道区重合，所述第二栅极在所述第二有源层上的正投影与所述第二沟道区重合；
其中，所述第一沟道区的氧空位浓度大于所述第一非沟道区、所述第二非沟道区和所述第二沟道区的氧空位浓度。
可选的，所述显示背板还包括覆盖所述第一栅极的第三栅极；在沿着所述第一沟道区的长度方向上，所述第三栅极的尺寸大于或等于所述第一栅极的尺寸。
可选的，所述第一非沟道区包括轻掺杂区和第一导体化区，所述第一导体化区位于所述轻掺杂区远离所述第一沟道区的一侧；或者，所述第一非沟道区为第二导体化区；
所述第二非沟道区为第三导体化区。
可选的，所述显示背板还包括：
覆盖所述第二栅极和所述第一栅绝缘层的第二栅绝缘层；
设置在所述第二栅绝缘层上的层间介质层；
设置在所述层间介质层上的第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过第一过孔与所述第一有源层连接，所述第一漏极通过第二过孔与所述第一有源层连接，所述第二源极通过第三过孔与所述第二有源层连接，所述第二漏极通过第四过孔与所述第二有源层连接，所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔均贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层；
覆盖所述第一源极、所述第一漏极、所述第二源极、所述第二漏极和所述层间介质层的平坦层；
设置在所述平坦层上的阳极层；所述阳极层通过贯穿所述平坦层的第五过孔与所述第一漏极连接；
设置在所述平坦层上的像素界定层；所述像素界定层部分覆盖所述阳极层，且所述像素界定层具有多个暴露出所述阳极层的像素开口。
为了解决上述问题，本发明还公开了一种显示装置，包括上述的显示背板。
与现有技术相比，本发明包括以下优点：
通过在衬底基板上形成第一有源层和第二有源层，形成覆盖第一有源层和第二有源层的第一栅绝缘层，在第一栅绝缘层上形成第一栅极，第一栅极在第一有源层上的正投影与第一沟道区重合，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，以降低第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度，在第一栅绝缘层上形成第二栅极，第二栅极在第二有源层上的正投影与第二沟道区重合。通过在形成第一栅极后，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，占据第一非沟道区、第二非沟道区和第二沟道区的氧空位，使得第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度降低，此时，第一沟道区的氧空位浓度依旧较高，使得驱动晶体管的载流子迁移率依旧较高，而开关晶体管的第二沟道区氧空位浓度降低，可降低开关晶体管的漏电流，从而降低显示背板的功耗。
附图说明
图1示出了本发明实施例的一种显示背板的制作方法的流程图；
图2示出了本发明实施例在衬底基板上形成第一有源层和第二有源层后的结构示意图；
图3示出了本发明实施例形成覆盖第一有源层和第二有源层的第一栅绝缘层后的结构示意图；
图4示出了本发明实施例在第一栅绝缘层上形成第一栅极后的结构示意图；
图5示出了本发明实施例对第一非沟道区、第二非沟道区和第二沟道区进行离子注入的示意图；
图6示出了在图5所示的结构上形成第二栅极和第三栅极后的一种结构示意图；
图7示出了对图6所示的结构中的第一有源层和第二有源层进行导体化处理的结构示意图；
图8示出了在图7所示的结构上形成第二栅绝缘层、层间介质层、源漏电极、平坦层、阳极层和像素界定层后的结构示意图；
图9示出了在图5所示的结构上形成第二栅极和第三栅极后的另一种结构示意图；
图10示出了对图9所述的结构中的第一有源层和第二有源层进行导体化处理的结构示意图；
图11示出了在图10所示的结构上形成第二栅绝缘层、层间介质层、源漏电极、平坦层、阳极层和像素界定层后的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在相关技术中，在制作显示背板时，首先，在衬底基板上形成第一有源层和第二有源层，第一有源层和第二有源层的材料为氧化物半导体；然后，形成覆盖第一有源层和第二有源层的栅绝缘层；接着，在栅绝缘层上同时形成第一栅极和第二栅极；最后，形成层间介质层、源漏电极等膜层，以得到显示背板。
其中，第一有源层为驱动晶体管的有源层，第二有源层为开关晶体管的有源层，由于在采用磁控溅射工艺形成第一有源层和第二有源层时，第一有源层和第二有源层都具有较高浓度的氧空位，而针对开关晶体管，当有源层的氧空位浓度较高时，其漏电流也会相应增大，进而导致显示背板的功耗增加。
而本发明实施例在形成第一栅极后，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，占据第一非沟道区、第二非沟道区和第二沟道区的氧空位，使得第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度降低，此时，第一沟道区的氧空位浓度依旧较高，使得驱动晶体管的载流子迁移率依旧较高，而开关晶体管的第二沟道区氧空位浓度降低，可降低开关晶体管的漏电流，从而降低显示背板的功耗。
实施例一
参照图1，示出了本发明实施例的一种显示背板的制作方法的流程图，具体可以包括如下步骤：
步骤101，在衬底基板上形成第一有源层和第二有源层；所述第一有源层和所述第二有源层的材料为氧化物半导体，且所述第一有源层具有第一沟道区和位于所述第一沟道区两侧的第一非沟道区，所述第二有源层具有第二沟道区和位于所述第二沟道区两侧的第二非沟道区。
在本发明实施例中，如图2所示，衬底基板21可以为刚性基板，如玻璃基板等，衬底基板21也可以为柔性基板，如PI(Polyimide，聚酰亚胺)基板等。
在得到衬底基板21之后，采用一次构图工艺在衬底基板21上形成第一有源层22和第二有源层23。具体的，先采用溅射工艺在衬底基板21上形成有源层薄膜，然后在有源层薄膜上涂覆光刻胶，对光刻胶曝光、显影之后，对光刻胶去除区域处的有源层薄膜进行刻蚀，最后剥离残留的光刻胶，以得到第一有源层22和第二有源层23，此时，第一有源层22和第二有源层23的各个区域均具有较高浓度的氧空位。
需要说明的是，氧空位指的是在金属氧化物或者其他含氧化合物中，晶格中的氧原子(氧离子)脱离，导致氧缺失，而形成的空位。
其中，第一有源层22和第二有源层23的材料相同，其均为氧化物半导体，如第一有源层22和第二有源层23的材料均为IGZO。
此外，按照第一有源层22与后续形成的膜层之间的位置关系，将第一有源层划分为第一沟道区221和位于第一沟道区221两侧的第一非沟道区222；相应的，按照第二有源层23与后续形成的膜层之间的位置关系，将第二有源层23划分为第二沟道区231和位于第二沟道区231两侧的第二非沟道区232。
并且，第一有源层22指的是像素驱动电路中的驱动晶体管的有源层，第二有源层23指的是像素驱动电路中的开关晶体管的有源层；而驱动晶体管指的是驱动发光器件进行发光的晶体管，开关晶体管指的是像素驱动电路中除驱动晶体管以外的其他晶体管。
步骤102，形成覆盖所述第一有源层和所述第二有源层的第一栅绝缘层。
在本发明实施例中，在衬底基板21上形成第一有源层22和第二有源层23之后，如图3所示，形成覆盖第一有源层22和第二有源层23的第一栅绝缘层24，此外，第一栅绝缘层24还会覆盖衬底基板21。
其中，第一栅绝缘层24的材料为氮化硅和氧化硅中的至少一者；可采用沉积工艺形成第一栅绝缘层24，该沉积工艺可以为CVD(Chemical vapor deposition，化学气相沉积)工艺。
步骤103，在所述第一栅绝缘层上形成第一栅极；所述第一栅极在所述第一有源层上的正投影与所述第一沟道区重合。
在本发明实施例中，在形成覆盖第一有源层22和第二有源层23的第一栅绝缘层24之后，如图4所示，采用一次构图工艺在第一栅绝缘层24上形成第一栅极25。具体的，先采用溅射工艺在第一栅绝缘层24上形成第一栅极薄膜，然后在第一栅极薄膜上涂覆光刻胶，对光刻胶曝光、显影之后，对光刻胶去除区域处的第一栅极薄膜进行刻蚀，最后剥离残留的光刻胶，以得到第一栅极25。
其中，第一栅极25指的是驱动晶体管的栅极，第一栅极25在第一有源层22上的正投影与第一沟道区221重合，第一栅极25的材料为铜、钼、钛或铝中的至少一种。
步骤104，对所述第一非沟道区、所述第二非沟道区和所述第二沟道区进行离子注入，以降低所述第一非沟道区、所述第二非沟道区和所述第二沟道区的氧空位浓度。
在本发明实施例中，在第一栅绝缘层24上形成第一栅极25之后，如图5所示，对形成有第一栅极25、第一栅绝缘层24、第一有源层22和第二有源层23的衬底基板21进行离子注入，由于第一栅极25将第一有源层22的第一沟道区221遮挡住，因此，在进行离子注入时，是针对第一有源层22的第一非沟道区222，以及第二有源层23的第二非沟道区232和第二沟道区231进行离子注入的，通过注入的离子占据第一非沟道区222、第二非沟道区232和第二沟道区231的氧空位，使得第一非沟道区222、第二非沟道区232和第二沟道区231的氧空位浓度降低。
具体的，对第一非沟道区222、第二非沟道区232和第二沟道区231进行离子注入所采用的离子为磷离子。
对于驱动晶体管来说，其需要较高的载流子迁移率，因此，通过仅对第一有源层22中的第一非沟道区222进行离子注入，降低第一非沟道区222的氧空位浓度，而第一有源层22中的第一沟道区221的氧空位浓度依旧较高，使得驱动晶体管的载流子迁移率依旧较高，可以满足需求；而对于开关晶体管来说，其无需较高的载流子迁移率，因此，对第二有源层23中的第二非沟道区232和第二沟道区231均进行离子注入，降低第二非沟道区232和第二沟道区231的氧空位浓度，当第二有源层23的各个区域的氧空位浓度降低时，可降低开关晶体管的漏电流，从而降低显示背板的功耗。
步骤105，在所述第一栅绝缘层上形成第二栅极；所述第二栅极在所述第二有源层上的正投影与所述第二沟道区重合。
在本发明实施例中，在对第一非沟道区222、第二非沟道区232和第二沟道区231进行离子注入之后，如图6和图9所示，采用构图工艺在第一栅绝缘层24上形成第二栅极26。
其中，第二栅极26指的是开关晶体管的栅极，第二栅极26在第二有源层23上的正投影与第二沟道区231重合，第二栅极26的材料为铜、钼、钛或铝中的至少一种。
在本发明一种可选实施方式中，在步骤104之后，还包括步骤S11：形成覆盖所述第一栅极的第三栅极。
在对第一非沟道区222、第二非沟道区232和第二沟道区231进行离子注入之后，如图6和图9所示，还可采用构图工艺形成覆盖第一栅极25的第三栅极27。其中，在沿着第一沟道区221的长度方向上，第三栅极27的尺寸大于或等于第一栅极25的尺寸。
如图6所示，在沿着第一沟道区221的长度方向上，第三栅极27的尺寸大于第一栅极25的尺寸，此时，第三栅极27除了覆盖第一栅极25之外，还会覆盖部分的第一栅绝缘层24，并且，第三栅极27在第一有源层22上的正投影覆盖第一沟道区221和部分的第一非沟道区222，即第三栅极27在第一有源层22上的正投影位于第一有源层22所在的区域内。
在实际产品中，第三栅极27在第一有源层22上的正投影覆盖的第一非沟道区222为轻掺杂区，在第一沟道区221的两侧设置轻掺杂区，相当于在驱动晶体管的源漏电极和第一沟道区221之间串联一个大电阻，降低了第一沟道区221的水平电场，从而减少电场加速引起的碰撞电离所产生的热载流子，从而有效抑制驱动晶体管的漏电流；并且，设置轻掺杂区后，能够适当加宽驱动晶体管的源漏电极之间的距离，减少短沟道效应的影响，也降低了驱动晶体管的漏电流。
如图9所示，在沿着第一沟道区221的长度方向上，第三栅极27的尺寸等于第一栅极25的尺寸，此时，第三栅极27仅覆盖第一栅极25，并且，第三栅极27在第一有源层22上的正投影与第一沟道区221重合。
此外，在沿着第一沟道区221的宽度方向上，第三栅极27的尺寸与第一栅极25的尺寸相等。
在实际制作过程中，第二栅极26和第三栅极27可以分别采用一次构图工艺形成，例如，可以先采用一次构图工艺形成第二栅极26，再采用另一次构图工艺形成第三栅极27，或者，也可以先采用一次构图工艺形成第三栅极27，再采用另一次构图工艺形成第二栅极26。此时，第三栅极27和第二栅极26的材料可以相同，也可以不同。
当然，第三栅极27和第二栅极26也可以采用同一构图工艺形成，即采用一次构图工艺同时形成第三栅极27和第二栅极26，此时，第三栅极27和第二栅极26的材料相同。
具体的，在对第一非沟道区222、第二非沟道区232和第二沟道区231进行离子注入之后，采用溅射工艺形成覆盖第一栅绝缘层24和第一栅极25的第二栅极薄膜，然后在第二栅极薄膜上涂覆光刻胶，对光刻胶曝光、显影之后，对光刻胶去除区域处的第二栅极薄膜进行刻蚀，最后剥离残留的光刻胶，以得到第三栅极27和第二栅极26。
进一步的，在步骤S11之后，还包括步骤S12：对所述第三栅极未覆盖区域处的所述第一有源层以及所述第二非沟道区处的所述第二有源层进行导体化处理。
在形成第二栅极26和第三栅极27之后，如图7和图10所示，对第三栅极27未覆盖区域处的第一有源层22以及第二非沟道区232处的第二有源层23进行导体化处理，使得第一有源层22中的部分或全部第一非沟道区222转变为导体化区，并使得第二有源层23中的全部第二非沟道区232转变为导体化区。其中，第三栅极27未覆盖区域处的第一有源层22指的是与驱动晶体管的源漏极接触位置对应的有源层，第二非沟道区232处的第二有源层23指的是与开关晶体管的源漏极接触位置对应的有源层。
通过对第三栅极27未覆盖区域处的第一有源层22进行导体化处理，降低第一有源层22与驱动晶体管的源漏极的接触电阻，通过对第二非沟道区232处的第二有源层23进行导体化处理，降低第二有源层23与开关晶体管的源漏极的接触电阻，从而提高驱动晶体管和开关晶体管的电学特性。
如图7所示，在沿着第一沟道区221的长度方向上，当第三栅极27的尺寸大于第一栅极25的尺寸时，由于第三栅极27在第一有源层22上的正投影会覆盖部分的第一非沟道区222，因此，在对第三栅极27未覆盖区域处的第一有源层22进行导体化处理后，只是将部分的第一非沟道区222转变为导体化区，即第一非沟道区222进一步划分为轻掺杂区223和第一导体化区224，第一导体化区224位于轻掺杂区223远离第一沟道区221的一侧。轻掺杂区223指的是第一非沟道区222中被第三栅极27遮挡的区域，其仅通过离子注入降低了该区域处的氧空位浓度，而第一导体化区224指的是第一非沟道区222中未被第三栅极27遮挡的区域，其不仅通过离子注入降低了该区域处的氧空位浓度，而且进行了导体化处理。
如图10所示，在沿着第一沟道区221的长度方向上，当第三栅极27的尺寸等于第一栅极25的尺寸时，由于第三栅极27在第一有源层22上的正投影与第一沟道区221重合，因此，在对第三栅极27未覆盖区域处的第一有源层22进行导体化处理后，可将全部的第一非沟道区222转变为导体化区，即第一非沟道区222为第二导体化区。
针对开关晶体管，由于仅设置第二栅极26，且第二栅极26在第二有源层23上的正投影与第二沟道区231重合，因此，在对第二非沟道区232处的第二有源层23进行导体化处理后，可将全部的第二非沟道区232转变为导体化区，即第二非沟道区232为第三导体化区。
具体的，采用离子注入工艺对第一有源层22和第二有源层23进行导体化处理。
若驱动晶体管为N型晶体管，则通过掺杂磷离子对第三栅极27未覆盖区域处的第一有源层22进行导体化处理，若驱动晶体管为P型晶体管，则通过掺杂硼离子对第三栅极27未覆盖区域处的第一有源层22进行导体化处理；相应的，若开关晶体管为N型晶体管，则通过掺杂磷离子对第二非沟道区232处的第二有源层23进行导体化处理，若开关晶体管为P型晶体管，则通过掺杂硼离子对第二非沟道区232处的第二有源层23进行导体化处理。
进一步的，在步骤105之后，还包括步骤S13至步骤S19：
步骤S13，形成覆盖所述第二栅极和所述第一栅绝缘层的第二栅绝缘层；
步骤S14，在所述第二栅绝缘层上形成层间介质层；
步骤S15，形成贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
步骤S16，在所述层间介质层上形成第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过所述第一过孔与所述第一有源层连接，所述第一漏极通过所述第二过孔与所述第一有源层连接，所述第二源极通过所述第三过孔与所述第二有源层连接，所述第二漏极通过所述第四过孔与所述第二有源层连接；
步骤S17，形成覆盖所述第一源极、所述第一漏极、所述第二源极、所述第二漏极和所述层间介质层的平坦层；
步骤S18，在所述平坦层上形成阳极层；所述阳极层通过贯穿所述平坦层的第五过孔与所述第一漏极连接；
步骤S19，在所述平坦层上形成像素界定层；所述像素界定层部分覆盖所述阳极层，且所述像素界定层具有多个暴露出所述阳极层的像素开口。
如图8和图11所示，在第一栅绝缘层24上形成第二栅极26之后，或者在形成第二栅极26和第三栅极27，并对第三栅极27未覆盖区域处的第一有源层22以及第二非沟道区232处的第二有源层23进行导体化处理之后，先采用沉积工艺形成第二栅绝缘层28，第二栅绝缘层28的材料为氮化硅和氧化硅中的至少一者。
当驱动晶体管仅包括第一栅极25时，第二栅绝缘层28覆盖第二栅极26、第一栅极25和第一栅绝缘层24，当驱动晶体管包括第一栅极25和第三栅极27，且第三栅极27覆盖第一栅极25时，第二栅绝缘层28覆盖第三栅极27、第二栅极26和第一栅绝缘层24。
然后，采用沉积工艺在第二栅绝缘层28上形成层间介质层29，层间介质层29的材料为氮化硅和氧化硅中的至少一者；并在层间介质层29上涂覆光刻胶，对光刻胶曝光、显影之后，对光刻胶去除区域处的层间介质层进行刻蚀，最后剥离残留的光刻胶，以形成贯穿层间介质层29、第二栅绝缘层28和第一栅绝缘层24的第一过孔、第二过孔、第三过孔和第四过孔，第一过孔和第二过孔暴露出第一有源层22中的第一导体化区224或者第二导体化区，第三过孔和第四过孔暴露出第二有源层23中的第三导体化区。
在形成第一过孔、第二过孔、第三过孔和第四过孔之后，采用一次构图工艺在层间介质层29上形成第一源极31、第一漏极32、第二源极33和第二漏极34。其中，第一源极31通过第一过孔与第一有源层22连接，具体的是与第一有源层22中的第一导体化区224或者第二导体化区连接，第一漏极32通过第二过孔与第一有源层22连接，具体的是与第一有源层22中的第一导体化区224或者第二导体化区连接，而第二源极33通过第三过孔与第二有源层23连接，具体的是与第二有源层23中的第三导体化区连接，第二漏极34通过第四过孔与第二有源层23连接，具体的是与第二有源层23中的第三导体化区连接。
其中，第一源极31指的是驱动晶体管的源极，第一漏极32指的是驱动晶体管的漏极，第二源极33指的是开关晶体管的源极，第二漏极34指的是开关晶体管的漏极。
在形成第一源极31、第一漏极32、第二源极33和第二漏极34之后，形成覆盖第一源极31、第一漏极32、第二源极33、第二漏极34和层间介质层29的平坦层35，该平坦层35的材料为有机材料，例如，该平坦层35的材料为树脂。并且，还需要对平坦层35进行曝光、显影，去除部分区域的平坦层材料，以形成贯穿平坦层35的第五过孔，第五过孔暴露出第一漏极32。
接着，采用一次构图工艺在平坦层35上形成阳极层36，阳极层36通过贯穿平坦层35的第五过孔与第一漏极32连接。最后，在平坦层35上形成像素界定层37，该像素界定层37部分覆盖阳极层36，且像素界定层37具有多个暴露出阳极层36的像素开口，以制作得到本方案的显示背板。
在实际产品中，驱动晶体管包括第一有源层22、第一栅极25、第三栅极27、第一源极31和第一漏极32，而开关晶体管包括第二有源层23、第二栅极26、第二源极33和第二漏极34。
在本发明实施例中，通过在形成第一栅极后，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，占据第一非沟道区、第二非沟道区和第二沟道区的氧空位，使得第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度降低，此时，第一沟道区的氧空位浓度依旧较高，使得驱动晶体管的载流子迁移率依旧较高，而开关晶体管的第二沟道区氧空位浓度降低，可降低开关晶体管的漏电流，从而降低显示背板的功耗。
实施例二
本发明实施例还提供了一种显示背板，该显示背板可以采用实施例一所述的显示背板的制作方法制作得到。具体的，该显示背板包括：衬底基板21；设置在衬底基板21上的第一有源层22和第二有源层23，第一有源层22和第二有源层23的材料为氧化物半导体，且第一有源层22具有第一沟道区221和位于第一沟道区221两侧的第一非沟道区222，第二有源层23具有第二沟道区231和位于第二沟道区231两侧的第二非沟道区232；覆盖第一有源层22和第二有源层23的第一栅绝缘层24；设置在第一栅绝缘层24上的第一栅极25和第二栅极26，第一栅极25在第一有源层22上的正投影与第一沟道区221重合，第二栅极26在第二有源层23上的正投影与第二沟道区231重合；其中，第一沟道区221的氧空位浓度大于第一非沟道区222、第二非沟道区232和第二沟道区231的氧空位浓度。
在未对第一有源层22的第一非沟道区222，以及第二有源层23的第二非沟道区232和第二沟道区231进行离子注入之前，第一有源层22和第二有源层23的所有区域均具有较高的氧空位浓度，通过进行离子注入，使得第一非沟道区222、第二非沟道区232和第二沟道区231的氧空位浓度降低，即第一沟道区221的氧空位浓度大于第一非沟道区222、第二非沟道区232和第二沟道区231的氧空位浓度。
进一步的，显示背板还包括覆盖第一栅极25的第三栅极27；在沿着第一沟道区221的长度方向上，第三栅极27的尺寸大于或等于第一栅极25的尺寸，且第三栅极27和第二栅极26采用同一构图工艺同时形成。
其中，第一非沟道区222包括轻掺杂区223和第一导体化区224，第一导体化区224位于轻掺杂区223远离第一沟道区221的一侧；或者，第一非沟道区222为第二导体化区；第二非沟道区232为第三导体化区。
在形成第三栅极27和第二栅极26之后，还可以对第三栅极27未覆盖区域处的第一有源层22以及第二非沟道区232处的第二有源层23进行导体化处理。在沿着第一沟道区221的长度方向上，当第三栅极27的尺寸大于第一栅极25的尺寸时，第一非沟道区222被划分为轻掺杂区223和第一导体化区224，第一导体化区224位于轻掺杂区223远离第一沟道区221的一侧；或者，在沿着第一沟道区221的长度方向上，当第三栅极27的尺寸等于第一栅极25的尺寸时，第一非沟道区222为第二导体化区。并且，第二非沟道区232为第三导体化区。
进一步的，如图8和图11所示，显示背板还包括：覆盖所述第二栅极26和第一栅绝缘层24的第二栅绝缘层28；设置在第二栅绝缘层28上的层间介质层29；设置在层间介质层29上的第一源极31、第一漏极32、第二源极33和第二漏极34，第一源极31通过第一过孔与第一有源层22连接，第一漏极32通过第二过孔与第一有源层22连接，第二源极33通过第三过孔与第二有源层23连接，第二漏极34通过第四过孔与第二有源层23连接，第一过孔、第二过孔、第三过孔和第四过孔均贯穿层间介质层29、第二栅绝缘层28和第一栅绝缘层24；覆盖第一源极31、第一漏极32、第二源极33、第二漏极34和层间介质层29的平坦层35；设置在平坦层35上的阳极层36，阳极层36通过贯穿平坦层35的第五过孔与第一漏极32连接；设置在平坦层35上的像素界定层37，像素界定层37部分覆盖阳极层36，且像素界定层37具有多个暴露出阳极层36的像素开口。
本发明实施例还提供了一种显示装置，包括上述的显示背板。
此外，显示装置还包括设置在像素开口内的有机发光层和覆盖有机发光层和显示背板的阴极层，阳极层、阴极层和设置在阳极层与阴极层之间的有机发光层共同构成发光器件。
进一步的，显示装置还包括设置在阴极层上的封装层，该封装层可以为有机封装层、无机封装层，或者，有机封装层和有机封装层的叠层结构。
进一步的，显示装置还包括驱动芯片、TCON(Timer Control Register，时序控制器)等器件。
在实际应用中，显示装置可以为：手机、平板电脑、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
在本发明实施例中，通过在形成第一栅极后，对第一非沟道区、第二非沟道区和第二沟道区进行离子注入，占据第一非沟道区、第二非沟道区和第二沟道区的氧空位，使得第一非沟道区、第二非沟道区和第二沟道区的氧空位浓度降低，此时，第一沟道区的氧空位浓度依旧较高，使得驱动晶体管的载流子迁移率依旧较高，而开关晶体管的第二沟道区氧空位浓度降低，可降低开关晶体管的漏电流，从而降低显示背板的功耗。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示背板的制作方法、显示背板及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种显示背板的制作方法，其特征在于，包括：
在衬底基板上形成第一有源层和第二有源层；所述第一有源层和所述第二有源层的材料为氧化物半导体，且所述第一有源层具有第一沟道区和位于所述第一沟道区两侧的第一非沟道区，所述第二有源层具有第二沟道区和位于所述第二沟道区两侧的第二非沟道区；
形成覆盖所述第一有源层和所述第二有源层的第一栅绝缘层；
在所述第一栅绝缘层上形成第一栅极；所述第一栅极在所述第一有源层上的正投影与所述第一沟道区重合；
对所述第一非沟道区、所述第二非沟道区和所述第二沟道区进行离子注入，以降低所述第一非沟道区、所述第二非沟道区和所述第二沟道区的氧空位浓度；
在所述第一栅绝缘层上形成第二栅极；所述第二栅极在所述第二有源层上的正投影与所述第二沟道区重合；
在所述对所述第一非沟道区、所述第二非沟道区和所述第二沟道区进行离子注入的步骤之后，还包括：
形成覆盖所述第一栅极的第三栅极；
其中，在沿着所述第一沟道区的长度方向上，所述第三栅极的尺寸大于或等于所述第一栅极的尺寸。
2.根据权利要求1所述的方法，其特征在于，所述第三栅极和所述第二栅极采用同一构图工艺形成。
3.根据权利要求1所述的方法，其特征在于，在所述形成覆盖所述第一栅极的第三栅极的步骤之后，还包括：
对所述第三栅极未覆盖区域处的所述第一有源层以及所述第二非沟道区处的所述第二有源层进行导体化处理。
4.根据权利要求3所述的方法，其特征在于，采用离子注入工艺对所述第一有源层和所述第二有源层进行导体化处理。
5.根据权利要求1至4中任一项所述的方法，其特征在于，在所述第一栅绝缘层上形成第二栅极的步骤之后，还包括：
形成覆盖所述第二栅极和所述第一栅绝缘层的第二栅绝缘层；
在所述第二栅绝缘层上形成层间介质层；
形成贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
在所述层间介质层上形成第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过所述第一过孔与所述第一有源层连接，所述第一漏极通过所述第二过孔与所述第一有源层连接，所述第二源极通过所述第三过孔与所述第二有源层连接，所述第二漏极通过所述第四过孔与所述第二有源层连接；
形成覆盖所述第一源极、所述第一漏极、所述第二源极、所述第二漏极和所述层间介质层的平坦层；
在所述平坦层上形成阳极层；所述阳极层通过贯穿所述平坦层的第五过孔与所述第一漏极连接；
在所述平坦层上形成像素界定层；所述像素界定层部分覆盖所述阳极层，且所述像素界定层具有多个暴露出所述阳极层的像素开口。
6.一种显示背板，其特征在于，包括：
衬底基板；
设置在所述衬底基板上的第一有源层和第二有源层；所述第一有源层和所述第二有源层的材料为氧化物半导体，且所述第一有源层具有第一沟道区和位于所述第一沟道区两侧的第一非沟道区，所述第二有源层具有第二沟道区和位于所述第二沟道区两侧的第二非沟道区；
覆盖所述第一有源层和所述第二有源层的第一栅绝缘层；
设置在所述第一栅绝缘层上的第一栅极和第二栅极；所述第一栅极在所述第一有源层上的正投影与所述第一沟道区重合，所述第二栅极在所述第二有源层上的正投影与所述第二沟道区重合；
其中，所述第一沟道区的氧空位浓度大于所述第一非沟道区、所述第二非沟道区和所述第二沟道区的氧空位浓度；
所述显示背板还包括覆盖所述第一栅极的第三栅极；在沿着所述第一沟道区的长度方向上，所述第三栅极的尺寸大于或等于所述第一栅极的尺寸。
7.根据权利要求6所述的显示背板，其特征在于，所述第一非沟道区包括轻掺杂区和第一导体化区，所述第一导体化区位于所述轻掺杂区远离所述第一沟道区的一侧；或者，所述第一非沟道区为第二导体化区；
所述第二非沟道区为第三导体化区。
8.根据权利要求6所述的显示背板，其特征在于，所述显示背板还包括：
覆盖所述第二栅极和所述第一栅绝缘层的第二栅绝缘层；
设置在所述第二栅绝缘层上的层间介质层；
设置在所述层间介质层上的第一源极、第一漏极、第二源极和第二漏极；所述第一源极通过第一过孔与所述第一有源层连接，所述第一漏极通过第二过孔与所述第一有源层连接，所述第二源极通过第三过孔与所述第二有源层连接，所述第二漏极通过第四过孔与所述第二有源层连接，所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔均贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层；
覆盖所述第一源极、所述第一漏极、所述第二源极、所述第二漏极和所述层间介质层的平坦层；
设置在所述平坦层上的阳极层；所述阳极层通过贯穿所述平坦层的第五过孔与所述第一漏极连接；
设置在所述平坦层上的像素界定层；所述像素界定层部分覆盖所述阳极层，且所述像素界定层具有多个暴露出所述阳极层的像素开口。
9.一种显示装置，其特征在于，包括如权利要求6至8中任一项所述的显示背板。
CN202110180434.4A 2021-02-09 2021-02-09 一种显示背板的制作方法、显示背板及显示装置 Active CN112992936B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110180434.4A CN112992936B (zh) 2021-02-09 2021-02-09 一种显示背板的制作方法、显示背板及显示装置
US17/485,764 US11864422B2 (en) 2021-02-09 2021-09-27 Method for fabricating displaying backplane, displaying backplane and displaying device
US18/512,114 US20240090267A1 (en) 2021-02-09 2023-11-17 Method for fabricating displaying backplane, displaying backplane and displaying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110180434.4A CN112992936B (zh) 2021-02-09 2021-02-09 一种显示背板的制作方法、显示背板及显示装置

Publications (2)

Publication Number Publication Date
CN112992936A CN112992936A (zh) 2021-06-18
CN112992936B true CN112992936B (zh) 2022-07-19

Family

ID=76392885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110180434.4A Active CN112992936B (zh) 2021-02-09 2021-02-09 一种显示背板的制作方法、显示背板及显示装置

Country Status (2)

Country Link
US (2) US11864422B2 (zh)
CN (1) CN112992936B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992936B (zh) * 2021-02-09 2022-07-19 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置
CN114141865B (zh) * 2021-11-18 2024-01-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887344A (zh) * 2014-02-28 2014-06-25 上海和辉光电有限公司 Igzo薄膜晶体管及改善igzo薄膜晶体管电学性能的方法
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN108565212A (zh) * 2017-11-29 2018-09-21 珠海创飞芯科技有限公司 一种mos晶体管的制作方法及mos晶体管
CN110957340A (zh) * 2019-12-25 2020-04-03 上海华力微电子有限公司 Cmos图像传感器的制造方法及cmos图像传感器
CN111900195A (zh) * 2020-09-08 2020-11-06 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107937A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치, 및 이의 제조 방법
CN103474467B (zh) * 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105870057B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置
US10957713B2 (en) * 2018-04-19 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS TFT substrate and manufacturing method thereof
CN110061034B (zh) * 2019-04-23 2021-12-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
CN112992936B (zh) * 2021-02-09 2022-07-19 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887344A (zh) * 2014-02-28 2014-06-25 上海和辉光电有限公司 Igzo薄膜晶体管及改善igzo薄膜晶体管电学性能的方法
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN108565212A (zh) * 2017-11-29 2018-09-21 珠海创飞芯科技有限公司 一种mos晶体管的制作方法及mos晶体管
CN110957340A (zh) * 2019-12-25 2020-04-03 上海华力微电子有限公司 Cmos图像传感器的制造方法及cmos图像传感器
CN111900195A (zh) * 2020-09-08 2020-11-06 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Also Published As

Publication number Publication date
CN112992936A (zh) 2021-06-18
US20240090267A1 (en) 2024-03-14
US11864422B2 (en) 2024-01-02
US20220254852A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
CN112992936B (zh) 一种显示背板的制作方法、显示背板及显示装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US11335709B2 (en) Array substrate, display panel, display device and method for forming array substrate
US9437627B2 (en) Thin film transistor and manufacturing method thereof
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
Xia et al. A bottom-gate metal–oxide thin-film transistor with self-aligned source/drain regions
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
CN110993610A (zh) 阵列基板及其制备方法、显示面板
CN113241351A (zh) 阵列基板及其制备方法、显示装置
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN111146212B (zh) 半导体基板
CN105261636B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN109003892B (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN111933648A (zh) 阵列基板及其制备方法和显示装置
CN110085606B (zh) 阵列基板及其制备方法
CN108231869B (zh) 晶体管、显示基板、显示装置及其制造方法
CN114792694A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN106206429B (zh) 阵列基板的制备方法、阵列基板和显示装置
CN114530413B (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant