CN112970120A - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN112970120A
CN112970120A CN201980072422.0A CN201980072422A CN112970120A CN 112970120 A CN112970120 A CN 112970120A CN 201980072422 A CN201980072422 A CN 201980072422A CN 112970120 A CN112970120 A CN 112970120A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
light emitting
electrode
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980072422.0A
Other languages
English (en)
Inventor
蔡钟炫
申讚燮
李剡劤
李豪埈
张成逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN112970120A publication Critical patent/CN112970120A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提供一种发光元件。发光元件包括：第一发光部，具有第一面积；第二发光部，具有第二面积；以及第三发光部，具有第三面积，所述第一发光部与所述第二发光部位于相同平面，所述第三发光部横跨所述第一发光部和所述第二发光部而布置，所述第三面积大于所述第一面积和所述第二面积中的每一个。

Description

发光元件
技术领域
本发明涉及一种发光元件，更加详细地，涉及一种层叠有多个发光部的发光元件。
背景技术
发光二极管作为无机光源，被广泛用于诸如显示装置、车辆用灯具、一般照明等多种领域。发光二极管具有寿命长、功耗低且响应速度快的优点，因此正快速地替代现有光源。
尤其，显示装置通常利用蓝色、绿色及红色的混合色呈现多样的颜色。显示装置的各个像素配备蓝色、绿色及红色的子像素，并且通过这些子像素的颜色来确定特定像素的颜色，并且通过这些像素的组合来实现图像。
发光二极管在显示装置中主要被用作背光光源。然而，最近正在开发利用发光二极管直接实现图像的作为下一代显示器的微型LED(micro LED)。
发明内容
技术问题
本发明要解决的课题在于提供一种改善了光效率及光提取的发光元件。
本发明要解决的课题并不局限于以上提到的课题，未提到的其他课题能够通过下文的记载而被本领域技术人员明确地理解。
技术方案
为了实现期望解决的问题，根据本发明的实施例的发光元件，其特征在于，包括：第一发光部，具有第一面积；第二发光部，具有第二面积；以及第三发光部，具有第三面积，所述第一发光部与所述第二发光部位于相同平面，所述第三发光部横跨所述第一发光部和所述第二发光部而布置，所述第三面积大于所述第一面积和所述第二面积中的每一个。
在实施例中，所述第一发光部可以包括第1-1导电型半导体层以及布置在所述第1-1导电型半导体层上的包含第一活性层和第2-1导电型半导体层的第一半导体结构物，所述第二发光部包括所述第1-1导电型半导体层以及在所述第1-1导电型半导体层上以与所述第一半导体结构物相隔的方式布置且包含第二活性层和第2-2导电型半导体层的第二半导体结构物，所述第三发光部与所述第一发光部及所述第二发光部相隔布置，并且包括第1-3导电型半导体层、第三活性层以及第2-3导电型半导体层。
在实施例中，所述发光元件还可以包括：第一垫，与所述第2-1导电型半导体层电连接；第二垫，与所述第2-2导电型半导体层电连接；第三垫，与所述第2-3导电型半导体层电连接；以及公共垫，将所述第1-1导电型半导体层和所述第1-3导电型半导体层共同电连接。
在实施例中，所述发光元件还可以包括：第一贯通电极，将所述第2-1导电型半导体层和所述第一垫之间电连接；第二贯通电极，将所述第2-2导电型半导体层和所述第二垫之间电连接；第三贯通电极，将所述第2-3导电型半导体层和所述第三垫之间电连接；第四贯通电极，将暴露在所述第一半导体结构物与第二半导体结构物之间的所述第1-1导电型半导体层和所述公共垫电连接；以及第五贯通电极，将所述第1-3导电型半导体层与所述公共垫电连接。
在实施例中，所述发光元件还可以包括：第一贯通电极，将所述第2-1导电型半导体层和所述第一垫之间电连接；第二贯通电极，将所述第2-2导电型半导体层和所述第二垫之间电连接；第三贯通电极，将所述第2-3导电型半导体层和所述第三垫之间电连接；以及第四贯通电极，将所述第1-1导电型半导体层及所述第1-3导电型半导体层与所述公共垫电连接，所述第四贯通电极贯通所述第1-3导电型半导体层，并且与暴露在所述第一半导体结构物和所述第二半导体结构物之间的所述第1-1导电型半导体层电连接。
在实施例中，所述发光元件还可以包括：粘结部，填充所述第一发光部及所述第二发光部与第三发光部之间以及所述第一半导体结构物与所述第二半导体结构物之间，并且粘结所述第一发光部和所述第二发光部以及所述第三发光部。
在实施例中，所述粘结部可以包括透明且具有绝缘性的物质。
在实施例中，所述发光元件还可以包括：绝缘膜，围绕所述第一贯通电极至所述第四贯通电极的外侧壁，所述第四贯通电极贯通所述第三发光部和所述粘结部，所述第四贯通电极的一面与暴露在所述第一半导体结构物和所述第二半导体结构物之间的第1-1导电型半导体层接触，并且所述第四贯通电极的另一面与所述公共垫接触，所述公共垫可以与所述第1-3导电型半导体层电接触。
在实施例中，所述第三发光部包括暴露所述第1-3导电型半导体层的孔，所述孔可以在与暴露在所述第一半导体结构物与所述第二半导体结构物之间的第1-1导电型半导体层对应的位置具有小于暴露在所述第一半导体结构物与所述第二半导体结构物之间的第1-1导电型半导体层的宽度的宽度。
在实施例中，所述孔可以布置在所述第1-3导电型半导体层和所述第1-1导电型半导体层之间，所述粘结部填充所述孔内部，并且所述第四贯通电极贯通所述第1-3导电型半导体层和所述粘结部，所述第四贯通电极的一面与所述公共垫接触，与所述一面相面对的另一面与所述第1-1导电型半导体层接触，所述第四贯通电极的侧壁与所述第1-3导电型半导体层接触。
在实施例中，所述发光元件还可以包括：绝缘膜，填充所述孔，所述孔布置在所述公共垫与所述第1-3导电型半导体层之间，所述第四贯通电极贯通所述绝缘膜和所述第1-3导电型半导体层，从而使所述第四贯通电极的上部侧壁与所述绝缘膜接触，所述第四贯通电极的中部侧壁与所述第1-3导电型半导体层接触，所述第四贯通电极的下部侧壁与所述粘结部接触，所述第四贯通电极的一面与所述公共垫接触，与所述一面相面对的另一面与暴露在所述第一半导体结构物和所述第二半导体结构物之间的第1-1导电型半导体层接触。
在实施例中，所述粘结部可以包括透明且具有导电性的物质。
在实施例中，所述孔可以与暴露在所述第一半导体结构物与所述第二半导体结构物之间的第1-1导电型半导体层相面对，所述粘结部可以延伸到所述孔内部而与所述第1-3导电型半导体层接触，并且沿所述第一半导体结构物和所述第二半导体结构物之间延伸而与所述第1-1导电型半导体层接触。
在实施例中，所述第四贯通电极可以与所述第1-3导电型半导体层和所述粘结部中的至少一部分接触。
在实施例中，所述第四贯通电极可以贯通所述第1-3导电型半导体层而使所述第四贯通电极的侧壁与所述第1-3导电型半导体层接触。
在实施例中，所述发光元件还可以包括：绝缘膜，填充所述孔，所述孔可以布置在所述公共垫与所述第1-3导电型半导体层之间，所述第四贯通电极可以贯通所述绝缘膜，并且贯通所述第1-3导电型半导体层和所述粘结部中的至少一部分，从而使所述第四贯通电极的一部分与所述第1-3导电型半导体层接触。
在实施例中，所述发光元件还可以包括：基板，所述第一发光部和所述第二发光部彼此相隔而布置；以及粘合层，粘结所述基板与所述第一发光部及所述第二发光部之间，并且包括导电性物质。
在实施例中，所述第一发光部可以包括第1-1导电型半导体层、第一活性层和第2-1导电型半导体层，所述第二发光部可以包括第1-2导电型半导体层、第二活性层和第2-2导电型半导体层，所述第三发光部可以包括第1-3导电型半导体层、第三活性层和第2-3导电型半导体层。
在实施例中，所述粘合层可以电连接所述第1-1导电型半导体层和所述第1-2导电型半导体层。
在实施例中，所述发光元件还可以包括：第一垫，与所述第2-1导电型半导体层电连接；第二垫，与所述第2-2导电型半导体层电连接；第三垫，与所述第2-3导电型半导体层电连接；以及公共垫，与所述粘合层电连接。
在实施例中，所述粘合层包括：第一粘合层，布置在所述第1-1导电型半导体层和所述基板之间；以及第二粘合层，布置在所述第1-2导电型半导体层和所述基板之间，所述第一粘合层和所述第二粘合层中的每一个可以与所述基板电连接。
在实施例中，所述发光元件还可以包括：第一垫，与所述第2-1导电型半导体层电连接；第二垫，与所述第2-2导电型半导体层电连接；第三垫，与所述第2-3导电型半导体层电连接；以及公共垫，与所述基板电连接。
其他实施例的具体内容包括于详细说明和附图。
技术效果
根据基于本发明的实施例的发光元件，可以通过使发出红色光的发光部的尺寸大于发出蓝色光或者发出绿色光的发光部，从而增大发出红色光的发光部的发光效率。
附图说明
图1a是用于说明根据本发明的一实施例的发光元件的平面图。
图1b、图1c以及图1d为将图1a的发光元件沿A-A'截取的剖面图，是说明根据实施例的发光元件的图。
图2a、图2b以及图2c是用于说明图1a的发光元件的第一发光部和第二发光部的布置结构的平面图。
图3a是用于说明根据本发明的另一实施例的发光元件的平面图。
图3b是将图3a的发光元件沿A-A'截取的剖面图。
图4是用于说明根据本发明的又一实施例的发光元件的剖面图。
图5a和图5b是用于说明根据本发明的又一实施例的发光元件的剖面图。
图6是用于说明根据本发明的又一实施例的发光元件的剖面图。
图7是用于说明根据本发明的又一实施例的发光元件的剖面图。
图8a和图8b是用于说明根据本发明的又一实施例的发光元件的剖面图。
图9a至图26a是用于说明根据本发明的一实施例的发光元件的制造方法的平面图。
图9b至图26b为将图9a至图26a的发光元件沿A-A'截取的剖面图。
图27和图28是用于说明根据本发明的另一实施例的发光元件的制造方法的剖面图。
图29和图30是用于说明将根据本发明的一实施例的发光元件贴装到贴装基板的方法的剖面图。
优选实施方式
为了充分理解本发明的构成及效果，参照附图对本发明的优选实施例进行说明。然而，本发明并不局限于以下公开的实施例，可以实现为多种形态，并且能够进行多样的变更。
并且，在本发明的实施例中使用的术语除非被另外定义，否则可以被解释为对相应技术领域中具有通常知识的人员通常已知的含义。
以下，参照附图对根据本发明的实施例的发光元件进行详细说明。
图1a是用于说明根据本发明的一实施例的发光元件的平面图，图1b、图1c以及图1d为将图1a的发光元件沿A-A'截取的剖面图，是说明根据实施例的发光元件的图。
参照图1a至图1d，发光元件可以包括基板100、布置在基板100上的第一发光部LE1、第二发光部LE2以及第三发光部LE3。
根据一实施例，在基板100的第一面102上的同一平面可以布置有第一发光部LE1以及第二发光部LE2，在第一发光部LE1和第二发光部LE2上可以布置有第三发光部LE3。第三发光部LE3的尺寸可以大于第一发光部LE1和第二发光部LE2中的每一个的尺寸。此时，发光部LE1、LE2、LE3中的每一个的尺寸表示发光的面积。作为一例，第一发光部LE1具有第一宽度WT1，第二发光部LE2具有第二宽度WT2，第三发光部LE3具有第三宽度WT3，其中，第三宽度WT3大于第一宽度WT1或者第二宽度WT2，第一宽度WT1和第二宽度WT2可以彼此相同或者相异。
在与基板100的第一面102相面对的第二面104为光提取面的情形下，第三发光部LE3的波长可以是最长的。作为一例，第一发光部LE1可以发出蓝色光，第二发光部LE2可以发出绿色光，第三发光部LE3可以发出红色光。与此不同地，第一发光部LE1可以发出绿色光，第二发光部LE2可以发出蓝色光，第三发光部LE3可以发出红色光。
例如，在第一发光部LE1发出蓝色光，第二发光部LE2发出绿色光，第三发光部LE3发出红色光的情形下，在相同面积中，通常发出红色光的第三发光部LE3的发光效率低于发出蓝色光的第一发光部LE1或者发出绿色光的第二发光部LE2。因此，如同本实施例，可以通过使第三发光部LE3的面积大于第一发光部LE1和第二发光部LE2中的每一个，从而在施加相同电压时发出相同发光量(发光效率)。据此，可以改善发光元件的色彩平衡(colorbalance)
图2a、图2b以及图2c是用于说明图1a的发光元件的第一发光部和第二发光部的布置结构的平面图。
根据图2a所示的一例，在平面视角，第一发光部LE1可以布置在基板100的一侧，并且具有以第一方向DR1为长边方向的矩形结构，第二发光部LE2可以与第一发光部LE1在与第一方向DR1垂直的第二方向DR2相隔而布置在基板100的另一侧，并且具有以第一方向DR1为长边方向的矩形结构。作为一例，第一发光部LE1可以具有第一宽度WT1，第二发光部LE2可以具有第二宽度WT2。第一宽度WT1和第二宽度WT2可以彼此相同或者相异。第三发光部LE3可以与第一发光部LE1和第二发光部LE2在与第一方向DR1和第二方向DR2垂直的第三方向DR3相隔而布置，并且具有与基板100实质相同的结构。第三发光部LE3可以具有比第一宽度WT1和第二宽度WT2中的每一个大的第三宽度WT3。
根据图2b示出的另一例，在平面视角，在第一发光部LE1发出蓝色光，第二发光部LE2发出绿色光时，第一发光部LE1的尺寸可以大于第二发光部LE2的尺寸。这是由于绿色光的可见度比蓝色光优秀大约6倍以上，因此可以通过将发出蓝色光的第一发光部LE1的尺寸形成为大于发出绿色光的第二发光部LE2，从而提高发光元件的色彩平衡。作为一例，在第一发光部LE1具有第一宽度WT1，第二发光部LE2具有第二宽度WT2、第三发光部LE3具有第三宽度WT3时，第一宽度WT1可以大于第二宽度WT2，第三宽度WT3可以大于第一宽度WT1。
虽然本公开说明了将发出蓝色光的第一发光部LE1形成为大于发出绿色光的第二发光部LE2，从而提高了蓝色光的可见度的情形，但本公开并不限于此。通常，由于发出蓝色光的第一发光部LE1的外部量子效率高于发出绿色光的第二发光部LE2，因此，可能有必要降低蓝色光的发光强度。进一步，为了匹配白色光的颜色混合比，有必要使绿色光的发光强度高于蓝色光的发光强度。因此，有必要调节发出蓝色光的第一发光部LE1和发出绿色光的第二发光部LE2的面积，使它们以适当的蓝色光和绿色光的发光强度发光，并且根据情形，第一发光部LE1的面积也可以小于第二发光部LE2的面积。
根据图2c示出的又一例，在平面视角，第一发光部LE1可以布置在基板100的一侧，并且具有三角形结构，第二发光部LE2可以与第一发光部LE1相隔而布置在基板100的另一侧，并且具有三角形结构。第一发光部LE1的对边和第二发光部LE2的对边可以彼此相面对。第一发光部LE1和第二发光部LE2可以具有彼此相同或者相异的尺寸，第三发光部LE3可以具有大于第一发光部LE1和第二发光部LE2的尺寸。
再次参照图1a和图1b，第一发光部LE1可以包括公共n型半导体层COM_N和包含垂直层叠的第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1。第二发光部LE2可以包括公共n型半导体层COM_N和包含垂直层叠的第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。第一半导体结构物SC1以及第二半导体结构物SC2可以以彼此相隔的方式布置在公共n型半导体层COM_N上。即，在第一半导体结构物SC1与第二半导体结构物SC2之间可以暴露有公共n型半导体层COM_N。
第三发光部LE3可以包括垂直层叠的第三p型半导体层312、第三活性层310以及第三n型半导体层305。根据一实施例，在第三发光部LE3，第三p型半导体层312以及第三活性层310可以以暴露第三n型半导体层305的至少一部分的方式被蚀刻，从而具有孔HL。第三发光部LE3还可以包括与通过孔HL而暴露的第三n型半导体层305电接触的第一欧姆图案OL1和与第三p型半导体层312电接触的第二欧姆图案OL2。
根据一实施例，公共n型半导体层COM_N可以具有小于第三发光部LE3的宽度。此外，公共n型半导体层COM_N和第三发光部LE3可以具有实质相同的宽度。
公共n型半导体层COM_N以及第三n型半导体层306中的每一个可以是掺杂有Si的氮化镓类半导体层。第一p型半导体层112、第二p型半导体层212以及第三p型半导体层312中的每一个可以是掺杂有Mg的氮化镓类半导体层。第一活性层110、第二活性层210以及第三活性层310中的每一个可以包括多重量子阱结构(Multi QuantumWell:MQW)，并且可以以发出期望波长的光的方式确定其组成比。第一透明电极层114和第二透明电极层214中的每一个可以使用诸如氧化锡(ZnO：Zinc Oxide)、氧化铟锡(ITO：Indium Tin Oxide)、掺杂锌的氧化铟锡(ZITO：Zinc-doped Indium Tin Oxide)、氧化锌铟(ZIO：Zinc Indium Oxide)、氧化铟镓(GIO：Gallium Indium Oxide)、氧化锌锡(ZTO：Zinc Tin Oxide)、掺杂氟的氧化锡(FTO：Fluorine-doped Tin Oxide)、掺杂镓的氧化锌(GZO：Gallium-doped ZincOxide)、掺杂铝的氧化锌(AZO：Aluminum-doped Zinc Oxide)等透明氧化物层(Transparent Conductive Oxide:TCO)。
第一欧姆图案OL1和第二欧姆图案OL2分别可以包括具有高于第一透明电极层114以及第二透明电极层214中的每一个的导电特性的物质。第一欧姆图案OL1和第二欧姆图案OL2中的每一个可以包括选自于由Au、Ge、Be构成的组中的至少一个，并且可以使用透明氧化物层(Transparent Conductive Oxide:TCO)。例如，第一欧姆图案OL1可以包括Au/Be合金，第二欧姆图案OL2可以包括Au/Ge合金。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，粘结部AD可以布置为填充布置在公共n型半导体层COM_N上的第一半导体结构物SC1与第二半导体结构物SC2之间，并且填充第一半导体结构物SC1以及第二半导体结构物SC2与第三发光部LE3之间。
根据一实施例，粘结部AD可以包括透明的绝缘性物质。粘结部AD可以包括玻璃(glass)、聚合物(polymer)、抗蚀剂(resist)或者聚酰亚胺(polyimide)。例如，粘结部AD可以包括旋涂玻璃(SOG：Spin-On-Glass)、苯并环丁二烯(BCB：BenzoCycloButadiene)、氢硅基喹喔啉(HSQ：Hydrogen SilsesQuioxanes)或者SU-8光致抗蚀剂(photoresist)等。
根据一实施例，在公共n型半导体层COM_N小于第三发光部LE3的情形下，粘结部AD可以布置为围绕公共n型半导体层COM_N的外侧壁。
虽然未示出，但在第一发光部LE1以及第二发光部LE2与第三发光部LE3之间还可以提供有滤色器。滤色器可以使从第三发光部LE3发出的光选择性地通过，并且可以阻断从第一发光部LE1和第二发光部LE2发出的光。
发光元件还可以包括：第一垫PD1，与第一发光部LE1的第一透明电极层114电连接；第二垫PD2，与第二发光部LE2的第二透明电极层214电连接；第三垫PD3，与第三发光部LE3的第二欧姆图案OL2电连接；公共垫CPD，与第一欧姆图案OL1和公共n型半导体层COM_N电连接。
第三发光部LE3的第三n型半导体层305的上部还提供有钝化膜PVT，钝化膜PVT可以包括SiNx、TiNx、TiOx、TaOx、ZrOx、AlxOy以及HfOx中的至少一个。第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD中的每一个可以布置在钝化膜PVT上。
发光元件还可以包括：第一贯通电极VE1，以电连接第一垫PD1与第一透明电极层114之间的方式贯通钝化膜PVT、第三发光部LE3以及粘结部AD；第二贯通电极VE2，以电连接第二垫PD2与第二透明电极层214之间的方式贯通钝化膜PVT、第三发光部LE3以及粘结部AD；第三贯通电极VE3，以电连接第三垫PD3与第二欧姆图案OL2之间的的方式贯通钝化膜PVT和第三发光部LE3的第三贯通电极VE3。
并且，发光元件还可以包括：第四贯通电极VE4，以电连接公共垫CPD与第三n型半导体层305之间的方式贯通钝化膜PVT和第三n型半导体层305；第五贯通电极VE5，以电连接公共垫CPD与公共n型半导体层COM_N之间的方式贯通钝化膜PVT、第三发光部LE3以及粘结部AD。根据一实施例，第五贯通电极VE5可以与暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N电连接。作为一例，第五贯通电极VE5可以布置在发光元件的中央。
第一贯通电极VE1、第二贯通电极VE2、第三贯通电极VE3、第四贯通电极VE4以及第五贯通电极VE5中的每一个可以包括电极层EL和围绕电极层EL的外侧壁的种子层(seedlayer)SL、围绕种子层SL的阻挡层(barrier layer)BL。电极层EL和种子层SD可以包括诸如Cu等金属，阻挡层BL可以包括选自于由Ti、W、Ni、Ta构成的组中的至少一个。例如，阻挡层BL可以包括Ti/W、Ti/Ni、Ta、TaN等。
根据图1b以及图1d示出的一实施例，第一贯通电极VE1与第一垫PD1为一体型，并且将延伸至钝化膜PVT上的部分作为第一垫PD1。第二贯通电极VE2与第一垫PD2为一体型，并且将延伸至钝化膜PVT上的部分作为第二垫PD2。第三贯通电极VE3与第三垫PD3为一体型，并且将延伸至钝化膜PVT上的部分作为第三垫PD3。第四贯通电极VE4以及第五贯通电极VE5与公共垫CPD为一体型，并且将延伸至钝化膜PVT上的部分作为公共垫CPD。
根据图1c所示的另一实施例，可以在第一贯通电极VE1上布置有第一垫PD1，在第二贯通电极VE2上布置有第二垫PD2，在第三贯通电极VE3上布置有第三垫PD3，在第四贯通电极VE4以及第五贯通电极VE5中的每一个上布置有公共垫CPD。第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD中的每一个可以包括选自于由Au、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Hf、Cr、Ti以及Cu构成的组中的至少一个。并且，可以包括上述的列举的物质的合金。
在平面视角，如图1a所示，在基板100具有四边形结构的情形下，第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD可以布置在基板100的边角部分。根据一实施例，在第五贯通电极VE5布置在发光元件的中央时，公共垫CPD可以具有从基板100的边缘向中央部位延伸的结构。通过公共垫CPD从基板100的边缘向中央部位延伸，可以缓解由于公共垫CPD仅布置在边缘而使电流集中在边缘的情形，并且可以将电流分散到更加宽广的区域。
再次参照图1a和图1b，发光元件还可以包括：第一金属图案M1，布置在第一透明电极层114与第一贯通电极VE1之间；第二金属图案M2，布置在第二透明电极层214与第二贯通电极VE2之间；第三金属图案M3，布置在第二欧姆图案OL2与第三贯通电极VE3之间；第四金属图案M4，布置在第一欧姆图案OL1与第四贯通电极VE4之间；以及第五金属图案M5，布置在公共n型半导体层COM_N与第五贯通电极VE5之间。第一金属图案M1、第二金属图案M2、第三金属图案M3、第四金属图案M4以及第五金属图案M5中的每一个可以包括选自于由Ti、Cr、Au、Al构成的组中的至少一个。例如，第一金属图案M1、第二金属图案M2、第三金属图案M3、第四金属图案M4以及第五金属图案M5中的每一个可以包括Cr/Au、Ti/Al或者Cr/Al。
第一金属图案M1可以在第一透明电极层114与第一贯通电极VE1之间提高第一透明电极层114与第一贯通电极VE1之间的欧姆特性。第二金属图案M2可以在第二透明电极层214与第二贯通电极VE2之间提高第二透明电极层214与第二贯通电极VE2之间的欧姆特性。第三金属图案M3可以在第二欧姆图案OL2与第三贯通电极VE3之间提高第二欧姆图案OL2与第三贯通电极VE3之间的欧姆特性。第四金属图案M4可以在第一欧姆图案OL1与第四贯通电极VE4之间提高第一欧姆图案OL1与第四贯通电极VE4之间的欧姆特性。第五金属图案M5可以在公共n型半导体层COM_N和第五贯通电极VE5之间提高公共n型半导体层COM_N与第五贯通电极VE5之间的欧姆特性。
发光元件还可以包括围绕第一贯通电极VE1、第二贯通电极VE2、第三贯通电极VE3、第四贯通电极VE4以及第五贯通电极VE5中的每一个的外侧壁的绝缘膜DL。绝缘膜DL可以包括选自于由SiNx、TiNx、TiOx、TaOx、ZrOx、HfOx、AlxOy以及SiOx构成的组中的至少一个。
参照图1d，发光元件还可以包括：第一焊料结构物SS1，布置在第一垫PD1上；第二焊料结构物SS2，布置在第二垫PD2上；第三焊料结构物SS3，布置在第三垫PD3上；以及第四焊料结构物SS4，布置在公共垫CPD上。作为一例，第一焊料结构物SS1、第二焊料结构物SS2、第三焊料结构物SS3以及第四焊料结构物SS4中的每一个可以具有包括In或者Sn的焊球SD以及层叠包括Ni、Co、Ti或者Fe中的一个的阻挡膜BRL的结构。
虽然在本实施例中以公共垫CPD将公共n型半导体层COM_N以及第三n型半导体层305电连接的情形为示例进行说明，但公共垫CPD也可以电连接第一透明电极层114、第二透明电极层214以及第二欧姆图案OL2。
图3a是用于说明根据本发明的另一实施例的发光元件的平面图，图3b是将图3a的发光元件沿A-A'截取的剖面图。
参照图3a和图3b，发光元件可以包括基板100、在基板100的第一面102上布置于相同平面的第一发光部LE1和第二发光部LE2以及布置在第一发光部LE1和第二发光部LE2上的第三发光部LE3。
根据一实施例，在与基板100的第一面102相面对的第二面104为光提取面的情形下，第三发光部LE3发出红色光，第一发光部LE1发出蓝色光或者绿色光，第二发光部LE2可以发出绿色光或者蓝色光。
第一发光部LE1可以包括公共n型半导体层COM_N和包含垂直层叠的第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1。第二发光部LE2可以包括公共n型半导体层COM_N和包含垂直层叠的第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。第一半导体结构物SC1以及第二半导体结构物SC2可以以彼此相隔的方式布置在公共n型半导体层COM_N上。即，在第一半导体结构物SC1与第二半导体结构物SC2之间可以暴露有公共n型半导体层COM_N。第三发光部LE3可以包括垂直层叠的第三透明电极层314、第三p型半导体层312、第三活性层310以及第三n型半导体层305。
根据一实施例，第一透明电极层114和第二透明电极层214以及第三透明电极层314中的每一个可以使用诸如氧化锡(ZnO：Zinc Oxide)、氧化铟锡(ITO：Indium TinOxide)、掺杂锌的氧化铟锡(ZITO：Zinc-doped Indium Tin Oxide)、氧化锌铟(ZIO：ZincIndium Oxide)、氧化铟镓(GIO：Gallium Indium Oxide)、氧化锌锡(ZTO：Zinc TinOxide)、掺杂氟的氧化锡(FTO：Fluorine-doped Tin Oxide)、掺杂镓的氧化锌(GZO：Gallium-doped Zinc Oxide)、掺杂铝的氧化锌(AZO：Aluminum-doped Zinc Oxide)等透明氧化物层(Transparent Conductive Oxide:TCO)。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，粘结部AD可以布置为填充布置在公共n型半导体层COM_N上的第一半导体结构物SC1与第二半导体结构物SC2之间，并且填充第一半导体结构物SC1以及第二半导体结构物SC2与第三发光部LE3之间。例如，粘结部AD可以包括SOG、BCB、HSQ或者SU-8光致抗蚀剂等透明并且具有粘结特性的物质。
发光元件还可以包括：第一垫PD1，与第一发光部LE1的第一透明电极层114电连接；第二垫PD2，与第二发光部LE2的第二透明电极层214电连接；第三垫PD3，与第三发光部LE3的第三透明电极层314电连接；公共垫CPD，与第三n型半导体层305和公共n型半导体层COM_N电连接。
在第三发光部LE3的第三n型半导体层305的上部还提供有钝化膜PVT，并且第一垫PD1、第二垫PD2以及第三垫PD3中的每一个可以布置在钝化膜PVT上，公共垫CPD可以贯通钝化膜PVT而使第三n型半导体层305和公共n型半导体层COM_N电连接。
发光元件还可以包括：第一贯通电极VE1，以电连接第一垫PD1与第一透明电极层114之间的方式贯通钝化膜PVT、第三发光部LE3以及粘结部AD；第二贯通电极VE2，以电连接第二垫PD2与第二透明电极层214之间的方式贯通钝化膜PVT、第三发光部LE3以及粘结部AD；第三贯通电极VE3，以电连接第三垫PD3与第三透明电极314之间的的方式贯通钝化膜PVT和第三发光部LE3。根据一实施例，第一贯通电极VE1和第二贯通电极VE2分别可以具有相同高度(height)。
并且，发光元件还可以包括贯通第三发光部LE3和粘结部AD以使与第三n型半导体层305电接触的公共垫CPD与公共n型半导体层COM_N电连接的第四贯通电极VE4。根据一实施例，第四贯通电极VE4可以布置在第一半导体结构物SC1与第二半导体结构物SC2之间。作为一例，第四电极VE4可以布置在基板100的中央。
第一贯通电极VE1、第二贯通电极VE2、第三贯通电极VE3以及第四贯通电极VE4中的每一个可以包括电极层EL和围绕电极层EL的外侧壁的种子层SL、围绕种子层SL的阻挡层BL。电极层EL和种子层SL可以包括诸如Cu等金属，阻挡层BL可以包括选自于由Ti、W、Ni、Ta构成的组中的至少一个。例如，阻挡层BL可以包括Ti/W、Ti/Ni、Ta/TaN。
在平面视角，在基板100具有四边形结构的情形下，第一垫PD1、第二垫PD2以及第三垫PD3中的每一个可以布置在基板100的边角部分，公共垫CPD可以布置在基板100的中央。
发光元件还可以包括：第一金属图案M1，布置在第一透明电极层114与第一贯通电极VE1之间；第二金属图案M2，布置在第二透明电极层214与第二贯通电极VE2之间；第三金属图案M3，布置在第三透明电极层314与第三贯通电极VE3之间；第四金属图案M4，布置在公共n型半导体层COM_N与第四贯通电极VE4之间。第一金属图案M1、第二金属图案M2、第三金属图案M3、第四金属图案M4中的每一个可以包括选自于由Ti、Cr、Au、Al构成的组中的至少一个。例如，第一金属图案M1、第二金属图案M2、第三金属图案M3、第四金属图案M4中的每一个可以包括Cr/Au、Ti/Al或者Cr/Al。
发光元件还可以包括围绕第一贯通电极VE1、第二贯通电极VE2、第三贯通电极VE3以及第四贯通电极VE4中的每一个的外侧壁的绝缘膜DL。
由于在图3a以及图3b中没有详细说明的关于发光元件的结构和特性与图1a和图1b中说明的发光元件的构成和特性相同，因此省略其详细说明。
图4是用于说明根据本发明的又一实施例的发光元件的剖面图。图4的发光元件的平面图参照图3a。
参照图3a和图4，发光元件可以包括基板100、在基板100的第一面102上布置于相同平面的第一发光部LE1和第二发光部LE2以及布置在第一发光部LE1和第二发光部LE2上的第三发光部LE3。与基板100的第一面102相面对的第二面104可以是光提取面。
第一发光部LE1可以包括公共n型半导体层COM_N和包含垂直层叠的第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1。第二发光部LE2可以包括公共n型半导体层COM_N和包含垂直层叠的第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。第一半导体结构物SC1以及第二半导体结构物SC2可以以彼此相隔的方式布置在公共n型半导体层COM_N上。即，在第一半导体结构物SC1与第二半导体结构物SC2之间可以暴露有公共n型半导体层COM_N。
第三发光部LE3可以包括垂直层叠的第三透明电极层314、第三p型半导体层312、第三活性层310以及第三n型半导体层305。根据一实施例，第三发光部LE3可以包括将第三透明电极层314、第三p型半导体层312以及第三活性层310的一部分蚀刻而暴露第三n型半导体层305的一部分的孔HL。第三发光部LE3的孔HL可以是对应于暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N的至少一部分的位置。并且，孔HL的宽度W1可以小于暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N的宽度W2。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，粘结部AD可以布置为填充布置在公共n型半导体层COM_N上的第一半导体结构物SC1与第二半导体结构物SC2之间，并且填充第一半导体结构物SC1以及第二半导体结构物SC2与第三发光部LE3之间。根据一实施例，粘结部AD可以布置为填充第三发光部LE3的孔HL内部。
发光元件还可以包括与第一透明电极层114电连接的第一贯通电极VE1和第一垫PD1、与第二透明电极层214电连接的第二贯通电极VE2和第二垫PD2、与第三透明电极层314电连接的第三贯通电极VE3和第三垫PD3、与第三n型半导体层305以及公共n型半导体层COM_N电连接的第四贯通电极VE4和公共垫CPD。发光元件还可以包括第三n型半导体层305上的钝化膜PVT和围绕第一贯通电极VE1、第二贯通电极VE2以及第三贯通电极VE3中的每一个的外侧壁的绝缘膜DL。根据一实施例，在第四贯通电极VE4的外侧壁可以不布置有绝缘膜DL。
根据一实施例，公共垫CPD可以贯通钝化膜PVT而与第三n型半导体层305电接触。与公共垫CPD电连接的第四贯通电极VE4可以贯通第三n型半导体层305而布置在第三发光部LE3的孔HL内。虽然在第四贯通电极VE4的外侧壁没有布置绝缘膜DL，但可以通过在第三发光部LE3的孔HL内部布置包括透明的绝缘性物质的粘结部AD而使第三发光部LE3的第三活性层310、第三p型半导体层312以及第三透明电极层314绝缘。并且，由于第一半导体结构物SC1与第二半导体结构物SC2之间也填充有粘结部AD，因此与公共n型半导体层COM_N电接触的第四贯通电极VE4可以与第一半导体结构物SC1和第二半导体结构物SC2绝缘。
由于在图4中没有详细说明的关于发光元件的结构和特性与图1a和图1b、图3a和图3b中说明的发光元件的构成和特性相同，因此省略其详细说明。
图5a和图5b是用于说明根据本发明的又一实施例的发光元件的剖面图。图5a和图5b的发光元件的平面图参照图3a。
参照图3a和图5a和图5b，发光元件可以包括基板100、在基板100的第一面102上布置于相同平面的第一发光部LE1和第二发光部LE2以及布置在第一发光部LE1和第二发光部LE2上的第三发光部LE3。与基板100的第一面102相面对的第二面104可以是光提取面。
第一发光部LE1可以包括公共n型半导体层COM_N和包含垂直层叠的第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1。第二发光部LE2可以包括公共n型半导体层COM_N和包含垂直层叠的第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。第一半导体结构物SC1以及第二半导体结构物SC2可以以彼此相隔的方式布置在公共n型半导体层COM_N上。即，在第一半导体结构物SC1与第二半导体结构物SC2之间可以暴露有公共n型半导体层COM_N。
第三发光部LE3可以包括垂直层叠的第三透明电极层314、第三p型半导体层312、第三活性层310以及第三n型半导体层305。根据一实施例，第三发光部LE3可以包括将第三透明电极层314、第三p型半导体层312以及第三活性层310的一部分蚀刻而暴露第三n型半导体层305的一部分的孔HL。第三发光部LE3的孔HL可以是对应于暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N的至少一部分的位置。并且，孔HL的宽度W1可以小于暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N的宽度W2。
发光元件还可以包括：第一钝化膜PVT1，在第一透明电极层114上覆盖第一半导体结构物SC1；第二钝化膜PVT2，在第二透明电极层214上覆盖第二半导体结构物SC2；第三钝化膜PVT3，在第三透明电极层314上覆盖第三发光部LE3的一面；以及第四钝化膜PVT4，在第三n型半导体层305上覆盖与第三发光部LE3的一面相面对的另一面。例如，第一钝化膜PVT1、第二钝化膜PVT2、第三钝化膜PVT3以及第四钝化膜PVT4中的每一个可以是包括由选自于SiNx、TiNx、TiOx、TaOx、ZrOx、AlxOy以及HfOx等构成的组中的至少一个的绝缘性物质。
根据一实施例，由于布置在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N上没有分别布置有第一钝化膜PVT1和第二钝化膜PVT2，因此可以暴露布置在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N。并且，由于第三钝化膜PVT3没有布置在孔HL的底面，因此可以暴露孔HL底面的第三n型半导体层305。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，粘结部AD可以布置为填充布置在公共n型半导体层COM_N上的第一半导体结构物SC1与第二半导体结构物SC2之间，并且填充第一半导体结构物SC1以及第二半导体结构物SC2与第三发光部LE3之间。根据一实施例，粘结部AD可以布置为填充第三发光部LE3的孔HL内部。
根据一实施例，粘结部AD可以包括透明、具有导电性并且具有粘结特性的物质。例如，粘结部AD可以包括透明氧化物层(Transparent Conductive Oxide:TCO)、各向同性导电性粘结剂(Isotropic Conductive Adhesives：ICAs)、各向异性导电性粘结剂(anisotropic conductive adhesives：ACAs)等物质。
发光元件还可以包括与第一透明电极层114电连接的第一贯通电极VE1和第一垫PD1、与第二透明电极层214电连接的第二贯通电极VE2和第二垫PD2、与第三透明电极层314电连接的第三贯通电极VE3和第三垫PD3、与第三n型半导体层305电连接的第四贯通电极VE4和公共垫CPD。并且，发光元件还可以包括在第三n型半导体层305上围绕钝化膜PVT和第一贯通电极VE1、第二贯通电极VE2以及第三贯通电极VE3中的每一个的外侧壁的绝缘膜DL。根据一实施例，在第四贯通电极VE4的外侧壁可以不布置有绝缘膜DL。
根据如图5a所示的一实施例，第四贯通电极VE4可以贯通钝化膜PVT而与第三n型半导体层305的一面电接触。如前所述，可以通过使粘结部AD包括具有导电性的物质，从而使第四贯通电极VE4与第三n型电极305的一面电连接，并且通过第三发光部LE3的孔HL暴露的第三n型半导体层305可以与粘结部AD电接触。并且，粘结部AD可以与暴露在第一半导体结构物SC1和第二半导体结构物SC2之间的公共n型半导体层COM_N电接触。因此，公共垫CPD可以通过第四贯通电极VE4与第三n型半导体层305、粘结部AD以及公共n型半导体层COM_N电连接。
根据图5b示出的另一实施例，第四贯通电极VE4可以贯通钝化膜PVT以及第三发光部LE3的第三n型半导体层305而与第三n型半导体层305电连接。在此情形下，可以通过使第四贯通电极VE4的外侧壁与第三n型半导体层305电接触，从而增加第四贯通电极VE4和第三n型半导体层305接触的面积。并且，第四贯通电极VE4可以与填充在第三发光部LE3的孔HL的粘结部AD电接触。并且，粘结部AD可以与暴露在第一半导体结构物SC1和第二半导体结构物SC2之间的公共n型半导体层COM_N电接触。因此，公共垫CPD可以通过第四贯通电极VE4与第三n型半导体层305、粘结部AD以及公共n型半导体层COM_N电连接。
虽然在图5b中示出为第四贯通电极VE4贯通钝化膜PVT以及第三发光部LE3的第三n型半导体层305，但第四贯通电极VE4也可以贯通钝化膜PVT以及第三发光部LE3的第三n型半导体层305，并且贯通粘结部AD的至少一部分。或者，第四贯通电极VE4也可以贯通钝化膜PVT以及第三发光部LE3的第三n型半导体层305，并且贯通粘结部AD而与暴露在第一半导体结构物SC1和第二半导体结构物SC2之间的公共n型半导体层COM_N接触。
由于在图5a和图5b中没有详细说明的关于发光元件的构成和特性与图1a和图1b、图3a和图3b、图4a和图4b中说明的发光元件的构成和特性相同，因此省略其详细说明。
图6是用于说明根据本发明的又一实施例的发光元件的剖面图。图6的发光元件的平面图参照图3a。
参照图3a和图6，发光元件可以包括基板100、在基板100的第一面102上布置于相同平面的第一发光部LE1和第二发光部LE2以及布置在第一发光部LE1和第二发光部LE2上的第三发光部LE3。与基板100的第一面102相面对的第二面104可以是光提取面。
第一发光部LE1可以包括公共n型半导体层COM_N和包含垂直层叠的第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1。第二发光部LE2可以包括公共n型半导体层COM_N和包含垂直层叠的第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。第一半导体结构物SC1以及第二半导体结构物SC2可以以彼此相隔的方式布置在公共n型半导体层COM_N上。即，在第一半导体结构物SC1与第二半导体结构物SC2之间可以暴露有公共n型半导体层COM_N。
第三发光部LE3可以包括垂直层叠的第三n型半导体层305、第三活性层310、第三p型半导体层312、以及第三透明电极层314。根据一实施例，第三发光部LE3可以包括将第三透明电极层314、第三p型半导体层312以及第三活性层310的一部分蚀刻而暴露第三n型半导体层305的一部分的孔HL。第三发光部LE3的孔HL可以是对应于暴露在第一半导体结构物SC1和第二半导体结构物SC2之间的公共n型半导体层COM_N的至少一部分的位置。并且，孔HL的宽度W1可以小于暴露在第一半导体结构物SC1和第二半导体结构物SC2之间的公共n型半导体层COM_N的宽度W2。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，粘结部AD可以布置为填充布置在公共n型半导体层COM_N上的第一半导体结构物SC1与第二半导体结构物SC2之间，并且填充第一半导体结构物SC1以及第二半导体结构物SC2与第三发光部LE3之间。例如，粘结部AD可以包括SOG、BCB、HSQ或者SU-8光致抗蚀剂等透明并且具有粘结特性的物质。
发光元件还可以包括：与第一发光部LE1电连接的第一透明电极层114和第一垫PD1；与第二透明电极层214电连接的第二贯通电极VE2和第二垫PD2；与第三透明电极层314电连接的第三贯通电极VE3和第三垫PD3；与第三n型半导体层305和公共n型半导体层COM_N电连接的第四贯通电极VE4和公共垫CPD。
发光元件还可以包括：钝化膜PVT，布置在第三透明电极层314上；绝缘膜DL，围绕第一贯通电极VE1和第二贯通电极VE2中的每一个的外侧壁。根据一实施例，钝化膜PVT可以填充第三发光部LE3的孔HL，并且向第三透明电极层314的上部面延伸。并且，第三贯通电极VE3和第四贯通电极VE4中的每一个的外侧壁可以不布置有绝缘膜DL。
根据一实施例，第三贯通电极VE3可以贯通钝化膜PVT而与第三透明电极层314电接触。由于第三贯通电极VE3通过钝化膜PVT而与外部绝缘，因此可以不需要围绕第三贯通电极VE3的外侧壁的附加绝缘膜DL。
根据一实施例，第四贯通电极VE4可以贯通填充第三发光部LE3的孔HL的钝化膜PVT、第三n型半导体层305以及粘结部AD。由于第四贯通电极VE4贯通填充有钝化膜PVT的孔HL，因此可以不需要围绕第四贯通电极VE4的外侧壁的绝缘膜DL。并且，由于绝缘膜DL不围绕外侧壁，因此在第四贯通电极VE4贯通第三n型半导体层305的期间内，可以使第四贯通电极VE4的外侧壁与第三n型半导体层305电接触，从而增加第四贯通电极VE4和第三n型半导体层305所接触的面积。并且，第四贯通电极VE4可以贯通包括绝缘性物质的粘结部AD而与公共n型半导体层COM_N电接触。据此，第四贯通电极VE4可以与第三n型半导体层305和公共n型半导体层COM_N电接触。
由于在图6中没有详细说明的关于发光元件的结构和特性与图1a、图1b、图3a、图3b、图4a、图4b、图5a以及图5b中说明的发光元件的构成和特性相同，因此省略其详细说明。
图7是用于说明根据本发明的又一实施例的发光元件的剖面图。图7的发光元件的平面图参照图3a。
参照图3a和图7，发光元件可以包括基板100、在基板100的第一面102上布置于相同平面的第一发光部LE1和第二发光部LE2以及布置在第一发光部LE1和第二发光部LE2上的第三发光部LE3。与基板100的第一面102相面对的第二面104可以是光提取面。
第一发光部LE1可以包括公共n型半导体层COM_N和包含垂直层叠的第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1。第二发光部LE2可以包括公共n型半导体层COM_N和包含垂直层叠的第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。第一半导体结构物SC1以及第二半导体结构物SC2可以以彼此相隔的方式布置在公共n型半导体层COM_N上。即，在第一半导体结构物SC1与第二半导体结构物SC2之间可以暴露有公共n型半导体层COM_N。
第三发光部LE3可以包括垂直层叠的第三n型半导体层305、第三活性层310以及第三p型半导体层312、第三透明电极层314。根据一实施例，第三发光部LE3可以包括将第三透明电极层314、第三p型半导体层312以及第三活性层310的一部分蚀刻而暴露第三n型半导体层305的一部分的孔HL。第三发光部LE3的孔HL可以是对应于暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N的至少一部分的位置。并且，孔HL的宽度W1可以小于暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N的宽度W2。
发光元件还可以包括：第一钝化膜PVT1，在第一透明电极层114上覆盖第一半导体结构物SC1；第二钝化膜PVT2，在第二透明电极层214上覆盖第二半导体结构物SC2；第三钝化膜PVT3，在第三透明电极层314上覆盖第三发光部LE3的一面，并且填充第三发光部LE3的孔HL。例如，第一钝化膜PVT1、第二钝化膜PVT2以及第三钝化膜PVT3中的每一个可以是包括选自于由SiNx、TiNx、TiOx、TaOx、ZrOx、HfOx、AlxOy以及SiOx构成的组中的至少一个的绝缘物质。根据一实施例，由于布置在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N上没有分别布置有第一钝化膜PVT1和第二钝化膜PVT2，因此布置在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N可以被暴露。
发光元件还可以包括：第一钝化膜PVT1，覆盖第一半导体结构物SC1的上部面和侧面；第二钝化膜PVT2，覆盖第二半导体结构物SC2的上部面和侧面；第三钝化膜PVT3，覆盖第三发光部LE3的孔HL的内侧壁和第三透明电极层314的上部面及侧面。例如，第一钝化膜PVT1、第二钝化膜PVT2以及第三钝化膜PVT3中的每一个可以是包括选自于由SiNx、TiNx、TiOx、TaOx、ZrOx、HfOx、AlxOy以及SiOx构成的组中的至少一个的绝缘物质。可以通过第一钝化膜PVT1、第二钝化膜PVT2、第三钝化膜PVT3而暴露公共n型半导体层COM_N和第三n型半导体层305的至少一部分。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，粘结部AD可以布置为填充布置在公共n型半导体层COM_N上的第一半导体结构物SC1与第二半导体结构物SC2之间，并且填充第一半导体结构物SC1以及第二半导体结构物SC2与第三发光部LE3之间。根据一实施例，粘结部AD可以布置为填充第三发光部LE3的孔HL内部。
根据一实施例，粘结部AD可以包括透明且具有导电性并且具有粘结特性的物质。例如，粘结部AD可以包括透明氧化物层(Transparent Conductive Oxide:TCO)、各向同性导电性粘结剂(Isotropic Conductive Adhesives：ICAs)、各向异性导电性粘结剂(anisotropic conductive adhesives：ACAs)等物质。
发光元件还可以包括围绕第一贯通电极VE1和第二贯通电极VE2中的每一个的外侧壁的绝缘膜DL。根据一实施例，在第三贯通电极VE3和第四贯通电极VE4中的每一个的外侧壁可以不布置有绝缘膜DL。
根据一实施例，第三贯通电极VE3可以贯通钝化膜PVT3而与第三透明电极层314电接触。由于第三贯通电极VE3通过钝化膜PVT而与外部绝缘，因此可以不需要围绕第三贯通电极VE3的外侧壁的附加绝缘膜DL。
根据一实施例，第四贯通电极VE4可以贯通填充第三发光部LE3的孔HL的第三钝化膜PVT3、第三n型半导体层305以及粘结部AD。第四贯通电极VE4通过贯通填充有第三钝化膜PVT3的孔HL，可以不需要围绕第四贯通电极VE4的外侧壁的绝缘膜DL。并且，由于绝缘膜DL不围绕外侧壁，因此在第四贯通电极VE4贯通第三n型半导体层305的期间内，可以通过使第四贯通电极VE4的外侧壁与第三n型半导体层305电接触，从而增加第四贯通电极VE4和第三n型半导体层305相接触的面积。并且，第四贯通电极VE4可以贯通包括绝缘性物质的粘结部AD而与公共n型半导体层COM_N电接触。并且，粘结部AD可以与暴露在第一半导体结构物SC1与第二半导体结构物SC2之间的公共n型半导体层COM_N电接触。因此，公共垫CPD可以通过第四贯通电极VE4而与第三n型半导体层305、粘结部AD以及公共n型半导体层COM_N电连接。
由于在图7中没有详细说明的关于发光元件的结构和特性与图1a、图1b、图3a、图3b、图4a、图4b、图5a、图5b以及图6中说明的发光元件的构成和特性相同，因此省略其详细说明。
图8a和图8b是用于说明根据本发明的又一实施例的发光元件的剖面图。图8a和图8b的发光元件的平面图参照图3a。
参照图3a、图8a和图8b，发光元件可以包括基板100、在基板100的第一面102上布置于相同平面的第一发光部LE1和第二发光部LE2以及布置在第一发光部LE1和第二发光部LE2上的第三发光部LE3。与基板100的第一面102相面对的第二面104可以是光提取面。
第一发光部LE1可以包括垂直层叠的第一n型半导体层105、第一活性层110、第一p型半导体层112以及第一透明电极层114。第二发光部LE2可以包括垂直层叠的第二n型半导体层205、第二活性层210、第二p型半导体层212以及第二透明电极层214。第三发光部LE3可以包括垂直层叠的第三透明电极层314、第三p型半导体层312、第三活性层310以及第三n型半导体层305。
根据图8a示出的一实施例，基板100可以采用Si、SiC等导电性基板100。第一发光部LE1和第二发光部LE2彼此相隔，可以通过第一发光部LE1和第二发光部LE2暴露基板100的一部分。第一发光部LE1可以通过第一粘合层BDL1而粘合到基板100的第一面102上。第二发光部LE2可以与第一发光部LE1相隔而通过第二粘合层BDL2粘合到基板100的第一面102上。例如，第一粘合层BDL1和第二粘合层BDL2可以包括诸如焊料(solder)或者金属粘合物质(例如，Au、AuSn、CuSn等)、透明氧化物层(Transparent Conductive Oxide:TCO)、各向同性导电性粘结剂(Isotropic Conductive Adhesives：ICAs)、各向异性导电性粘结剂(anisotropic conductive adhesives：ACAs)等导电性物质。第一发光部LE1的第一n型半导体层105可以通过第一粘合层BDL1而与基板100电连接，第二发光部LE2的第二n型半导体层205可以通过第二粘合层BDL2而与基板100电连接。因此，基板100、第一n型半导体层105以及第二n型半导体层205可以彼此电连接。
根据在图8b中示出的另一实施例，基板100可以是非导电性基板100。第一发光部LE1和第二发光部可以彼此相隔而布置，在第一发光部LE1和第二发光部LE2与基板100的第一面102之间可以布置有粘合层BDL。第一发光部LE1和第二发光部LE2可以通过粘合层BDL而在基板100的第一面102上彼此相隔地粘合。例如，粘合层BDL可以包括诸如金属图案和焊料(solder)或者金属粘合物质(例如，Au、AuSn、CuSn等)、透明氧化物层(TransparentConductive Oxide:TCO)、各向同性导电性粘结剂(Isotropic Conductive Adhesives：ICAs)、各向异性导电性粘结剂(anisotropic conductive adhesives：ACAs)等导电性物质。粘合层BDL可以与第一发光部LE1的第一n型半导体层105电连接，并且与第二发光部LE2的第二n型半导体层205电连接。并且，可以向第一发光部LE1与第二发光部LE2之间延伸。因此，粘合层BDL、第一n型半导体层105以及第二n型半导体层205可以彼此电连接。
参照图8a和图8b，第三发光部LE3可以包括将第三透明电极层314、第三p型半导体层312以及第三活性层310的一部分蚀刻而暴露第三n型半导体层305的一部分的孔HL。图8a中，第三发光部LE3的孔HL可以是与暴露在第一发光部LE1和第二发光部LE2之间的基板100的至少一部分对应的位置。并且，孔HL的宽度W1可以小于暴露在第一发光部LE1与第二发光部LE2之间的基板100的宽度W2。在图8b中，第三发光部LE3的孔HL可以是与暴露在第一发光部LE1和第二发光部LE2之间的粘合层BDL的至少一部分对应的位置。并且，孔HL的宽度W1可以小于暴露在第一发光部LE1与第二发光部LE2之间的粘合层BDL的宽度W2。
发光元件还可以包括在第一发光部LE1及第二发光部LE2与第三发光部LE3之间粘结第一发光部LE1及第二发光部LE2与第三发光部LE3之间的粘结部AD。作为一例，可以布置为填充布置在基板100的第一发光部LE1与第二发光部LE2之间，并填充第一发光部LE1和第二发光部LE2与第三发光部LE3之间。例如，粘结部AD可以包括SOG、BCB、HSQ或者SU-8光致抗蚀剂等透明并且具有粘结特性的物质。根据一实施例，发光元件可以布置为填充第三发光部LE3的孔HL。
发光元件还可以包括与第一透明电极层114电连接的第一贯通电极VE1和第一垫PD1、与第二透明电极层214电连接的第二贯通电极VE2和第二垫PD2、与第三透明电极层314电连接的第三贯通电极VE3和第三垫PD3。根据图8a的一例，还可以包括电连接第三n型半导体层305和基板100而与第一n型半导体层105、第二n型半导体层205以及第三n型半导体层305电连接的第四贯通电极VE4和公共垫CPD。根据图8b的另一例，还可以包括电连接第三n型半导体层305和粘合层BDL而与第一n型半导体层105、第二n型半导体层205以及第三n型半导体层305电连接的第四贯通电极VE4和公共垫CPD。
发光元件还可以包括布置在第三n型半导体层305上的钝化膜PVT和围绕第一贯通电极VE1、第二贯通电极VE2以及第三贯通电极VE3中的每一个的外侧壁的绝缘膜DL。
根据一实施例，公共垫CPD可以贯通钝化膜PVT而与第三n型半导体层305电接触。与公共垫CPD电连接的第四贯通电极VE4可以贯通第三n型半导体层305而布置在第三发光部LE3的孔HL内。虽然在第四贯通电极VE4的外侧壁没有布置绝缘膜DL，但可以通过在第三发光部LE3的孔HL内部布置包括绝缘性物质的粘结部AD，从而与第三发光部LE3的第三活性层310、第三p型半导体层312以及第三透明电极层314绝缘。并且，由于第一发光部LE1与第二发光部LE2之间也填充有粘结部AD，因此与基板100或者粘合层BDL电接触的第四贯通电极VE4可以与第一发光部LE1的侧面和第二发光部LE2的侧面中的每一个绝缘。
由于在图8a和8b中没有详细说明的关于发光元件的结构和特性与图1a和图1b、图3a、图3b、图4a、图4b、图5a、图5b、图6、图7a和图7b中说明的发光元件的构成和特性相同，因此省略其详细说明。
以下，说明根据本发明的一实施例的制造发光元件的方法。本实施例中示例性地说明图1a和图1d中说明的制造发光元件的方法。
图9a至图26a是用于说明根据本发明的一实施例的发光元件的制造方法的剖面图，图9b至图26b为将图9a至图26a的发光元件沿A-A'截取的剖面图。
参照图9a和图9b，在第一基板100上可以生长公共n型半导体层COM_N。
基板100可以包括布置有第一发光部LE1的第一区域AR1和布置有第二发光部LE2的第二区域AR2。
可以利用金属有机化学气相沉积(MOCVD：Metal-Organic Chemical VaporDeposition)、分子束外延(MBE：Molecular Beam Epitaxy)，水解气相外延(HVPE：HydrideVapor Phase Epitaxy)，金属有机氯化物(MOC：Metal-Organic Chloride)等生长方法形成公共n型半导体层COM_N。
参照图10a和图10b，可以以暴露基板100的第一区域AR1的方式在公共n型半导体层COM_N上形成第一掩模图案MS1，使第一活性层110和第一p型半导体层112在第一区域AR1上依次生长。作为一例，第一掩模图案MS1可以包括SiOx或者SiNx。
第一活性层110和第一p型半导体层112可以通过MOCVD、MBE、HVPE或者MOC等生长方法而形成。
在形成第一活性层110和第一p型半导体层112后可以去除第一掩模图案MS1。
参照图11a和图11b，可以在公共n型半导体层COM_N上形成第二掩模图案MS2，以暴露基板100的第二区域AR2，并使第二活性层210和第二p型半导体层212在第二区域AR2上依次生长。作为一例，第二掩模MS2可以包括SiOx或者SiNx。
第二活性层210和第二p型半导体层212可以通过MOCVD、MBE、HVPE或者MOC等生长方法而形成。
可以在形成第二活性层210和第二p型半导体层212后去除第二掩模图案MS2。
参照图12a和图12b，可以在第一p型半导体层112和第二p型半导体层212的上部分别形成第一透明电极层114和第二透明电极层214。
作为一例，可以在形成有第一p型半导体层112和第二p型半导体层212的第一基板100上利用通常的沉积工序，例如，化学气相沉积(Chemical Vapor Deposition:CVD)、物理气象沉积(Physical Vapour Deposition:PVD)等工序而形成透明电极物质膜。可以通过在透明电极物质膜上形成第三掩模图案(未示出)，并且将第三掩模用作蚀刻掩模而蚀刻透明电极物质膜，从而分别形成第一透明电极层114和第二透明电极层214。在形成第一透明电极层114和第二透明电极层214后，可以去除第三掩模图案。
据此，可以在公共n型半导体层COM_N分别形成包括第一活性层110、第一p型半导体层112以及第一透明电极层114的第一半导体结构物SC1和包括第二活性层210、第二p型半导体层212以及第二透明电极层214的第二半导体结构物SC2。
并且，可以在第一基板100上分别形成包括公共n型半导体层COM_N和第一半导体结构物SC1的第一发光部LE1和包括公共n型半导体层COM_N和第二半导体结构物SC2的第二发光部LE2。
参照图13a和图13b，可以通过MOCVD、MBE、HVPE或者MOC等生长方法在第二基板300上形成第三n型半导体层305、第三活性层310以及第三p型半导体层312。
参照图14a和图14b，可以通过蚀刻第三p型半导体层312和第三活性层310而形成暴露第三n型半导体层305的孔HL。作为一例，在蚀刻工序期间内，第三n型半导体层305的一部分可以被蚀刻。
参照图15a和图15b，可以在孔HL内部形成第一欧姆图案OL1。
作为一例，可以在形成有孔HL的第三p型半导体层312、第三活性层310以及第三n型半导体层305上共形地(conformally)形成第一欧姆膜(未示出)。例如，第一欧姆膜可以包括Au/Be合金。第一欧姆膜可以以与孔HL内的第三n型半导体层305电接触的方式被蚀刻而形成第一欧姆图案OL1。在形成第一欧姆图案OL1后，可以进行400℃以上的退火(annealing)。
根据一实施例，第一欧姆图案OL1可以形成为与孔HL内侧壁的第三活性层310和第三p型半导体层312相隔。
参照图16a和图16b，可以在第三p型半导体层312上形成第三欧姆图案。
作为一例，可以在第三p型半导体层312上共形地形成第二欧姆膜(未示出)。例如，第二欧姆膜可以包括Au/Ge合金。可以蚀刻第二欧姆膜而在第三p型半导体层312上形成第二欧姆图案OL2。在形成第二欧姆图案OL2后，可以进行400℃以上的退火。
据此，可以形成包括第三n型半导体层305、第三活性层310、第三p型半导体层312、第一欧姆图案OL1和第二欧姆图案OL2的第三发光部LE3。
参照图17a和图17b，可以以翻转第二基板300的方式使第一欧姆图案OL1和第二欧姆图案OL2布置为与第一基板100的第一透明电极114和第二透明电极层214相面对。
可以在第一基板100上涂覆粘结部AD，并且粘结第二基板300后，进行热处理而在第一基板100上粘结第一发光部LE1和第二发光部LE2，并在第二基板300上粘结第三发光部LE3。粘结部AD可以包括透明且具有粘结特性的诸如SOG、BCB、HSQ或者SU-8光致抗蚀剂等物质。
并且，可以通过激光剥离(Laser Lift-Off:LLO)工序而去除第二基板300。
参照图18a和图18b，可以在第三n型半导体层305上形成钝化膜PVT。钝化膜PVT可以包括诸如SiOx或者SiNx等绝缘物。
参照图19a和图19b，可以通过在钝化膜PVT上形成第四掩模图案(未示出)后，将第四掩模图案用作蚀刻掩模而形成暴露第一透明电极层114的第一通孔VA1、暴露第二透明电极层214的第二通孔VA2、暴露第二欧姆图案OL2的第三通孔VA3、暴露第一欧姆图案OL1的第四通孔VA4以及暴露公共n型半导体层COM_N的第五通孔VA5。
作为一例，在基板100为四边形的情形下，第一通孔VA1、第二通孔VA2、第三通孔VA3以及第四通孔VA4中的每一个可以形成于基板100的边角，第五通孔VA5可以形成于基板100的中央。
第四掩模图案MS4可以包括光致抗蚀剂。在形成第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5后，可以去除第四掩模图案。
参照图20a和图20b，可以利用原子层沉积(ALD：Atomic Layer Deposition)工序或等离子增强化学气象沉积(PECVD：Plasma Enhanced CVD:PECVD)工序而共形地在形成有第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5的第一发光部LE1、第二发光部LE2以及第三发光部LE3上形成绝缘膜DL。绝缘膜DL可以包括针对于钝化膜PVT和以一蚀刻剂(etchant)具有蚀刻选择比的物质。例如，在钝化膜PVT包括SiOx的情形下，绝缘膜DL可以包括选自于由SiNx、TiNx、TiOx、TaOx、ZrOx、AlxOy以及HfOx构成的组中的至少一个。
接下来，可以不用掩模而各向异性(anisotropy)地蚀刻绝缘膜DL，从而可以蚀刻在钝化膜PVT的上部和第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5中的每一个的底面形成的绝缘膜DL，并且在第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5中的每一个的内侧壁残留有绝缘膜DL。
参照图21a和图21b，通过在形成有绝缘膜DL的第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5中的每一个的底面和钝化膜PVT上部利用诸如溅射(sputtering)工序等各向异性沉积工序而形成金属图案。金属图案中的每一个可以包括Cr/Al、Cr/Au或者Ti/Al合金。
金属图案可以包括：第一金属图案M1，形成于第一通孔VA1底面；第二金属图案M2，形成于第二通孔VA2底面；第三金属图案M3，形成于第三通孔VA3底面；第四金属图案M4，形成于第四通孔VA4底面；第五金属图案M5，形成于第五通孔VA5底面；以及第六金属图案M6，形成于钝化膜PVT上。
参照图22a和图22b，可以在形成有第一金属图案M1、第二金属图案M2、第三金属图案M3、第四金属图案M4、第五金属图案M5以及第六金属图案M6的第一发光部LE1、第二发光部LE2以及第三发光部LE3上共形地依次形成缓冲膜BL以及种子膜SL。缓冲膜BL可以包括Ta合金、TiW合金或者TiNi合金。种子层SL可以包括Cu。根据一实施例，缓冲膜BL和种子层SL可以不填埋分别形成有第一金属图案M1、第二金属图案M2、第三金属图案M3、第四金属图案M4以及第五金属图案M5的第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5中的每一个而共形地形成。
参照图23a和图23b，可以在种子层SL上形成第五掩模图案MS5。第五掩图案MS5可以包括光致抗蚀剂。第五掩模图案MS5可以包括暴露形成有种子层SD的第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5的开口。
开口可以包括：第一开口OP1，暴露第一通孔VA1；第二开口OP2，暴露第二通孔VA2；第三开口OP3，暴露第三通孔VA3；第四开口OP4，暴露通孔VA4和第五通孔VA5。
作为一例，在第一通孔VA1、第二通孔VA2、第三通孔VA3以及第四通孔VA4中的每一个形成于基板100的边角，第五通孔VA5形成于基板100的中央的情形下，第一开口OP1、第二开口OP2以及第三开口OP3可以分别形成于基板100的边角，并且第四开口OP4可以具有从一边角向基板100的中央延伸的结构。
参照图24a和图24b，可以利用种子层SL以金属镀覆(plating)工序分别形成填埋第一通孔VA1、第二通孔VA2、第三通孔VA3、第四通孔VA4以及第五通孔VA5，并且填充第一开口OP1、第二开口OP2、第三开口OP3以及第四开口OP4的电极层。
电极层可以包括：第一电极层EL1，填充第一通孔VA1和第一开口OP1；第二电极层EL2，填充第二通孔VA2和第二开口OP2；第三电极层EL3，填充第三通孔VA3和第三开口OP3；第四电极层EL4，填充第四通孔VA4、第五通孔VA5以及第四开口OP4。
选择性地，由于电极层EL1、EL2、EL3、EL4通过金属镀覆工序形成，因此可以形成为高于第五掩模图案MS5。因此，可以通过对电极层EL1、EL2、EL3、EL4的上部面使用诸如化学机械研磨(Chemical Mechanical Polishing:CMP)工艺等研磨工序，从而使电极层EL1、EL2、EL3、EL4中的每一个在与第五掩模图案MS5的表面相同的水平高度上具有上部面。
参照图25a和图25b，可以在电极层EL1、EL2、EL3、EL4中的每一个分别形成各个焊料结构物。
焊料结构物中的每一个可以分别形成于通过第五掩模MS5被定义的区域，即电极层EL1、EL2、EL3、EL4中的每一个上。焊料结构物可以包括：第一焊料结构物SS1，形成于第一电极层EL1上；第二焊料结构物SS2，形成于第二电极层EL2上；第三焊料结构物SS3，形成于第三电极层EL3上；以及第四焊料结构物SS4，形成于第四电极层EL4上。
根据一实施例，在焊料结构物SS1、SS2、SS3、SS4中的每一个可以通过金属镀覆工序分别形成有包括In的焊球SD。并且，可以在形成焊球SD之前形成包括Ni、Ti、Cr等的阻挡膜BRL。
选择性地，可以省略形成焊料结构物SS1、SS2、SS3、SS4的工序。
参照图26a和图26b，可以在去除第五掩模MS5后，蚀刻种子层SL和第六金属图案M6而形成第一贯通电极VE1、第一垫PD1、第二贯通电极VE2、第二垫PD2、第三贯通电极VE3、第三垫PD3、第四贯通电极VE4、第五贯通电极VE5和公共垫CPD。
第一贯通电极VE1可以填埋第一通孔VA1，并且包括阻挡层BL、种子层SL以及第一电极层EL1，第一垫PD1可以从第一贯通电极VE1延伸并填埋第一开口OP1，并且包括阻挡层BL、种子层SL以及第一电极层EL。第二贯通电极VE2可以填埋第二通孔VA2，并且包括阻挡层BL、种子层DL以及第二电极层EL2，第二垫PD2可以从第二贯通电极VE2延伸并填埋第二开口OP2，并且包括阻挡层BL、种子层SL以及第二电极层EL2。第三贯通电极VE3可以填埋第三通孔VA3，并且包括阻挡层BL、种子层DL以及第三电极层EL3，第三垫PD3可以从第三贯通电极VE3延伸并填埋第三开口OP3，并且包括阻挡层BL、种子层SL以及第三电极层EL3。第四贯通电极VE4可以填埋第四通孔VA4，并且包括阻挡层BL、种子层DL以及第四电极层EL4；第五贯通电极VE5可以填埋第五通孔VA5，并且包括阻挡层BL、种子层SL以及第四电极层EL4，公共垫CPD可以从第四贯通电极VE4和第五贯通电极VE5延伸并填埋第四开口OP4，并且包括阻挡层BL、种子层SL以及第四电极层EL4。
在图9a至图26a以及图9b至图26b中说明的工序中，在不形成焊料结构物SS1、SS2、SS3、SS4的情形下，可以完成图1b示出的发光元件。与此不同地，图9a至图26a和图9b至图26b中说明的工序中，在形成焊料结构物SS1、SS2、SS3、SS4的情形下，可以完成图1d示出的发光元件。
此外，形成第一贯通电极VE1、第二贯通电极VE2、第三贯通电极VE3、第四贯通电极VE4以及第五贯通电极VE5和第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD的工序可以通过下述的工序选择性(alternatively)地形成。
图27和图28是用于说明根据本发明的另一实施例的发光元件的制造方法的剖面图。
如图9a至图24a以及图9b至图24b所说明，可以在基板100上形成填充第一发光部LE1、第二发光部LE2、粘结部AD、第三发光部LE3、钝化膜PVT、阻挡层BL、种子层SL、第一通孔VA1的第一电极层EL1、填充第二通孔VA2的第二电极层EL2、填充第三通孔VA3的第三电极层EL3、填充第四通孔VA4的第四电极层EL4以及填充第五通孔VA5的第五电极层EL5。
参照图27，第一电极层EL1、第二电极层EL2、第三电极层EL3、第四电极层EL4、第五电极层EL5、第五掩模图案MS5、种子层SL以及阻挡层BL可以以暴露钝化膜PVT的上部面的方式被蚀刻或者研磨，从而分别形成第一贯通电极VE1、第二贯通电极VE2、第三贯通电极VE3、第四贯通电极VE4以及第五电极层EL5。
在此情形下，钝化膜PVT可以在第一电极层EL1、第二电极层EL2、第三电极层EL3、第四电极层EL4、第五掩模图案MS5、种子层SL以及阻挡层BL的蚀刻或者研磨工序中作用为蚀刻(或者研磨)终止膜(etching stopper)。
参照图28，可以在钝化膜PVT上分别形成与第一贯通电极VE1电连接的第一垫PD1、与第二贯通电极VE2电连接的第二垫PD2、与第三贯通电极VE3电连接的第三垫PD3以及与第四贯通电极VE4和第五贯通电极VE5电连接的公共垫CPD。
在利用图27和图28的工序的情形下，可以完成图1c所示的发光元件。
图29和图30是用于说明将根据本发明的一实施例的发光元件贴装到贴装基板100的方法的剖面图。
参照图29，可以将通过图9a至图26a以及图9b至图26b形成的多个发光元件LED贴装到作为目标的贴装基板MB上。
在贴装基板MB上可以形成有分别与第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD电接触的粘合垫BPD。粘合垫BPD可以与贴装发光元件LED的位置对应地形成。
作为一例，可以在第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD中的每一个分别形成焊料结构物SS1、SS2、SS3、SS4。作为另一例，焊料结构物可以分别形成于贴装基板100的粘合垫BPD上。
可以将形成有多个发光元件LED的第一基板100翻转而使发光元件LED与形成有粘合垫BPD的贴装基板MB相面对。
可以在被翻转的第一基板100上形成暴露期望从第一基板100分离的发光元件的掩模图案MSK。
参照图30，可以利用掩模图案MSK对第一基板100进行选择性激光剥离(selectiveLLO)工序而从第一基板100分离布置在贴装基板MB的目标贴装位置的发光元件LED。被分离的发光元件LED之间的相隔距离可以根据贴装基板MB而不同，并且可以为了防止发光元件LED的脱离而在粘合在贴装基板的状态下进行选择性激光剥离(selective LLO)工序，从而更加稳定地贴装到期望的位置。并且，在进行选择性激光剥离(selective LLO)工序时可以不需要单独配备指定激光入射位置的掩模图案。
被分离的各个发光元件LED的第一垫PD1、第二垫PD2、第三垫PD3以及公共垫CPD中的每一个可以在粘合垫BPD上通过焊料结构物SS1、SS2、SS3、SS4而分别彼此粘结。据此，可以在贴装基板MB贴装发光元件LED。
如果将发光元件LED全部贴装到目标位置，则可以不单独进行去除第一基板100的工序而从发光元件LED分离第一基板100。
以上，虽然参照附图对本发明的实施例进行了说明，但是在本发明所属技术领域中具有通常知识的人员可以理解本发明能够在不改变其技术思想或必要特征的情况下实施为其他具体的形态。因此，应该理解以上所述的实施例在所有方面均为示意性而并非限定性的。

Claims (20)

1.一种发光元件，其特征在于，包括：
第一发光部，具有第一面积；
第二发光部，具有第二面积；以及
第三发光部，具有第三面积，
所述第一发光部与所述第二发光部位于相同平面，
所述第三发光部横跨所述第一发光部和所述第二发光部而布置，
所述第三面积大于所述第一面积和所述第二面积中的每一个。
2.如权利要求1所述的发光元件，其特征在于，
所述第一发光部包括第1-1导电型半导体层以及布置在所述第1-1导电型半导体层上的包含第一活性层和第2-1导电型半导体层的第一半导体结构物，
所述第二发光部包括所述第1-1导电型半导体层以及在所述第1-1导电型半导体层上以与所述第一半导体结构物相隔的方式布置且包含第二活性层和第2-2导电型半导体层的第二半导体结构物，
所述第三发光部与所述第一发光部及所述第二发光部相隔布置，并且包括第1-3导电型半导体层、第三活性层以及第2-3导电型半导体层。
3.如权利要求2所述的发光元件，其特征在于，还包括：
第一垫，与所述第2-1导电型半导体层电连接；
第二垫，与所述第2-2导电型半导体层电连接；
第三垫，与所述第2-3导电型半导体层电连接；以及
公共垫，将所述第1-1导电型半导体层和所述第1-3导电型半导体层共同电连接。
4.如权利要求3所述的发光元件，其特征在于，包括：
第一贯通电极，将所述第2-1导电型半导体层和所述第一垫之间电连接；
第二贯通电极，将所述第2-2导电型半导体层和所述第二垫之间电连接；
第三贯通电极，将所述第2-3导电型半导体层和所述第三垫之间电连接；
第四贯通电极，将暴露在所述第一半导体结构物与第二半导体结构物之间的所述第1-1导电型半导体层和所述公共垫电连接；以及
第五贯通电极，将所述第1-3导电型半导体层与所述公共垫电连接。
5.如权利要求3所述的发光元件，其特征在于，包括：
第一贯通电极，将所述第2-1导电型半导体层和所述第一垫之间电连接；
第二贯通电极，将所述第2-2导电型半导体层和所述第二垫之间电连接；
第三贯通电极，将所述第2-3导电型半导体层和所述第三垫之间电连接；以及
第四贯通电极，将所述第1-1导电型半导体层及所述第1-3导电型半导体层与所述公共垫电连接，
所述第四贯通电极贯通所述第1-3导电型半导体层，并且与暴露在所述第一半导体结构物和所述第二半导体结构物之间的所述第1-1导电型半导体层电连接。
6.如权利要求5所述的发光元件，其特征在于，还包括：
粘结部，填充所述第一发光部及所述第二发光部与第三发光部之间以及所述第一半导体结构物与所述第二半导体结构物之间，并且粘结所述第一发光部和所述第二发光部以及所述第三发光部。
7.如权利要求6所述的发光元件，其特征在于，还包括：
绝缘膜，围绕所述第一贯通电极至所述第四贯通电极的外侧壁，
所述第四贯通电极贯通所述第三发光部和所述粘结部，所述第四贯通电极的一面与暴露在所述第一半导体结构物和所述第二半导体结构物之间的第1-1导电型半导体层接触，并且所述第四贯通电极的另一面与所述公共垫接触，
所述公共垫与所述第1-3导电型半导体层电接触。
8.如权利要求6所述的发光元件，其特征在于，
所述第三发光部包括暴露所述第1-3导电型半导体层的孔，
所述孔在与暴露在所述第一半导体结构物与所述第二半导体结构物之间的第1-1导电型半导体层对应的位置具有小于暴露在所述第一半导体结构物与所述第二半导体结构物之间的第1-1导电型半导体层的宽度的宽度。
9.如权利要求8所述的发光元件，其特征在于，
所述孔布置在所述第1-3导电型半导体层和所述第1-1导电型半导体层之间，所述粘结部填充所述孔内部，
所述第四贯通电极贯通所述第1-3导电型半导体层和所述粘结部，所述第四贯通电极的一面与所述公共垫接触，与所述一面相面对的另一面与所述第1-1导电型半导体层接触，所述第四贯通电极的侧壁与所述第1-3导电型半导体层接触。
10.如权利要求8所述的发光元件，其特征在于，还包括：
绝缘膜，填充所述孔，
所述孔布置在所述公共垫与所述第1-3导电型半导体层之间，
所述第四贯通电极贯通所述绝缘膜和所述第1-3导电型半导体层，从而使所述第四贯通电极的上部侧壁与所述绝缘膜接触，所述第四贯通电极的中部侧壁与所述第1-3导电型半导体层接触，所述第四贯通电极的下部侧壁与所述粘结部接触，所述第四贯通电极的一面与所述公共垫接触，与所述一面相面对的另一面与暴露在所述第一半导体结构物和所述第二半导体结构物之间的第1-1导电型半导体层接触。
11.如权利要求8所述的发光元件，其特征在于，
所述孔与暴露在所述第一半导体结构物与所述第二半导体结构物之间的第1-1导电型半导体层相面对，
所述粘结部延伸到所述孔内部而与所述第1-3导电型半导体层接触，并且沿所述第一半导体结构物和所述第二半导体结构物之间延伸而与所述第1-1导电型半导体层接触。
12.如权利要求11所述的发光元件，其特征在于，
所述第四贯通电极与所述第1-3导电型半导体层和所述粘结部中的至少一部分接触。
13.如权利要求12所述的发光元件，其特征在于，
所述第四贯通电极贯通所述第1-3导电型半导体层而使所述第四贯通电极的侧壁与所述第1-3导电型半导体层接触。
14.如权利要求8所述的发光元件，其特征在于，还包括：
绝缘膜，填充所述孔，
所述孔布置在所述公共垫与所述第1-3导电型半导体层之间，
所述第四贯通电极贯通所述绝缘膜，并且贯通所述第1-3导电型半导体层和所述粘结部中的至少一部分，从而使所述第四贯通电极的一部分与所述第1-3导电型半导体层接触。
15.如权利要求1所述的发光元件，其特征在于，还包括：
基板，所述第一发光部和所述第二发光部彼此相隔而布置；以及
粘合层，粘结所述基板与所述第一发光部及所述第二发光部之间，并且包括导电性物质。
16.如权利要求15所述的发光元件，其特征在于，
所述第一发光部包括第1-1导电型半导体层、第一活性层和第2-1导电型半导体层，
所述第二发光部包括第1-2导电型半导体层、第二活性层和第2-2导电型半导体层，
所述第三发光部包括第1-3导电型半导体层、第三活性层和第2-3导电型半导体层。
17.如权利要求16所述的发光元件，其特征在于，
所述粘合层电连接所述第1-1导电型半导体层和所述第1-2导电型半导体层。
18.如权利要求17所述的发光元件，其特征在于，还包括：
第一垫，与所述第2-1导电型半导体层电连接；
第二垫，与所述第2-2导电型半导体层电连接；
第三垫，与所述第2-3导电型半导体层电连接；以及
公共垫，与所述粘合层电连接。
19.如权利要求16所述的发光元件，其特征在于，
所述粘合层包括：
第一粘合层，布置在所述第1-1导电型半导体层与所述基板之间；以及
第二粘合层，布置在所述第1-2导电型半导体层与所述基板之间，
所述第一粘合层和所述第二粘合层中的每一个与所述基板电连接。
20.如权利要求19所述的发光元件，其特征在于，还包括：
第一垫，与所述第2-1导电型半导体层电连接；
第二垫，与所述第2-2导电型半导体层电连接；
第三垫，与所述第2-3导电型半导体层电连接；以及
公共垫，与所述基板电连接。
CN201980072422.0A 2018-11-02 2019-11-01 发光元件 Pending CN112970120A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862754721P 2018-11-02 2018-11-02
US62/754,721 2018-11-02
US16/666,626 US11621253B2 (en) 2018-11-02 2019-10-29 Light emitting device
US16/666,626 2019-10-29
PCT/KR2019/014688 WO2020091495A1 (ko) 2018-11-02 2019-11-01 발광 소자

Publications (1)

Publication Number Publication Date
CN112970120A true CN112970120A (zh) 2021-06-15

Family

ID=70457890

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201921878579.6U Active CN210866228U (zh) 2018-11-02 2019-11-01 发光元件
CN201980072422.0A Pending CN112970120A (zh) 2018-11-02 2019-11-01 发光元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201921878579.6U Active CN210866228U (zh) 2018-11-02 2019-11-01 发光元件

Country Status (7)

Country Link
US (1) US11621253B2 (zh)
EP (1) EP3876281A4 (zh)
JP (1) JP7451513B2 (zh)
KR (1) KR20210072006A (zh)
CN (2) CN210866228U (zh)
BR (1) BR112021008493A2 (zh)
WO (1) WO2020091495A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621253B2 (en) * 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device
EP3671812B1 (en) * 2018-12-19 2022-02-09 IMEC vzw A method for bonding and interconnecting semiconductor chips
WO2024049061A1 (ko) * 2022-08-31 2024-03-07 서울바이오시스주식회사 픽셀 소자 및 그것을 포함하는 디스플레이 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316810A (zh) * 2000-02-15 2001-10-10 索尼株式会社 发光器件及使用该发光器件的光学装置
JP2002118331A (ja) * 2000-10-06 2002-04-19 Toshiba Corp 集積型半導体発光装置及びその製造方法
CN1677780A (zh) * 2004-03-30 2005-10-05 三洋电机株式会社 半导体激光器装置和它的制造方法
CN1677783A (zh) * 2004-03-30 2005-10-05 三洋电机株式会社 半导体激光装置
CN101188346A (zh) * 2006-11-10 2008-05-28 索尼株式会社 半导体发光器件、光学拾取单元及信息记录/再现装置
JP2009152297A (ja) * 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
US20120049236A1 (en) * 2010-08-27 2012-03-01 Toyoda Gosei Co., Ltd. Light-emitting element
JP2016018782A (ja) * 2014-07-10 2016-02-01 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 有機発光素子及び画素配列
WO2017153123A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements
CN210866228U (zh) * 2018-11-02 2020-06-26 首尔伟傲世有限公司 发光元件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910023B2 (ja) 1993-12-24 1999-06-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6548956B2 (en) * 1994-12-13 2003-04-15 The Trustees Of Princeton University Transparent contacts for organic devices
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
KR101003338B1 (ko) * 2004-02-09 2010-12-23 유니버셜 디스플레이 코포레이션 전색상 ｏｌｅｄ 백라이트를 갖는 반투과형 디스플레이
CN101438408B (zh) * 2004-11-19 2011-04-20 皇家飞利浦电子股份有限公司 复合led模块
US20070018189A1 (en) * 2005-07-22 2007-01-25 Unity Opto Technology Co., Ltd. Light emitting diode
JP3115042U (ja) 2005-07-22 2005-11-04 東貝光電科技股▲ふん▼有限公司 発光ダイオード構造
KR101209040B1 (ko) 2005-11-18 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR100727472B1 (ko) 2006-10-17 2007-06-13 (주)에피플러스 발광 다이오드 및 그 형성 방법
KR20090010623A (ko) 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP2011176045A (ja) 2010-02-23 2011-09-08 Fujifilm Corp 積層型半導体発光素子
JP2015012044A (ja) * 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
FR3019380B1 (fr) 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
KR102212666B1 (ko) 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
US20160163940A1 (en) * 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
WO2017030396A1 (ko) * 2015-08-18 2017-02-23 엘지이노텍(주) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
KR102406606B1 (ko) * 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR102513080B1 (ko) 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316810A (zh) * 2000-02-15 2001-10-10 索尼株式会社 发光器件及使用该发光器件的光学装置
JP2002118331A (ja) * 2000-10-06 2002-04-19 Toshiba Corp 集積型半導体発光装置及びその製造方法
CN1677780A (zh) * 2004-03-30 2005-10-05 三洋电机株式会社 半导体激光器装置和它的制造方法
CN1677783A (zh) * 2004-03-30 2005-10-05 三洋电机株式会社 半导体激光装置
CN101188346A (zh) * 2006-11-10 2008-05-28 索尼株式会社 半导体发光器件、光学拾取单元及信息记录/再现装置
JP2009152297A (ja) * 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
US20120049236A1 (en) * 2010-08-27 2012-03-01 Toyoda Gosei Co., Ltd. Light-emitting element
JP2016018782A (ja) * 2014-07-10 2016-02-01 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 有機発光素子及び画素配列
WO2017153123A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements
CN210866228U (zh) * 2018-11-02 2020-06-26 首尔伟傲世有限公司 发光元件

Also Published As

Publication number Publication date
CN210866228U (zh) 2020-06-26
US20200144232A1 (en) 2020-05-07
EP3876281A4 (en) 2022-07-20
JP2022505619A (ja) 2022-01-14
BR112021008493A2 (pt) 2021-08-03
KR20210072006A (ko) 2021-06-16
US11621253B2 (en) 2023-04-04
EP3876281A1 (en) 2021-09-08
JP7451513B2 (ja) 2024-03-18
WO2020091495A1 (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI677977B (zh) Led單元、影像顯示元件及其製造方法
US11527519B2 (en) LED unit for display and display apparatus having the same
TWI716595B (zh) 包括複數個氮化鎵二極體的光電元件的製造方法
CN210866228U (zh) 发光元件
CN210743981U (zh) 发光元件
US12009466B2 (en) Light emitting device
CN113424314B (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN213845268U (zh) 显示器用发光元件
CN210516720U (zh) 发光元件
CN112970119A (zh) 发光元件
US11211528B2 (en) Light emitting device for display and display apparatus having the same
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN210224057U (zh) 发光元件
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
KR20190012030A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination