CN112966461A - 半导体器件的失配模型及其提取方法 - Google Patents
半导体器件的失配模型及其提取方法 Download PDFInfo
- Publication number
- CN112966461A CN112966461A CN202110291472.7A CN202110291472A CN112966461A CN 112966461 A CN112966461 A CN 112966461A CN 202110291472 A CN202110291472 A CN 202110291472A CN 112966461 A CN112966461 A CN 112966461A
- Authority
- CN
- China
- Prior art keywords
- mismatch
- function
- semiconductor device
- size
- mismatch model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000605 extraction Methods 0.000 title abstract description 5
- 238000005314 correlation function Methods 0.000 claims abstract description 37
- 230000001419 dependent effect Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000004088 simulation Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的失配模型,失配值公式中包括温度和尺寸相关函数系数。温度相关函数系数中取尺寸相关函数系数中采用的尺寸的有效值作为有效尺寸。温度相关函数系数由第一函数项和有效尺寸相关函数项相乘形成。有效尺寸相关函数项为幂函数的底数包括一个所述有效尺寸或者2个以上的有效尺寸的乘积,指数为一拟合函数参数。第一函数项为一拟合函数参数且和有效尺寸相关函数项的拟合函数参数都为底数是器件工作温度绝对值和室温绝对值的比值的幂函数,指数和系数都为拟合值参数并通过拟合得到。本发明还公开了一种半导体器件的失配模型的提取方法。本发明能准确表征与器件尺寸、实际温度的关系,能提高失配模型的精确性且实用性。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种半导体器件的失配模型。本发明还涉及一种半导体器件的失配模型的提取方法。
背景技术
随着半导体制造技术的不断进步,CMOS工艺器件制造工艺已经发展到了深亚微米,元件尺寸不断减小,集成电路结构及版图复杂化程度不断提高,半导体器件彼此之间不匹配现象也随之越来越严重,从而在一定程度上影响到射频/模拟集成电路的性能,甚至会导致电路不能正常工作。两个邻近器件特性的不匹配,主要是因为工艺生产过程中的随机性和不可控制的变化。而且器件在不同的温度下,对于其载流子特性而言是不同的,所呈现的失配情况也是不同的。这一失配现象会影响到多路模拟***、差分对、电流镜、带隙基准电压源、A/D转换器、D/A转换器这些基本的模拟电路单元结构;在数字***中,匹配也同样重要。在不同温度下,器件的失配特性现在引起了设计者很大的关注。当设计者在设计时考虑电路在不同的温度的环境下的失配情况,对其设计时也是很大帮助的,可以所以引入一个精确的、与温度相关的失配模型对于电路设计工程师来说,是非常重要的。在现有失配模型中,通常只考虑了器件尺寸的关系,而对于在温度下的其他特性的失配系数,只是在紧凑模型中隐性做了一些考虑。但是这种方法并不准确,有时甚至会有较大误差。
现有方法中,半导体器件为MOS晶体管如NMOS和PMOS时,失配模型的失配值的公式仅尺寸相关函数系数,不包括温度相关函数系数。现有MOS晶体管的失配模型的失配值的公式为:
vth_mis=misa*geo_fac*sigma_mis*mismod;
其中,vth表示阈值电压,vth_mis表示所述失配值即阈值电压的失配值,sigma_mis表示失配随机数,sigma_mis通常采用高斯序列aguass(0,1,1);mismod失配仿真开关,为1时开启。geo_fac表示尺寸相关函数系数。
尺寸相关函数系数的公式为:
geo_fac=1/sqrt(w*l*1e12);
w表示所述MOS晶体管的沟道区的宽度,l表示所述MOS晶体管的沟道区的长度。
发明内容
本发明所要解决的技术问题是提供一种半导体器件的失配模型,能准确表征与器件尺寸、实际温度的关系,能提高失配模型的精确性且实用性。为此,本发明还提供一种半导体器件的失配模型的提取方法。
为解决上述技术问题,本发明提供的半导体器件的失配模型用于仿真半导体器件的性能参数的失配值。
所述失配模型的所述失配值的公式中包括温度相关函数系数和尺寸相关函数系数,所述失配值和所述温度相关函数系数和所述尺寸相关函数系数的乘积成比例。
所述尺寸相关函数系数中的所述半导体器件的尺寸包括一个以上。
所述温度相关函数系数中取所述尺寸相关函数系数中采用的所述尺寸的有效值作为有效尺寸。
所述温度相关函数系数由不包含有效尺寸的第一函数项和一个以上的包含所述有效尺寸的有效尺寸相关函数项相乘形成。
所述第一函数项为一拟合函数参数。
所述有效尺寸相关函数项为幂函数,所述有效尺寸相关函数的幂函数的底数包括一个所述有效尺寸或者2个以上的所述有效尺寸的乘积,所述有效尺寸相关函数的指数为一拟合函数参数。
所述第一函数项的拟合函数参数和所述有效尺寸相关函数项的拟合函数参数都为底数是器件工作温度绝对值和室温绝对值的比值的幂函数,所述第一函数项的拟合函数参数和所述有效尺寸相关函数项的拟合函数参数的幂函数的指数和系数都为拟合值参数,各所述拟合值参数通过拟合得到。
进一步的改进是,所述半导体器件为MOS晶体管。
进一步的改进是,所述半导体器件包括二极管、三极管、电阻或电容。
进一步的改进是,所述二极管包括变容二极管,所述电容包括MOM电容。
进一步的改进是,所述尺寸相关函数系数的公式为:
geo_fac=1/sqrt(w*l*1e12)。
geo_fac表示所述尺寸相关函数系数,w表示所述MOS晶体管的沟道区的宽度,l表示所述MOS晶体管的沟道区的长度。
进一步的改进是,所述温度相关函数系数的公式为:
misa′=avth*pwr(Leff,alvth′)*pwr(weff,awvth′)*pwr*(weff*leff,apvth′);
其中,misa′表示所述温度相关函数系数,avth表示所述第一函数项,pwr()表示幂函数;Leff表示所述MOS晶体管的沟道区的有效长度,weff表示所述MOS晶体管的沟道区的有效宽度;pwr(Leff,alvth′)、pwr(weff,awvth′)和pwr*(weff*leff,apvth′)表示3个有效尺寸相关函数项,alvth′、awvth′和apvth′对应的有效尺寸相关函数项的拟合函数参数;temp表示器件工作温度;avth0、alvth、awvth和apvth分别为avth、alvth′、awvth′和apvth′的幂函数的系数;tavth′、talvth′、tawvth′和tapvth′分别为avth、alvth′、awvth′和apvth′的幂函数的指数。
进一步的改进是,所述失配值的公式为:
vth_mis=misa′*geo_fac*sigma_mis*mismod;
其中,vth_mis表示所述失配值,sigma_mis表示失配随机数;mismod失配仿真开关,为1时开启。
进一步的改进是,所述MOS晶体管的性能参数包括阈值电压或源漏电流。
进一步的改进是,所述失配模型采用所述MOS晶体管的性能参数为阈值电压对各所述拟合值参数进行仿真拟合;
所述失配模型的阈值电压的初始值公式为:
vth0=0.4+vth_mis;
vth0表示所述失配模型的阈值电压的初始值。
为解决上述技术问题,本发明提供的半导体器件的失配模型的提取方法包括如下步骤:
步骤一、设计并制备用于所述失配模型提取的所述半导体器件。
步骤二、对所制备的所述半导体器件进行测量得到所述失配模型的数据,所述失配模型的数据包括与所述半导体器件的尺寸和器件工作温度相关的数据。
步骤三、将所述失配模型中的所述温度相关函数系数用固定值代替,利用和所述半导体器件的尺寸相关的数据进行曲线拟合得到所述失配模型的所述尺寸相关函数系数。
步骤四、在所述失配模型中的所述尺寸相关函数系数拟合成功的条件下,利用和所述半导体器件的尺寸相关的数据进行曲线拟合得到所述失配模型的所述温度相关函数系数。
步骤五、在所述失配模型中的所述温度相关函数系数拟合成功的条件下,对所述失配模型进行验证。
进一步的改进是,所述半导体器件为MOS晶体管。
进一步的改进是,所述半导体器件包括二极管、三极管、电阻或电容。
进一步的改进是,所述二极管包括变容二极管,所述电容包括MOM电容。
进一步的改进是,所述尺寸相关函数系数的公式为:
geo_fac=1/sqrt(w*l*1e12);
geo_fac表示所述尺寸相关函数系数,w表示所述MOS晶体管的沟道区的宽度,l表示所述MOS晶体管的沟道区的长度。
进一步的改进是,所述温度相关函数系数的公式为:
misa′=avth*pwr(Leff,alvth′)*pwr(weff,awvth′)*pwr*(weff*leff,apvth′);
其中,misa′表示所述温度相关函数系数,avth表示所述第一函数项;Leff表示所述MOS晶体管的沟道区的有效长度,weff表示所述MOS晶体管的沟道区的有效宽度;pwr(Leff,alvth′)、pwr(weff,awvth′)和pwr*(weff*leff,apvth′)表示3个有效尺寸相关函数项,alvth′、awvth′和apvth′对应的有效尺寸相关函数项的拟合函数参数;temp表示器件工作温度;avth0、alvth、awvth和apvth分别为avth、alvth′、awvth′和apvth′的幂函数的系数;tavth′、talvth′、tawvth′和tapvth′分别为avth、alvth′、awvth′和apvth′的幂函数的指数。
进一步的改进是,所述失配值的公式为:
vth_mis=misa′*geo_fac*sigma_mis*mismod;
其中,vth_mis表示所述失配值,sigma_mis表示失配随机数;mismod失配仿真开关,为1时开启。
进一步的改进是,所述MOS晶体管的性能参数包括阈值电压或源漏电流。
进一步的改进是,所述失配模型采用所述MOS晶体管的性能参数为阈值电压对各所述拟合值参数进行仿真拟合;
所述失配模型的阈值电压的初始值公式为:
vth0=0.4+vth_mis;
vth0表示所述失配模型的阈值电压的初始值。
和现有技术的半导体器件的失配模型的失配值公式中仅尺寸相关函数系数相比,本发明半导体器件的失配模型的失配值公式中同时包括了温度相关函数系数和尺寸相关函数系数,故能同时准确表征失配模型的失配值与器件尺寸、实际温度的关系,能提高失配模型的精确性且实用性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例半导体器件的失配模型的公式模块结构图;
图2是本发明实施例半导体器件的失配模型的提取方法的流程图。
具体实施方式
如图1所示,是本发明实施例半导体器件的失配模型1的公式模块结构图;本发明实施例半导体器件的失配模型1用于仿真半导体器件的性能参数的失配值。
所述失配模型1的所述失配值的公式中包括温度相关函数系数和尺寸相关函数系数,所述失配值和所述温度相关函数系数和所述尺寸相关函数系数的乘积成比例。图1中,所述失配值的公式如标记2对应的方框所示,所述尺寸相关函数系数的公式如标记3对应的方框所示,所述温度相关函数系数的公式如标记4对应的方框所示。
所述尺寸相关函数系数中的所述半导体器件的尺寸包括一个以上。
所述温度相关函数系数中取所述尺寸相关函数系数中采用的所述尺寸的有效值作为有效尺寸。
所述温度相关函数系数由不包含有效尺寸的第一函数项和一个以上的包含所述有效尺寸的有效尺寸相关函数项相乘形成。
所述第一函数项为一拟合函数参数。
所述有效尺寸相关函数项为幂函数,所述有效尺寸相关函数的幂函数的底数包括一个所述有效尺寸或者2个以上的所述有效尺寸的乘积,所述有效尺寸相关函数的指数为一拟合函数参数。
所述第一函数项的拟合函数参数和所述有效尺寸相关函数项的拟合函数参数都为底数是器件工作温度绝对值和室温绝对值的比值的幂函数,所述第一函数项的拟合函数参数和所述有效尺寸相关函数项的拟合函数参数的幂函数的指数和系数都为拟合值参数,各所述拟合值参数通过拟合得到。
本发明实施例中,所述半导体器件为MOS晶体管。在其他实施例中也能为:所述半导体器件包括二极管、三极管、电阻或电容。所述二极管包括变容二极管,所述电容包括MOM电容。
本发明实施例中,如标记3的方框所示,所述尺寸相关函数系数的公式为:
geo_fac=1/sqrt(w*l*1e12)。
geo_fac表示所述尺寸相关函数系数,w表示所述MOS晶体管的沟道区的宽度,l表示所述MOS晶体管的沟道区的长度。
如标记4的方框所示,所述温度相关函数系数的公式为:
misa′=avth*pwr(Leff,alvth′)*pwr(weff,awvth′)*pwr*(weff*leff,apvth′);
其中,misa′表示所述温度相关函数系数,avth表示所述第一函数项,pwr()表示幂函数;Leff表示所述MOS晶体管的沟道区的有效长度,weff表示所述MOS晶体管的沟道区的有效宽度;pwr(Leff,alvth′)、pwr(weff,awvth′)和pwr*(weff*leff,apvth′)表示3个有效尺寸相关函数项,alvth′、awvth′和apvth′对应的有效尺寸相关函数项的拟合函数参数;temp表示器件工作温度,temp+273.15表示temp的绝对温度,298.15表示室温的绝对温度;avth0、alvth、awvth和apvth分别为avth、alvth′、awvth′和apvth′的幂函数的系数;tavth′、talvth′、tawvth′和tapvth′分别为avth、alvth′、awvth′和apvth′的幂函数的指数。图1中,avth、alvth′、awvth′和apvth′的幂函数在标记5对应的方框中表示,avth0、alvth、awvth和apvth以及tavth′、talvth′、tawvth′和tapvth′都需要通过拟合得到。
如图1中标记2对应的方框所示,所述失配值的公式为:
vth_mis=misa′*geo_fac*sigma_mis*mismod;
其中,vth_mis表示所述失配值,sigma_mis表示失配随机数,sigma_mis通常采用高斯序列aguass(0,1,1);mismod失配仿真开关,为1时开启。
所述MOS晶体管的性能参数包括阈值电压或源漏电流。
本发明实施例中,所述失配模型1采用所述MOS晶体管的性能参数为阈值电压对各所述拟合值参数进行仿真拟合。所述失配模型1的阈值电压的初始值公式为:
vth0=0.4+vth_mis;
vth0表示所述失配模型1的阈值电压的初始值。
和现有技术的半导体器件的失配模型1的失配值公式中仅尺寸相关函数系数相比,本发明实施例半导体器件的失配模型1的失配值公式中同时包括了温度相关函数系数和尺寸相关函数系数,故能同时准确表征失配模型1的失配值与器件尺寸、实际温度的关系,能提高失配模型1的精确性且实用性。
如图2所示,是本发明实施例半导体器件的失配模型的提取方法的流程图。本发明实施例半导体器件的失配模型1的提取方法用于对上面描述的本发明实施例半导体器件的失配模型1进行提取,包括如下步骤:
步骤一、设计并制备用于所述失配模型1提取的所述半导体器件。
步骤二、对所制备的所述半导体器件进行测量得到所述失配模型1的数据,所述失配模型1的数据包括与所述半导体器件的尺寸和器件工作温度相关的数据;例如,所述半导体器件为MOS晶体管时,所述失配模型1的数据包括与所述MOS晶体管的尺寸和器件工作温度相关的性能参数如阈值电压或源漏电流。所述失配模型1的数据能直接对形成于晶圆(wafer)上的所述半导体器件进行测量得到。
步骤三、将所述失配模型1中的所述温度相关函数系数用固定值代替,利用和所述半导体器件的尺寸相关的数据进行曲线拟合得到所述失配模型1的所述尺寸相关函数系数。
步骤四、在所述失配模型1中的所述尺寸相关函数系数拟合成功的条件下,利用和所述半导体器件的尺寸相关的数据进行曲线拟合得到所述失配模型1的所述温度相关函数系数。
步骤五、在所述失配模型1中的所述温度相关函数系数拟合成功的条件下,对所述失配模型1进行验证。
例如,以MOS晶体管为例,首先根据设计的版图出来的晶圆(wafer)进行测量,测量不同的温度-40,-15,25,85,125℃下阈值电压,电流等所需要的数据。然后对测量数据进行分析,首先会对常温条件下25℃测量的数据,调整所述尺寸相关函数系数。然后开始调整所述温度相关函数系数,固定器件的尺寸,不同的温度,可以得到所述温度相关函数系数的各所述拟合值参数,这样就能得到与温度相关的失配模型1,对现有与温度无关的失配模型的拟合曲线包括阈值电压拟合曲线和源漏电流的拟合曲线和本发明实施例方法得到的与温度相关的失配模型1的拟合曲线包括阈值电压拟合曲线和源漏电流的拟合曲线进行比较可知,本发明实施例方法的失配模型对于温度下失配拟合更好。设计者就可以通过仿真本发明实施例的失配模型了解器件在不同温度条件下的失配情况,就可以在开始设计的时候将该因素考虑进去,这样就使得该使失配模型更实用。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (18)
1.一种半导体器件的失配模型,其特征在于:失配模型用于仿真半导体器件的性能参数的失配值;
所述失配模型的所述失配值的公式中包括温度相关函数系数和尺寸相关函数系数,所述失配值和所述温度相关函数系数和所述尺寸相关函数系数的乘积成比例;
所述尺寸相关函数系数中的所述半导体器件的尺寸包括一个以上;
所述温度相关函数系数中取所述尺寸相关函数系数中采用的所述尺寸的有效值作为有效尺寸;
所述温度相关函数系数由不包含有效尺寸的第一函数项和一个以上的包含所述有效尺寸的有效尺寸相关函数项相乘形成;
所述第一函数项为一拟合函数参数;
所述有效尺寸相关函数项为幂函数,所述有效尺寸相关函数的幂函数的底数包括一个所述有效尺寸或者2个以上的所述有效尺寸的乘积,所述有效尺寸相关函数的指数为一拟合函数参数;
所述第一函数项的拟合函数参数和所述有效尺寸相关函数项的拟合函数参数都为底数是器件工作温度绝对值和室温绝对值的比值的幂函数,所述第一函数项的拟合函数参数和所述有效尺寸相关函数项的拟合函数参数的幂函数的指数和系数都为拟合值参数,各所述拟合值参数通过拟合得到。
2.如权利要求1所述的半导体器件的失配模型,其特征在于:所述半导体器件为MOS晶体管。
3.如权利要求1所述的半导体器件的失配模型,其特征在于:所述半导体器件包括二极管、三极管、电阻或电容。
4.如权利要求3所述的半导体器件的失配模型,其特征在于:所述二极管包括变容二极管,所述电容包括MOM电容。
5.如权利要求2所述的半导体器件的失配模型,其特征在于,所述尺寸相关函数系数的公式为:
geo_fac=1/sqrt(w*l*1e12);
geo_fac表示所述尺寸相关函数系数,w表示所述MOS晶体管的沟道区的宽度,l表示所述MOS晶体管的沟道区的长度,sqrt()表示平方根函数。
6.如权利要求5所述的半导体器件的失配模型,其特征在于,所述温度相关函数系数的公式为:
misa′=avth*pwr(Leff,alvth′)*pwr(weff,awvth′)*pwr*(weff*leff,apvth′);
其中,misa′表示所述温度相关函数系数,avth表示所述第一函数项,pwr()表示幂函数;Leff表示所述MOS晶体管的沟道区的有效长度,weff表示所述MOS晶体管的沟道区的有效宽度;pwr(Leff,alvth′)、pwr(weff,awvth′)和pwr*(weff*leff,apvth′)表示3个有效尺寸相关函数项,alvth′、awvth′和apvth′对应的有效尺寸相关函数项的拟合函数参数;temp表示器件工作温度;avth0、alvth、awvth和apvth分别为avth、alvth′、awvth′和apvth′的幂函数的系数;tavth′、talvth′、tawvth′和tapvth′分别为avth、alvth′、awvth′和apvth′的幂函数的指数。
7.如权利要求6所述的半导体器件的失配模型,其特征在于:所述失配值的公式为:
vth_mis=misa′*geo_fac*sigma_mis*mismod;
其中,vth_mis表示所述失配值,sigma_mis表示失配随机数;mismod失配仿真开关,为1时开启。
8.如权利要求7所述的半导体器件的失配模型,其特征在于:所述MOS晶体管的性能参数包括阈值电压或源漏电流。
9.如权利要求8所述的半导体器件的失配模型,其特征在于:所述失配模型采用所述MOS晶体管的性能参数为阈值电压对各所述拟合值参数进行仿真拟合;
所述失配模型的阈值电压的初始值公式为:
vth0=0.4+vth_mis;
vth0表示所述失配模型的阈值电压的初始值。
10.一种如权利要求1所述的半导体器件的失配模型的提取方法,其特征在于,包括如下步骤:
步骤一、设计并制备用于所述失配模型提取的所述半导体器件;
步骤二、对所制备的所述半导体器件进行测量得到所述失配模型的数据,所述失配模型的数据包括与所述半导体器件的尺寸和器件工作温度相关的数据;
步骤三、将所述失配模型中的所述温度相关函数系数用固定值代替,利用和所述半导体器件的尺寸相关的数据进行曲线拟合得到所述失配模型的所述尺寸相关函数系数;
步骤四、在所述失配模型中的所述尺寸相关函数系数拟合成功的条件下,利用和所述半导体器件的尺寸相关的数据进行曲线拟合得到所述失配模型的所述温度相关函数系数;
步骤五、在所述失配模型中的所述温度相关函数系数拟合成功的条件下,对所述失配模型进行验证。
11.如权利要求10所述的半导体器件的失配模型的提取方法,其特征在于:所述半导体器件为MOS晶体管。
12.如权利要求10所述的半导体器件的失配模型的提取方法,其特征在于:所述半导体器件包括二极管、三极管、电阻或电容。
13.如权利要求12所述的半导体器件的失配模型的提取方法,其特征在于:所述二极管包括变容二极管,所述电容包括MOM电容。
14.如权利要求11所述的半导体器件的失配模型的提取方法,其特征在于,所述尺寸相关函数系数的公式为:
geo_fac=1/sqrt(w*l*1e12);
geo_fac表示所述尺寸相关函数系数,w表示所述MOS晶体管的沟道区的宽度,l表示所述MOS晶体管的沟道区的长度。
15.如权利要求14所述的半导体器件的失配模型的提取方法,其特征在于,所述温度相关函数系数的公式为:
misa′=avth*pwr(Leff,alvth′)*pwr(weff,awvth′)*pwr*(weff*leff,apvth′);
其中,misa′表示所述温度相关函数系数,avth表示所述第一函数项;Leff表示所述MOS晶体管的沟道区的有效长度,weff表示所述MOS晶体管的沟道区的有效宽度;pwr(Leff,alvth′)、pwr(weff,awvth′)和pwr*(weff*leff,apvth′)表示3个有效尺寸相关函数项,alvth′、awvth′和apvth′对应的有效尺寸相关函数项的拟合函数参数;temp表示器件工作温度;avth0、alvth、awvth和apvth分别为avth、alvth′、awvth′和apvth′的幂函数的系数;tavth′、talvth′、tawvth′和tapvth′分别为avth、alvth′、awvth′和apvth′的幂函数的指数。
16.如权利要求15所述的半导体器件的失配模型的提取方法,其特征在于:所述失配值的公式为:
vth_mis=misa′*geo_fac*sigma_mis*mismod;
其中,vth_mis表示所述失配值,sigma_mis表示失配随机数;mismod失配仿真开关,为1时开启。
17.如权利要求16所述的半导体器件的失配模型的提取方法,其特征在于:所述MOS晶体管的性能参数包括阈值电压或源漏电流。
18.如权利要求17所述的半导体器件的失配模型的提取方法,其特征在于:所述失配模型采用所述MOS晶体管的性能参数为阈值电压对各所述拟合值参数进行仿真拟合;
所述失配模型的阈值电压的初始值公式为:
vth0=0.4+vth_mis;
vth0表示所述失配模型的阈值电压的初始值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110291472.7A CN112966461B (zh) | 2021-03-18 | 2021-03-18 | 半导体器件的失配模型及其提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110291472.7A CN112966461B (zh) | 2021-03-18 | 2021-03-18 | 半导体器件的失配模型及其提取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112966461A true CN112966461A (zh) | 2021-06-15 |
CN112966461B CN112966461B (zh) | 2023-11-10 |
Family
ID=76279308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110291472.7A Active CN112966461B (zh) | 2021-03-18 | 2021-03-18 | 半导体器件的失配模型及其提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112966461B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114880987A (zh) * | 2022-06-06 | 2022-08-09 | 上海集成电路装备材料产业创新中心有限公司 | 半导体器件的失配模型的建模方法及装置 |
CN118039638A (zh) * | 2024-04-11 | 2024-05-14 | 合肥晶合集成电路股份有限公司 | 半导体器件版图结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6560755B1 (en) * | 2000-08-24 | 2003-05-06 | Cadence Design Systems, Inc. | Apparatus and methods for modeling and simulating the effect of mismatch in design flows of integrated circuits |
JP2006343189A (ja) * | 2005-06-08 | 2006-12-21 | Matsushita Electric Ind Co Ltd | デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置 |
CN105138803A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种考虑温度效应的通用失配模型及其提取方法 |
CN108388728A (zh) * | 2018-02-24 | 2018-08-10 | 上海华力微电子有限公司 | Mos器件spice局域失配模型 |
-
2021
- 2021-03-18 CN CN202110291472.7A patent/CN112966461B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6560755B1 (en) * | 2000-08-24 | 2003-05-06 | Cadence Design Systems, Inc. | Apparatus and methods for modeling and simulating the effect of mismatch in design flows of integrated circuits |
JP2006343189A (ja) * | 2005-06-08 | 2006-12-21 | Matsushita Electric Ind Co Ltd | デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置 |
CN105138803A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种考虑温度效应的通用失配模型及其提取方法 |
CN108388728A (zh) * | 2018-02-24 | 2018-08-10 | 上海华力微电子有限公司 | Mos器件spice局域失配模型 |
Non-Patent Citations (2)
Title |
---|
吕辉;代金梅;盛飞;刘文;张金业;朱进容;官成钢;: "聚光太阳能光伏模组等效电路模型及参数提取", 太阳能学报, no. 04 * |
龚俊平;冯全源;: "MOS晶体管失配模型研究及应用", 微电子学与计算机, no. 11 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114880987A (zh) * | 2022-06-06 | 2022-08-09 | 上海集成电路装备材料产业创新中心有限公司 | 半导体器件的失配模型的建模方法及装置 |
CN114880987B (zh) * | 2022-06-06 | 2024-03-29 | 上海集成电路装备材料产业创新中心有限公司 | 半导体器件的失配模型的建模方法及装置 |
CN118039638A (zh) * | 2024-04-11 | 2024-05-14 | 合肥晶合集成电路股份有限公司 | 半导体器件版图结构 |
Also Published As
Publication number | Publication date |
---|---|
CN112966461B (zh) | 2023-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112966461B (zh) | 半导体器件的失配模型及其提取方法 | |
US6978229B1 (en) | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits | |
US20070033550A1 (en) | Automated migration of analog and mixed-signal VLSI design | |
US8204721B2 (en) | Apparatus and method for emulation of process variation induced in split process semiconductor wafers | |
Kushwaha et al. | RF modeling of FDSOI transistors using industry standard BSIM-IMG model | |
CN105138803A (zh) | 一种考虑温度效应的通用失配模型及其提取方法 | |
Gildenblat et al. | Introduction to PSP MOSFET model | |
CN106777546B (zh) | 一种考虑版图环境的电阻模型提取方法及*** | |
CN105226054B (zh) | 一种通用失配模型及其提取方法 | |
WO2004021249A1 (en) | Extracting semiconductor device model parameters | |
US20100250223A1 (en) | Semiconductor circuit deterioration simulation method and computer program medium | |
CN108038322B (zh) | 一种spice集中模型的建模方法及*** | |
CN106777523B (zh) | 一种电阻子电路噪声模型结构及其建模方法 | |
CN109117528B (zh) | 基于bsim4模型的mos器件子电路温度模型及建模方法 | |
Petrosyants | Compact device models for BiCMOS VLSIs simulation in the extended temperature range (from-200 C to+ 300 C) | |
CN115455869A (zh) | 集成电路器件模型参数提取的方法、设备及存储介质 | |
Petrosyants et al. | Temperature characterization of small-scale SOI MOSFETs in the extended range (to 300° C) | |
Mi et al. | Statistical analysis of on-chip power delivery networks considering lognormal leakage current variations with spatial correlation | |
DiVergilio et al. | An electrothermal PIN diode model with substrate injection | |
CN102116785B (zh) | 静态瞬态电压降分析装置及方法 | |
US6839887B1 (en) | Method and system for predictive multi-component circuit layout generation with reduced design cycle | |
CN113139355B (zh) | Mosfet陷阱辅助隧穿模型及其提取方法 | |
CN117540683A (zh) | 一种mos器件的bsim4模型特征参数的提取方法 | |
Sato et al. | Determination of optimal polynomial regression function to decompose on-die systematic and random variations | |
Papadopoulou et al. | A yield optimization methodology for mixed-signal circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |