CN114880987A - 半导体器件的失配模型的建模方法及装置 - Google Patents

半导体器件的失配模型的建模方法及装置 Download PDF

Info

Publication number
CN114880987A
CN114880987A CN202210629735.5A CN202210629735A CN114880987A CN 114880987 A CN114880987 A CN 114880987A CN 202210629735 A CN202210629735 A CN 202210629735A CN 114880987 A CN114880987 A CN 114880987A
Authority
CN
China
Prior art keywords
target
values
parameters
semiconductor devices
subspace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210629735.5A
Other languages
English (en)
Other versions
CN114880987B (zh
Inventor
曹成伟
郭奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Shanghai IC Equipment Material Industry Innovation Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202210629735.5A priority Critical patent/CN114880987B/zh
Publication of CN114880987A publication Critical patent/CN114880987A/zh
Application granted granted Critical
Publication of CN114880987B publication Critical patent/CN114880987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体技术领域，尤其涉及半导体器件的失配模型的建模方法及装置。本申请的建模方法中，通过获取M个半导体器件中每个半导体器件的目标电性参数的实测值，将M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，根据N个目标参数在每个子空间中的取值和预设关系式，获取N个目标参数在每个子空间中的取值所对应的目标电性参数的取值；根据N个目标参数对应的目标电性参数的取值和N个目标参数对应的实测值，拟合得到N个目标参数在每个子空间中的取值与目标电性参数的取值之间的目标关系式，根据该目标关系式构建失配模型。本申请的建模方法可以提高失配模型仿真产生的失配特性和实际测量数据得到的失配特性之间拟合的精度。

Description

半导体器件的失配模型的建模方法及装置
技术领域
本申请涉及半导体技术领域，尤其涉及半导体器件的失配模型的建模方法及装置。
背景技术
随着半导体制造技术的不断进步，互补金属氧化物半导体工艺器件制造工艺已经发展到了深亚微米，元件尺寸不断减小，集成电路结构及版图复杂化程度不断提高，半导体器件彼此之间失配也随之越来越严重，器件之间的失配是由于在制造过程中，物理工艺的随机波动或偏离导致芯片上相同设计的两个或多个器件显现出参数和性能上的差异，这种失配在一定程度上会影响到射频/模拟集成电路的性能，甚至会导致电路不能正常工作，因此需要构建失配模型，以提供给电路设计者，使得电路设计者设计的电路结构能够保证电路的可工作范围大于电路中器件的失配范围。
在建立器件失配模型的过程中，目前常用的模拟电路仿真器(simulationprogram with integrated circuit emphasis，SPICE)失配模型构建方式为在半导体器件的核心模型的某个参数上叠加失配成分。例如，对于金属-氧化层半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)的软件模拟***(berkeley short-channel iGFET model，BSIM4)模型的阈值电压参数“vth0”，使“vth0＝vth0_typ+dvth0_mis”，其中“vth0_typ”为标准情况下的“vth0”参数值，“dvth0_mis”为叠加的失配量。
“dvth0_mis”可以进一步展开为：“dvth0_mis＝misa*geo_fac*sigma_mis”，其中，“geo_fac”为基本的尺寸相关系数，W为MOS器件的沟道区的宽度、L为MOS器件的沟道区的长度；“sigma_mis”为一个随机数产生器；“misa”可以进一步展开为尺寸相关的函数：“misa＝avth0*pwr(W,wavth0)*pwr(L,lavth0)*pwr(W*L,pavth0)”，“pwr()”为幂函数，幂函数括号内的第一个参数为底数，第二个参数为指数，“avth0”、“wavth0”、“lavth0”、“pavth0”为可调的模型系数，即“avth0”为总体系数，“wavth0”为与MOS器件的沟道区的宽度相关性较强的系数、“lavth0”为与MOS器件的沟道区的长度相关性较强的系数、“pavth0”为与MOS器件的沟道区的长度和宽度同时相关性较强的系数，通过对尺寸相关的曲线进行拟合可以得到这些系数。
然而，在先进工艺中，工艺的敏感性越来越高，现有的失配模型仿真产生的失配特性和实际测量数据得到的失配特性两者之间拟合的精度不够。
因此，如何提高失配模型仿真产生的失配特性和实际测量数据得到的失配特性两者之间拟合的精度成为亟待解决的技术问题。
发明内容
本申请提供半导体器件的失配模型的建模方法及装置，用以提高失配模型仿真产生的失配特性和实际测量数据得到的失配特性两者之间拟合的精度。
第一方面，本申请提供半导体器件的失配模型的建模方法，所述方法包括：获取M个半导体器件中每个半导体器件的目标电性参数的实测值，M为正整数；将所述M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，所述半导体器件的所述目标电性参数的取值与所述N个目标参数中每个目标参数关联，所述S个子空间互不重叠，N为正整数，S为大于1的整数；根据所述M个半导体器件的所述N个目标参数在所述S个子空间中每个子空间中的取值和所述每个子空间对应的预设关系式，获取所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值；根据所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值和所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的实测值，拟合得到所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值与所述目标电性参数的取值之间的目标关系式；根据所述M个半导体器件的所述N个目标参数在所述S个子空间中的取值与所述目标电性参数的取值之间的S个目标关系式构建所述失配模型，所述失配模型用于基于所述N个目标参数的取值获取所述M个半导体器件的所述目标电性参数的失配量。
该方面中，通过将半导体器件的目标参数构成的空间划分为多个子空间，利用子空间以及相应预设关系式得到目标参数在每个子空间中的取值所对应的目标电性参数的取值，再与目标参数在每个子空间中的取值所对应的实测值，拟合得到M个半导体器件的目标参数在每个子空间中的取值与目标电性参数的取值之间的目标关系式，最终构建半导体器件的失配模型，该失配模型的粒度较细，可以提高失配模型仿真产生的失配特性和实际测量数据得到的失配特性两者之间拟合的精度。
结合第一方面，在一种可能的实现方式中，所述N个目标参数中的第i个目标参数包括Wi种取值，所述S个子空间包括(W1-1)*(W2-1)*…*(WN-1)个子空间，Wi为大于1的正整数，i为小于或等于N的正整数。
该实现方式中，根据每种目标参数的个数关系划分子空间的方式，粒度较细。
结合第一方面，在一种可能的实现方式中，所述半导体器件包括金属氧化物半导体场效应晶体管MOSFET、二极管、三极管、电阻或电容。
该实现方式中，MOSFET、二极管、三极管、电阻或电容等任一器件之间会产生失配现象。
结合第一方面，在一种可能的实现方式中，所述半导体器件的目标电性参数包括阈值电压、开启电流或线性电流。
该实现方式中，半导体器件的器件特性的变化可以反映在不同条件下半导体器件的阈值电压、开启电流或线性电流的变化。
第二方面，本申请提供一种半导体器件的失配模型的建模装置。该建模装置可以包括用于实现第一方面或其中任意一种可能的实现方式中的方法的各个功能模块。该建模装置的技术效果可以参考其对应的方法所带来的技术效果，此处不在赘述。
该建模装置可以包括：获取模块，用于获取M个半导体器件中每个半导体器件的目标电性参数的实测值，M为正整数；划分模块，用于将所述M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，所述半导体器件的所述目标电性参数的取值与所述N个目标参数中每个目标参数关联，所述S个子空间互不重叠，N为正整数，S为大于1的整数；所述获取模块还用于根据所述M个半导体器件的所述N个目标参数在所述S个子空间中每个子空间中的取值和所述每个子空间对应的预设关系式，获取所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值；拟合模块，用于根据所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值和所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的实测值，拟合得到所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值与所述目标电性参数的取值之间的目标关系式；构建模块，用于根据所述M个半导体器件的所述N个目标参数在所述S个子空间中的取值与所述目标电性参数的取值之间的S个目标关系式构建所述失配模型，所述失配模型用于基于所述N个目标参数的取值获取所述M个半导体器件的所述目标电性参数的失配量。
结合第二方面，在一种可能的实现方式中，所述N个目标参数中的第i个目标参数包括Wi种取值，所述S个子空间包括(W1-1)*(W2-1)*…*(WN-1)个子空间，Wi为大于1的正整数，i为小于或等于N的正整数。
结合第二方面，在一种可能的实现方式中，所述半导体器件包括金属氧化物半导体场效应晶体管MOSFET、二极管、三极管、电阻或电容。
结合第二方面，在一种可能的实现方式中，所述半导体器件的目标电性参数包括阈值电压、开启电流或线性电流。
第三方面，本申请提供一种电子设备，包括：存储器和处理器；所述存储器用于存储程序指令；所述处理器用于调用所述存储器中的程序指令执行如第一方面或者其中任意一种可能的实现方式所述的方法。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如第一方面或者其中任意一种可能的实现方式所述的方法。
第五方面，本申请提供一种计算机程序产品，所述计算机程序产品中包括计算机程序，所述计算机程序被处理器执行时用于实现如第一方面或者其中任意一种可能的实现方式所述的方法。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请一个实施例提供的应用场景示意图；
图2为本申请一个实施例提供的半导体器件的失配模型的建模方法的流程图；
图3为本申请一个实施例提供的相关参数对应关系示意图；
图4为本申请一个实施例提供的半导体器件的失配模型的建模方法的整体流程图；
图5为本申请一个实施例提供的半导体器件的失配模型的建模装置示意图；
图6为本申请另一个实施例提供的装置示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
随着半导体制造技术的不断进步，互补金属氧化物半导体工艺器件制造工艺已经发展到了深亚微米，元件尺寸不断减小，集成电路结构及版图复杂化程度不断提高，半导体器件彼此之间失配也随之越来越严重，器件之间的失配是由于在制造过程中，物理工艺的随机波动或偏离导致芯片上相同设计的两个或多个器件显现出参数和性能上的差异，这种失配在一定程度上会影响到射频/模拟集成电路的性能，甚至会导致电路不能正常工作，因此需要构建失配模型，以提供给电路设计者，使得电路设计者设计的电路结构能够保证电路的可工作范围大于电路中器件的失配范围。
本申请具体的应用场景如图1所示，假设测量合规尺寸下的半导体器件的电性参数为X1，不合规尺寸下的半导体器件的电性参数为X2，对比X1和X2，X1和X2之间具有失配量，需要使用一定的算法得到失配量，进而构建失配模型。
也就是说，可以对相同结构的多个半导体器件的电性参数结果进行统计，来计算提取失配量。
在目前相关技术中，在构建半导体器件的失配模型的过程中，常用的SPICE失配模型构建方式为在半导体器件的核心模型的某个参数上叠加失配成分。例如，对于MOSFET的BSIM4模型的阈值电压参数“vth0”，使“vth0＝vth0_typ+dvth0_mis”，其中“vth0_typ”为标准情况下的“vth0”参数值，“dvth0_mis”为叠加的失配量。
“dvth0_mis”可以进一步展开为：“dvth0_mis＝misa*geo_fac*sigma_mis”，其中，“geo_fac”为基本的尺寸相关系数，常可表示为“geo_fac＝1/sqrt(W*L)”，W为MOS器件的沟道区的宽度、L为MOS器件的沟道区的长度；“sigma_mis”为一个随机数产生器；“misa”可以进一步展开为尺寸相关的函数：“misa＝avth0*pwr(W,wavth0)*pwr(L,lavth0)*pwr(W*L,pavth0)”，其中，“pwr()”为幂函数，“avth0”、“wavth0”、“lavth0”、“pavth0”为可调的模型系数，即“avth0”为总体系数，“wavth0”为与MOS器件的沟道区的宽度相关性较强的系数、“lavth0”为与MOS器件的沟道区的长度相关性较强的系数、“pavth0”为与MOS器件的沟道区的长度和宽度同时相关性较强的系数，通过调整总体系数、各尺寸系数和温度系数等，对包含所有尺寸相关的模型进行曲线拟合可以得到这些系数。
可选地，通过调整总体系数、各尺寸系数和温度系数等，对包含所有尺寸相关的模型进行曲线拟合可以得到这些系数的方法可以使用控制变量法。
然而，在先进工艺中，工艺的敏感性越来越高，现有的失配模型仿真产生的半导体器件的失配特性和实际测量数据得到的半导体器件的失配特性两者之间拟合的精度不够。
因此，如何提高失配模型仿真产生的失配特性和实际测量数据得到的失配特性两者之间拟合的精度成为亟待解决的技术问题。
有鉴于此，本申请提供半导体器件的失配模型的建模方法，旨在解决现有技术的如上技术问题。
下面以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
结合图1所示的应用场景，图2为本申请一个实施例提供的半导体器件的失配模型的建模方法的流程图。如图2所示，本申请实施例提供的方法包括S201、S202、S203、S204和S205。下面详细说明图2所示的方法中的各个步骤。
S201，获取M个半导体器件中每个半导体器件的目标电性参数的实测值，M为正整数。
该步骤中，用户101首先设计包含多参数(如多尺寸)的M个半导体器件的失配模型测试结构，例如设计不同半导体器件面积的版图、同一面积不同长度和宽度的半导体器件版图、同一长度不同宽度的半导体器件版图、同一宽度不同长度的半导体器件版图。
理解性地，制作半导体器件版图的目的是为了流片，通过对流片得到的芯片进行电气方面的测试，进而得到测量数据。即通过上述M个半导体器件的失配模型测试结构测试得到各种条件下的M个半导体器件中每个半导体器件的目标电性参数的实测值。
可选地，目标电性参数包括半导体器件的阈值电压、饱和电流、线性电流和电阻电容等。
S202，将M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，半导体器件的目标电性参数的取值与N个目标参数中每个目标参数关联，S个子空间互不重叠，N为正整数，S为大于1的整数。
可选地，若N个目标参数中的第i个目标参数包括Wi种取值，则S个子空间包括(W1-1)*(W2-1)*…*(WN-1)个子空间，Wi为大于1的正整数，i为小于或等于N的正整数。
例如，半导体器件有两个目标参数：半导体器件的长度和宽度，半导体器件的长度有5种尺寸取值，半导体器件的宽度有6种尺寸取值，则将半导体器件的长度和宽度构成的二维空间划分为(5-1)*(6-1)＝20个子空间。
需要说明的是，M个半导体器件为同一类器件为了覆盖N个目标参数的变化而作的器件数量，针对N个目标参数中每个目标参数的不同取值均对应测试多个半导体器件。
可选地，M个半导体器件的N个目标参数在每个子空间中的取值具有单调性。
理解性地，半导体器件的目标电性参数的取值与N个目标参数中每个目标参数具有一定的关联性。例如，对于MOSFET的BSIM4模型的阈值电压参数“vth0”，使“vth0＝vth0_typ+dvth0_mis”，其中“vth0_typ”为标准情况下的“vth0”参数值，“dvth0_mis”为叠加的失配量。“dvth0_mis”可以进一步展开为：“dvth0_mis＝misa*geo_fac*sigma_mis”，其中，“geo_fac”为基本的尺寸相关系数，常可表示为“geo_fac＝1/sqrt(W*L)”，W为MOS器件的沟道区的宽度、L为MOS器件的沟道区的长度；“sigma_mis”为一个随机数产生器。
S203，根据M个半导体器件的N个目标参数在S个子空间中每个子空间中的取值和每个子空间对应的预设关系式，获取M个半导体器件的N个目标参数在每个子空间中的取值所对应的目标电性参数的取值。
该步骤中，根据上个步骤中得到的S个子空间中每个子空间的顶点对应的目标参数取值，以及每个子空间对应的预设关系式，利用逼近法等方式得到M个半导体器件的N个目标参数在每个子空间中的取值所对应的目标电性参数的取值。例如，以包含不同尺寸的MOS器件的阈值电压为例，以一个完成了针对标准情况建模的SPICE BSIM4模型作为基准，求得不同尺寸下每个尺寸对应的目标电性参数的取值。
S204，根据M个半导体器件的N个目标参数在每个子空间中的取值所对应的目标电性参数的取值和M个半导体器件的N个目标参数在每个子空间中的取值所对应的实测值，拟合得到M个半导体器件的N个目标参数在每个子空间中的取值与目标电性参数的取值之间的目标关系式。
该步骤中，对于每一个子空间，将每个子空间的边界顶点对应的、通过拟合得到的模型参数构成一个向量，再将每个子空间的边界顶点对应的目标参数代入目标参数对应函数关系中，将取值构成一个方阵，综上得到每个子空间对应的条件参数，进而得到每个子空间对应的失配模型参数，以拟合得到M个半导体器件的N个目标参数在每个子空间中的取值与目标电性参数的取值之间的目标关系式。
示例性地，仍以上述步骤S202中的MOSFET的BSIM4模型的阈值电压参数“vth0”，为例，对于如“dvth0_mis＝misa*geo_fac*sigma_mis”的模型中的“misa”参数包括如下形式。
misa＝(判断：目标参数满足子空间1？)*avth1+(判断：目标参数满足子空间2？)*avth2+(判断：目标参数满足子空间3？)*avth3+...。
其中，判断项中若目标参数满足子空间1，则该项取值为1，否则为0，后面的判断项与之类似；也就是说不同的子空间对应不同的失配量的计算参数，即子空间1对应失配量的计算参数1“avth1”，子空间2对应失配量的计算参数2“avth2”，子空间3对应失配量的计算参数3“avth3”…，其对应关系示意图如图3所示。
“avth1、avth2、avth3…”为针对S个子空间的失配模型参数，需要通过参数矩阵运算得到，运算方式如下公式2.1所示。
Figure BDA0003679262380000081
其中，等式左边的第一个矩阵为模型拟合参数的矩阵，矩阵行数为S，即子空间的个数，矩阵的列数为n，即根据模型拟合的需要设计的n种以各个目标参数为自变量的函数关系的个数；矩阵中的某个元素Ai,j即代表符合第i个子空间内对应第j种关系的拟合系数。等式左边的向量为一个n维向量，对应根据模型拟合的需要设计的n种以各个目标参数为自变量的函数关系，“ins1、ins2、ins3…”表示各个目标参数。等式右边即为计算得到的对应S个子空间的S个参数结果组成的S维向量，avth1、avth2、avth3…为针对S个子空间的参数。
可选地，根据模型拟合的需要设计的n种以各个目标参数为自变量的函数关系包括第一关系式和1与目标参数中的至少一个目标参数的比值构成的第二关系式，第一关系式为1。
进一步地，模型拟合参数的矩阵通过点的模型拟合参数和子空间各顶点的条件得到，其中每个子空间对应的模型拟合参数向量的运算公式2.2如下所示：
Figure BDA0003679262380000091
其中，等式左边为取一个子空间内需要得到的拟合参数形成的向量，其中Ai,j代表第i个子空间内对应第j种关系的拟合系数；等式右边的第一个向量为一个子空间内边界上各个顶点拟合得到的模型参数组成的n维向量，n为顶点的个数，也为根据模型拟合的需要设计的n种以各个目标参数为自变量的函数关系的个数，其中avthij代表第i个子空间内第j个顶点的拟合得到的模型参数，可以采用逼近法得到；等式右边的矩阵为一个n维方阵，由各点的目标参数代入条件关系函数后得到的值组成，如f3(ins1_i2,ins2_i2,…)代表将第i个子空间内第2个顶点的条件带入第3种条件关系函数后得到的值。
S205，根据M个半导体器件的N个目标参数在S个子空间中的取值与目标电性参数的取值之间的S个目标关系式构建失配模型，失配模型用于基于N个目标参数的取值获取M个半导体器件的目标电性参数的失配量。
可选地，根据半导体器件的失配模型进而得到半导体器件的失配特性，与实际测量数据得到的失配特性进行拟合。
下表1所示为一种仅考虑包含不同尺寸的例子时，从仿真计算量的角度对方案的建模效率进行的比较。
表1
Figure BDA0003679262380000092
从表1可以看出，在传统的根据曲线进行函数拟合的方法中，每调整一次参数，需要重新仿真整条曲线，即对所有尺寸进行仿真。所以总仿真计算量＝power(单轮调参次数，需调参数个数)*尺寸数。可以看到，即使不考虑可调参数的循环优化，所需要的计算量也会随着可调参数的增多呈指数级增加。
而在本申请方案中，在每一个子空间内(尺寸范围内)，只需要用一个模型参数进行拟合，从而避免了增加参数数量导致的计算量指数级增加问题，可以大大减少总体所需的仿真计算量，从而提高建模效率。
可选地，半导体器件包括MOSFET、二极管、三极管、电阻或电容。
基于上述实施例的描述，图4为本申请一个实施例提供的半导体器件的失配模型的建模方法的整体流程图。如图4所示，本申请实施例提供的方法还包括S401、S402、S403、S404、S405、S406和S407。下面详细说明图4所示的方法中的各个步骤。
S401，设计包含多尺寸的失配模型测试结构。
该步骤中，首先设计包含多参数(如多尺寸)的半导体器件的失配模型测试结构，例如设计不同半导体器件面积的版图、同一面积不同长度和宽度的半导体器件版图、同一长度不同宽度的半导体器件版图、同一宽度不同长度的半导体器件版图。
S402，通过测试得到各种条件的半导体器件的电性参数。
该步骤中，通过上述半导体器件的失配模型测试结构测试得到各种条件下的半导体器件中每个半导体器件的电性参数的实测值。
S403，分析数据趋势，选取关键条件点。
该步骤中，分析上个步骤得到的半导体器件的电性参数的实测值，根据数据趋势，例如数据在一定子空间内的单调性，选取关键条件点进行子空间划分。
S404，条件区分。
该步骤中，根据关键条件点将这些数据按照范围分为多个子空间。
S405，对每个子空间的边界顶点单点提取模型参数。
该步骤中，可以采用逼近法得到对应的模型参数。
S406，选取条件关系函数，将单点参数转化为区间参数。
该步骤中，根据上个步骤得到的模型参数以及条件关系函数，利用上述实施例中的公式2.2，将单点参数转化为区间参数，进而利用公式2.1得到相应的失配模型参数，构建失配模型。
S407，仿真结果验证。
该步骤中，根据半导体器件的失配模型进而得到半导体器件的失配特性，与实际测量数据得到的失配特性进行比较验证。
该实施例中的建模方法得到的失配模型与现有技术相比，由于划分了子空间，粒度更细，仿真产生的失配特性和实际测量数据得到的失配特性两者之间拟合的精度比较准确，提供给电路设计者，可以使得电路设计者设计的电路结构更好的保证电路的可工作范围大于电路中器件的失配范围。
可选地，基于上述实施例，现以一包含不同尺寸的MOS器件的失配模型流程为示例，具体包括以下步骤：
(1)设计MOS器件的目标参数包含5种宽度W尺寸，6种长度L尺寸，一共5*6＝30个尺寸情况。
(2)根据需要从实际硅片测得各个尺寸下器件的阈值电压Vth的失配数据。
(3)考虑数据变化较为复杂，所以用每一个现有尺寸点作为条件点来划分子空间。则针对不同W、L共会划出4*5＝20个子空间。
(4)设已经有一个完成了针对标准情况建模的SPICE BSIM4模型作为基准。考虑以模型参数“dvth0”完成失配特性的建模。基于30个尺寸的失配数据，可以分别求得每个尺寸下对应的模型参数“dvth0i_point”，“misa”共有30组参数。
(5)选取4种针对W、L条件的关系，f1(W,L)＝1，f2(W,L)＝1/W，f3(W,L)＝1/L，f4(W,L)＝1/W/L。
(6)根据上述公式2.2，每次取一个子空间。从上面第4步得到的模型参数中选取该子空间的4个顶点对应的参数值形成等式右边的向量，然后将这4个顶点对应的尺寸条件分别代入第5步的4种关系，形成一个4维方阵。最后根据公式2.2就可以算出每一个子空间的参数(dvth0i_1,dvth0i_2,dvth0i_3,dvth0i_4)。由于划分了20个子空间，将得到20组参数，此即公式2.1中等式左边的参数矩阵所需的参数，可以形成一个20行4列的矩阵。
(7)将第6步得到的参数以及第5步定义的关系写入模型卡，然后调用模型卡进行仿真，完成针对失配测量数据的验证。
可选地，基于上述实施例，再以一包含不同尺寸、温度的MOS器件的失配模型流程为示例，具体包括以下步骤：
(1)设计MOS器件的目标参数包含5种宽度W尺寸，3种长度L尺寸，3种有源区SA尺寸，一共5*3*3＝45个条件情况。
(2)根据需要从实际硅片测得各个条件下器件的开启电流Ion的失配数据。
(3)考虑数据变化较为复杂，所以用每一个现有条件点来划分子空间。则针对不同W、L、SA共会划出4*2*2＝16个子空间。
(4)设已经有一个完成了针对标准情况建模的SPICE BSIM4模型作为基准。考虑以模型参数“du0”完成失配特性的建模。基于45个条件的失配数据，可以分别求得每个条件下对应的“du0i_point”，共有45组参数。
(5)选取8种针对W、L、SA条件的关系，f1(W，L，SA)＝1，f2(W，L，SA)＝1/W，f3(W，L，SA)＝1/L，f4(W，L，SA)＝1/SA，f4(W，L，SA)＝1/W/L，f4(W，L，SA)＝1/W/SA，f4(W，L，SA)＝1/L/SA，f4(W，L，SA)＝1/W/L/SA。
(6)根据上述公式2.2，每次取一个子空间。从第4步得到的模型参数中选取该子空间的8个顶点对应的参数值形成等式右边的向量。然后将这8个顶点对应的尺寸条件分别代入第5步的8种关系，形成一个8维方阵。最后根据公式2.2就可以算出每一个子空间的参数(du0i_1,du0i_2,du0i_3,du0i_4,du0i_5,du0i_6,du0i_7,du0i_8)。由于划分了16个子空间，将得到16组参数。此即公式2.1中等式左边的参数矩阵所需的参数，可以形成一个16行8列的矩阵。
(7)将第6步得到的参数以及第5步定义的关系写入模型卡，然后调用模型卡进行仿真，完成针对失配测量数据的验证。
在上述实施例的基础上，图5示出了本申请实施例提供的半导体器件的失配模型的建模装置500，该装置500包括：获取模块501、划分模块502、拟合模块503和构建模块504。
其中，获取模块501，用于获取M个半导体器件中每个半导体器件的目标电性参数的实测值，M为正整数；划分模块502，用于将M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，半导体器件的目标电性参数的取值与N个目标参数中每个目标参数关联，S个子空间互不重叠，N为正整数，S为大于1的整数；获取模块502还用于根据M个半导体器件的N个目标参数在S个子空间中每个子空间中的取值和每个子空间对应的预设关系式，获取M个半导体器件的N个目标参数在每个子空间中的取值所对应的目标电性参数的取值；拟合模块503，用于根据M个半导体器件的N个目标参数在每个子空间中的取值所对应的目标电性参数的取值和M个半导体器件的N个目标参数在每个子空间中的取值所对应的实测值，拟合得到M个半导体器件的N个目标参数在每个子空间中的取值与目标电性参数的取值之间的目标关系式；构建模块504，用于根据M个半导体器件的N个目标参数在S个子空间中的取值与目标电性参数的取值之间的S个目标关系式构建失配模型，失配模型用于基于N个目标参数的取值获取M个半导体器件的目标电性参数的失配量。
作为一种示例，装置500可以用于执行图2所示的方法，例如，获取模块501用于执行S201和S203，划分模块502用于执行S202，拟合模块503用于执行S204，构建模块504用于执行S205。
在一种可能的实现方式中，N个目标参数中的第i个目标参数包括Wi种取值，S个子空间包括(W1-1)*(W2-1)*…*(WN-1)个子空间，Wi为大于1的正整数，i为小于或等于N的正整数。
在一种可能的实现方式中，半导体器件包括MOSFET、二极管、三极管、电阻或电容。
在一种可能的实现方式中，半导体器件的目标电性参数包括阈值电压、开启电流或线性电流。
图6为本申请另一个实施例提供的装置示意图。图6所示的装置可以用于执行前述任意一个实施例的方法。
如图6所示，本实施例的装置600包括：存储器601、处理器602、通信接口603以及总线604。其中，存储器601、处理器602、通信接口603通过总线604实现彼此之间的通信连接。
存储器601可以是只读存储器(read only memory，ROM)，静态存储设备，动态存储设备或者随机存取存储器(random access memory，RAM)。存储器601可以存储程序，当存储器601中存储的程序被处理器602执行时，处理器602用于执行上述实施例中所示的方法的各个步骤。
处理器602可以采用通用的中央处理器(central processing unit，CPU)，微处理器，应用专用集成电路(application specific integrated circuit，ASIC)，或者一个或多个集成电路，用于执行相关程序，以实现本申请实施例中所示的各个方法。
处理器602还可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，本申请实施例的方法的各个步骤可以通过处理器602中的硬件的集成逻辑电路或者软件形式的指令完成。
上述处理器602还可以是通用处理器、数字信号处理器(digital signalprocessing，DSP)、ASIC、现成可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器601，处理器602读取存储器601中的信息，结合其硬件完成本申请装置包括的单元所需执行的功能。
通信接口603可以使用但不限于收发器一类的收发装置，来实现装置600与其他设备或通信网络之间的通信。
总线604可以包括在装置600各个部件(例如，存储器601、处理器602、通信接口603)之间传送信息的通路。
应理解，本申请实施例所示的装置600可以是电子设备，或者，也可以是配置于电子设备中的芯片。
需要说明的是，本申请中的数据的处理方法及装置可用于数据库技术领域，也可用于除数据库技术领域以外的任意领域。本申请对该数据的处理方法及装置的应用领域不作限定。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A，B可以是单数或者复数。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系，但也可能表示的是一种“和/或”的关系，具体可参考前后文进行理解。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c或a-b-c，其中a，b，c可以是单个，也可以是多个。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种半导体器件的失配模型的建模方法，其特征在于，所述方法包括：
获取M个半导体器件中每个半导体器件的目标电性参数的实测值，M为正整数；
将所述M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，所述半导体器件的所述目标电性参数的取值与所述N个目标参数中每个目标参数关联，所述S个子空间互不重叠，N为正整数，S为大于1的整数；
根据所述M个半导体器件的所述N个目标参数在所述S个子空间中每个子空间中的取值和所述每个子空间对应的预设关系式，获取所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值；
根据所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值和所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的实测值，拟合得到所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值与所述目标电性参数的取值之间的目标关系式；
根据所述M个半导体器件的所述N个目标参数在所述S个子空间中的取值与所述目标电性参数的取值之间的S个目标关系式构建所述失配模型，所述失配模型用于基于所述N个目标参数的取值获取所述M个半导体器件的所述目标电性参数的失配量。
2.根据权利要求1所述的建模方法，其特征在于，所述N个目标参数中的第i个目标参数包括Wi种取值，所述S个子空间包括(W1-1)*(W2-1)*…*(WN-1)个子空间，Wi为大于1的正整数，i为小于或等于N的正整数。
3.根据权利要求1或2所述的建模方法，其特征在于，所述半导体器件包括金属氧化物半导体场效应晶体管MOSFET、二极管、三极管、电阻或电容。
4.根据权利要求1或2所述的建模方法，其特征在于，所述半导体器件的目标电性参数包括阈值电压、开启电流或线性电流。
5.一种半导体器件的失配模型的建模装置，其特征在于，所述装置包括：
获取模块，用于获取M个半导体器件中每个半导体器件的目标电性参数的实测值，M为正整数；
划分模块，用于将所述M个半导体器件的N个目标参数构成的N维空间划分为S个子空间，所述半导体器件的所述目标电性参数的取值与所述N个目标参数中每个目标参数关联，所述S个子空间互不重叠，N为正整数，S为大于1的整数；
所述获取模块还用于根据所述M个半导体器件的所述N个目标参数在所述S个子空间中每个子空间中的取值和所述每个子空间对应的预设关系式，获取所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值；
拟合模块，用于根据所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的所述目标电性参数的取值和所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值所对应的实测值，拟合得到所述M个半导体器件的所述N个目标参数在所述每个子空间中的取值与所述目标电性参数的取值之间的目标关系式；
构建模块，用于根据所述M个半导体器件的所述N个目标参数在所述S个子空间中的取值与所述目标电性参数的取值之间的S个目标关系式构建所述失配模型，所述失配模型用于基于所述N个目标参数的取值获取所述M个半导体器件的所述目标电性参数的失配量。
6.根据权利要求5所述的建模装置，其特征在于，所述N个目标参数中的第i个目标参数包括Wi种取值，所述S个子空间包括(W1-1)*(W2-1)*…*(WN-1)个子空间，Wi为大于1的正整数，i为小于或等于N的正整数。
7.根据权利要求5或6所述的建模装置，其特征在于，所述半导体器件包括金属氧化物半导体场效应晶体管MOSFET、二极管、三极管、电阻或电容。
8.一种电子设备，其特征在于，包括：存储器和处理器；
所述存储器用于存储程序指令；
所述处理器用于调用所述存储器中的程序指令执行如权利要求1至4中任一项所述的方法。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1至4中任一项所述的方法。
10.一种计算机程序产品，其特征在于，所述计算机程序产品中包括计算机程序，所述计算机程序被处理器执行时用于实现如权利要求1至4中任一项所述的方法。
CN202210629735.5A 2022-06-06 2022-06-06 半导体器件的失配模型的建模方法及装置 Active CN114880987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210629735.5A CN114880987B (zh) 2022-06-06 2022-06-06 半导体器件的失配模型的建模方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210629735.5A CN114880987B (zh) 2022-06-06 2022-06-06 半导体器件的失配模型的建模方法及装置

Publications (2)

Publication Number Publication Date
CN114880987A true CN114880987A (zh) 2022-08-09
CN114880987B CN114880987B (zh) 2024-03-29

Family

ID=82680346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210629735.5A Active CN114880987B (zh) 2022-06-06 2022-06-06 半导体器件的失配模型的建模方法及装置

Country Status (1)

Country Link
CN (1) CN114880987B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306446A (zh) * 2023-05-22 2023-06-23 粤芯半导体技术股份有限公司 一种半导体器件失配模型量测数据处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343189A (ja) * 2005-06-08 2006-12-21 Matsushita Electric Ind Co Ltd デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置
US20130174109A1 (en) * 2012-01-03 2013-07-04 International Business Machines Corporation Device mismatch corner model
CN112966461A (zh) * 2021-03-18 2021-06-15 上海华力集成电路制造有限公司 半导体器件的失配模型及其提取方法
CN113505490A (zh) * 2021-07-22 2021-10-15 国网宁夏电力有限公司电力科学研究院 基于gmm的电力***数字孪生体参数校正方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343189A (ja) * 2005-06-08 2006-12-21 Matsushita Electric Ind Co Ltd デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置
US20130174109A1 (en) * 2012-01-03 2013-07-04 International Business Machines Corporation Device mismatch corner model
CN112966461A (zh) * 2021-03-18 2021-06-15 上海华力集成电路制造有限公司 半导体器件的失配模型及其提取方法
CN113505490A (zh) * 2021-07-22 2021-10-15 国网宁夏电力有限公司电力科学研究院 基于gmm的电力***数字孪生体参数校正方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘博;张雷鸣;王金婵;: "基于D/A转换器的工艺波动表征方法的研究", 微电子学与计算机, no. 03, 5 March 2015 (2015-03-05) *
罗岚, 赵光永, 吴建辉, 时龙兴: "MOSFET失配的研究现状与进展", 电子器件, no. 04, 26 December 2004 (2004-12-26) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306446A (zh) * 2023-05-22 2023-06-23 粤芯半导体技术股份有限公司 一种半导体器件失配模型量测数据处理方法及装置
CN116306446B (zh) * 2023-05-22 2023-08-04 粤芯半导体技术股份有限公司 一种半导体器件失配模型量测数据处理方法及装置

Also Published As

Publication number Publication date
CN114880987B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
US7835888B2 (en) Method and apparatus for extracting characteristic of semiconductor integrated circuit
US7243320B2 (en) Stochastic analysis process optimization for integrated circuit design and manufacture
US8005660B2 (en) Hierarchical stochastic analysis process optimization for integrated circuit design and manufacture
Zhang et al. Yield and variability optimization of integrated circuits
CN107315848B (zh) 用于集成电路设计的方法及***
US9122833B2 (en) Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same
Prasad et al. Multidimensional uncertainty quantification of microwave/RF networks using linear regression and optimal design of experiments
US20170061313A1 (en) System and Method for Estimating a Performance Metric
US10747916B2 (en) Parameter generation for modeling of process-induced semiconductor device variation
US10713405B2 (en) Parameter generation for semiconductor device trapped-charge modeling
US20100076741A1 (en) System, method and program for determining worst condition of circuit operation
CN114880987B (zh) 半导体器件的失配模型的建模方法及装置
Prasad et al. Multidimensional variability analysis of complex power distribution networks via scalable stochastic collocation approach
CN109214023B (zh) 一种工艺设计工具包的测试方法及装置
Zanco et al. Uniformly stable parameterized macromodeling through positive definite basis functions
Fort et al. Estimation of the Sobol indices in a linear functional multidimensional model
Luan et al. Prediction of multidimensional spatial variation data via bayesian tensor completion
CN112632891A (zh) Spice模型仿真***及仿真方法
US7036096B1 (en) Estimating capacitances using information including feature sizes extracted from a netlist
Zhang et al. An efficient method for chip-level statistical capacitance extraction considering process variations with spatial correlation
KR100967488B1 (ko) 모스 트랜지스터의 모델링 방법 및 장치
US10339240B2 (en) Adaptive high sigma yield prediction
Kuo et al. Efficient trimmed-sample Monte Carlo methodology and yield-aware design flow for analog circuits
Prautsch et al. A Multi-level Analog IC Design Flow for Fast Performance Estimation Using Template-based Layout Generators and Structural Models
Gil et al. Solution for model parameter optimization and prediction of next-generation device DC characteristics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant