CN112953496B - 一种高速动态比较器 - Google Patents

Abstract

一种高速动态比较器，属于模拟电路技术领域。本发明相比传统结构增加了第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第七PMOS管、第八PMOS管来提升比较速度，利用第七PMOS管、第八PMOS管、第十一NMOS管和第十二NMOS管产生额外的电流对第一NMOS管的漏极、第二NMOS管的漏极进行放电，使得比较器的正反馈环路可以快速开始工作，从而有效提升比较器的量化速度；通过第三NMOS管的漏极电压、第四NMOS管的漏极电压在比较器预放大阶段下降的速度不同，使对第一NMOS管的漏极电流和第二NMOS管的漏极电流放电的额外电流不同，从而改善了因为比较器再生阶段提前开始而带来的噪声增大的问题，使得本发明能够兼顾比较器的速度和噪声性能。

Description

一种高速动态比较器

技术领域

本发明属于动态比较器和数据转换器领域，涉及一种两级动态比较器，尤其适用于高速模数转换器中，用于比较模拟输入信号并将比较结果输入到控制逻辑中。

背景技术

比较器的功能是比较两个模拟信号的大小，并将比较结果以“1”或者“0”的方式输出，因此比较器广泛应用于各种模数转换器，比如逐次逼近型模数转换器、流水线型模数转换器或者快闪型模数转换器。传统的比较器包括静态比较器和动态比较器，基本都采用轨到轨输入输出的静态放大器结构，具有精度较高的特点，缺点是功耗比较大。动态比较器因采用全动态结构因此不具有静态功耗，动态比较器广泛应用于各类模数转换器的应用中，但是精度和速度是动态比较器设计的重中之重。

比较器作为模数转换器的核心模块，其速度和精度直接影响模数转换器的量化速度和噪声特性，尤其在逐次逼近型模数转换器中更加明显。但是比较器的速度和噪声特性往往两者不可得兼，因此如何在满足一定的噪声要求的前提下有效提升比较速度或者在满足一定比较速度的前提下有效减小比较器的噪声成为比较器设计的最重要的部分。

发明内容

振荡传统比较器设计中存在的速度和噪声难以平衡的不足之处，本发明提出一种两级动态比较器，在传统动态比较器的基础上，通过引入的第十一NMOS管和第十二NMOS管的漏极电流加快了第一节点X和第二节点Y的电压下降速度以及第三节点DIN和第四节点DIP的电压下降速度，从而了加快比较器的量化速度；另外本发明通过增加比较器输入级的增益，达到了改善比较器噪声的效果，从而兼顾了比较器的速度和噪声性能。

本发明的技术方案为：

一种高速动态比较器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，

第一NMOS管的栅极作为高速动态比较器的第一输入端，其漏极作为第一节点并连接第三NMOS管的源极；

第二NOMS管的栅极作为高速动态比较器的第二输入端，其漏极作为第二节点并连接第四NMOS管的源极；

第三PMOS管的栅极作为第三节点并连接第一PMOS管的漏极和第三NMOS管的漏极，其漏极连接第七NMOS管的漏极和第五PMOS管的源极；

第四PMOS管的栅极作为第四节点并连接第二PMOS管的漏极和第四NMOS管的漏极，其漏极连接第八NMOS管的漏极和第六PMOS管的源极；

第五PMOS管的漏极连接第五NMOS管的漏极、第十NMOS管的漏极、第六NMOS管的栅极和第六PMOS管的栅极并作为高速动态比较器的第一输出端，其栅极连接第五NMOS管的栅极、第六PMOS管的漏极、第六NMOS管的漏极和第九NMOS管的漏极并作为高速动态比较器的第二输出端；

第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的栅极均连接第一时钟信号，第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的栅极均连接第二时钟信号，所述第一时钟信号和所述第二时钟信号互为反相；

第一NMOS管、第二NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的源极均接地，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接电源电压；

所述高速动态比较器还包括第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第七PMOS管和第八PMOS管，

第七PMOS管的栅极连接所述第三节点，其漏极连接第十一NMOS管的栅极和第十三NMOS管的漏极；

第八PMOS管的栅极连接所述第四节点，其漏极连接第十二NMOS管的栅极和第十五NMOS管的漏极；

第十一NMOS管的漏极连接所述第一节点，其源极连接第十二NMOS管的源极和第十四NMOS管的漏极，第十二NMOS管的漏极连接所述第二节点；

第十三NMOS管和第十五NMOS管的栅极连接所述第二时钟信号，第十四NMOS管的栅极连接所述第一时钟信号；第十三NMOS管、第十四NMOS管和第十五NMOS管的源极均接地，第七PMOS管和第八PMOS管的源极均连接电源电压。

本发明的工作原理为：本发明通过第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4使第三节点DIN和第四节点DIP的电压由电源电压VDD下降至零，从而控制第七PMOS管MP7、第八PMOS管MP8使第五节点DP和第六节点DN由零上升至电源电压VDD，进而通过第十一NMOS管、第十二NMOS管的漏极电流加快第一节点X和第二节点Y的电压下降速度以及第三节点DIN和第四节点DIP的电压下降速度，使第三PMOS管、第四PMOS管可以更早地开始工作，从而加快比较器的量化速度。同时由于第三节点DIN和第四节点DIP电压的下降速度不同，第七PMOS管MP7、第八PMOS管MP8对第五节点DP和第六节点DN的充电速度不同，第十一NMOS管、第十二NMOS管对第一节点X和第二节点Y的放电速度也不同，相当于增加了比较器输入级的增益，从而改善了比较器的噪声。

本发明的有益效果为：本发明兼顾了比较器的速度和噪声性能，通过增加第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第七PMOS管MP7和第八PMOS管MP8既加快了比较器的速度，有减小了比较器的噪声；另外本发明增加的结构简单且与传统比较器适应性较好，适合应用于高速、中精度的模数转换器中，同时不会引入非常大的回踢噪声，能够显著提升流水线-逐次逼近型模数转换器的比较器性能。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1是传统两级动态比较器的结构示意图。

图2是本发明提出的一种高速动态比较器的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。需要说明的是，在本发明中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者这些实体或操作之间存在任何这种实际的关系或者顺序。

如图1所示是传统两级动态比较器的结构示意图，本发明所设计的比较器在此基础上引入了能够提升速度的结构，结合图1和2来看，比较器的基础结构包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6，第一NMOS管MN1的栅极作为高速动态比较器的第一输入端，其漏极作为第一节点X并连接第三NMOS管MN3的源极；第二NOMS管的栅极作为高速动态比较器的第二输入端，其漏极作为第二节点Y并连接第四NMOS管MN4的源极；第三PMOS管MP3的栅极作为第三节点DIN并连接第一PMOS管MP1的漏极和第三NMOS管MN3的漏极，其漏极连接第七NMOS管MN7的漏极和第五PMOS管MP5的源极；第四PMOS管MP4的栅极作为第四节点DIP并连接第二PMOS管MP2的漏极和第四NMOS管MN4的漏极，其漏极连接第八NMOS管MN8的漏极和第六PMOS管MP6的源极；第五PMOS管MP5的漏极连接第五NMOS管MN5的漏极、第十NMOS管MN10的漏极、第六NMOS管MN6的栅极和第六PMOS管MP6的栅极并作为高速动态比较器的第一输出端，其栅极连接第五NMOS管MN5的栅极、第六PMOS管MP6的漏极、第六NMOS管MN6的漏极和第九NMOS管MN9的漏极并作为高速动态比较器的第二输出端；第一PMOS管MP1、第二PMOS管MP2、第三NMOS管MN3和第四NMOS管MN4的栅极均连接第一时钟信号CKP，第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10的栅极均连接第二时钟信号CKN，第一时钟信号CKP和第二时钟信号CKN互为反相；第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10的源极均接地，第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4的源极均连接电源电压VDD。

本发明提出的比较器，在图1的基础上还增加了第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第七PMOS管MP7和第八PMOS管MP8，第七PMOS管MP7的栅极连接第三节点DIN，其漏极连接第十一NMOS管MN11的栅极和第十三NMOS管MN13的漏极；第八PMOS管MP8的栅极连接第四节点DIP，其漏极连接第十二NMOS管MN12的栅极和第十五NMOS管MN15的漏极；第十一NMOS管MN11的漏极连接第一节点X，其源极连接第十二NMOS管MN12的源极和第十四NMOS管MN14的漏极，第十二NMOS管MN12的漏极连接第二节点Y；第十三NMOS管MN13和第十五NMOS管MN15的栅极连接第二时钟信号CKN，第十四NMOS管MN14的栅极连接第一时钟信号CKP；第十三NMOS管MN13、第十四NMOS管MN14和第十五NMOS管MN15的源极均接地，第七PMOS管MP7和第八PMOS管MP8的源极均连接电源电压VDD。

本发明提出的是一种两级结构，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2构成比较器的输入级，第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6构成比较器的第二级结构，第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第七PMOS管MP7和第八PMOS管MP8是新增的用于改善比较器速度和噪声性能的结构。

本发明提出的高速比较器包括两个输入端，比较器的作用就是将将第一输入端输入的电压(下面记为第一输入电压VIP)和第二输入端输入的电压(下面记为第二输入电压VIN)进行比较并输出比较结果，下面详细说明本发明的工作过程，以第一输入电压VIP大于第二输入电压VIN的情况为例进行说明。

首先，当第一时钟信号CKP由低电平转变为高电平时，第二时钟信号CKN由高电平转变为低电平，比较器开始工作，此时比较器处于预放大阶段，由于第一时钟信号CKP为高电平，第一PMOS管MP1、第二PMOS管MP2截止，第三NMOS管MN3、第四NMOS管MN4、第十四NMOS管MN14导通；又由于第二时钟信号CKN为低电平，第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十三NMOS管MN13、第十五NMOS管MN15截止；因此第三节点DIN和第四节点DIP的电压以不同的速度从电源电压VDD开始下降，由于本实施例中令第一输入电压VIP大于第二输入电压VIN，因此第三节点DIN电压下降的速度快于第四节点DIP电压下降的速度，第三节点DIN电压低于第四节点DIP电压。同时因为第三NMOS管MN3、第四NMOS管MN4导通并处于深线性区，第一节点X和第二节点Y的电压分别被抬升至接近第三节点DIN和第四节点DIP电压值。

随着第三节点DIN和第四节点DIP电压的下降，当第三节点DIN的共模电压下降至VDD-|V_THMP7|时，第七PMOS管MP7开始工作，当第四节点DIP的共模电压下降至VDD-|V_THMP8|时，第八PMOS管MP8开始工作，其中V_THMP7是第七PMOS管MP7的阈值电压，V_THMP8是第八PMOS管MP8的阈值电压。令第七PMOS管MP7和第八PMOS管MP8的阈值电压相同，由于第三节点DIN电压下降的速度快于第四节点DIP电压下降的速度，因此第三节点DIN的共模电压先下降至VDD-|V_THMP7，第七PMOS管MP7先开始工作，随后第八PMOS管MP8开始工作。由于第十三NMOS管MN13、第十五NMOS管MN15关闭，第五节点DP(即第十三NMOS管MN13的漏极)和第六节点DN(即第十五NMOS管MN15的漏极)的电压开始增加，随着第五节点DP和第六节点DN电压的增加，第十一NMOS管MN11和第十二NMOS管MN12对第一节点X和第二节点Y放电，加快了第一节点X和第二节点Y电压的下降速度，进而通过第三NMOS管MN3和第四NMOS管MN4加快了第三节点DIN和第四节点DIP的电压下降速度。且由于第三节点DIN和第四节点DIP的电压下降的速度不同，第七PMOS管MP7和第八PMOS管MP8对第五节点DP和第六节点DN的充电速度、以及第十一NMOS管MN11和第十二NMOS管MN12对第五节点X和第六节点Y的放电速度不同，相当于增加了由比较器输入级的跨导。

再随着第三节点DIN和第四节点DIP电压的继续下降，当第三节点DIN的共模电压下降至VDD-|V_THMP3|时，第三PMOS管MP3开始工作，当第四节点DIP的共模电压下降至VDD-|V_THMP4|时，第四PMOS管MP4开始工作，V_THMP3和V_THMP4分别是第三PMOS管MP3和第四PMOS管MP4的阈值电压。因为第三节点DIN和第四节点DIP电压的下降速度不同，第七节点QP(即第三PMOS管MP3的漏极)和第八节点QN(即第四PMOS管MP4的漏极)的电压上升速度不同，其中第七节点QP的电压大于第八节点QN的电压。第一节点X和第二节点Y电压的加速下降，使得第三节点DIN和第四节点DIP电压下降速度的加快，最终使得第七节点QP和第八节点QN电压上升的速度加快。由于在本实施例中第一输入电压VIP大于第二输入电压VIN，因此节点第七节点QP的电压大于第八节点QN的电压，当第七节点QP的电压增加至|V_THMP5|时，第五PMOS管MP5打开，其中V_THMP5是第五PMOS管MP5的阈值电压，此时比较器处于再生阶段，这使得比较器第一输出端的电压VOUTP电压升高。随着第七节点QP和第八节点QN电压的升高，比较器第一输出端的电压VOUTP和比较器第二输出端的电压VOUTN继续增加，其中VOUTP大于VOUTN。当VOUTP增加至V_THMN6时，第六NMOS管MN6打开，V_THMN6是第六NMOS管MN6的阈值电压。因为VOUTP持续增加，所以第六PMOS管MP6的漏极电流减小，第六NMOS管MN6的漏极电流增加，这使VOUTN的电压增加速度减小。随着VOUTP的逐渐增加，VOUTN的电压开始减小。最终，由第五NMOS管MN5、第六NMOS管MN6、第五PMOS管MP5、第六PMOS管MP6构成的锁存器将VOUTP建立到电源电压，VOUTN建立到地。

以上实施例以第一输入电压VIP大于第二输入电压VIN为例，但当第一输入电压VIP小于第二输入电压VIN时也是基于同样的原理，区在于此时第三节点DIN电压下降的速度慢于第四节点DIP电压下降的速度，但也统一能够通过增加的结构提升第三节点DIN和第四节点DIP的下降速度，从而提升比较速度，最终将VOUTP建立到地，VOUTN建立到电源电压。

综合来看，本发明提出的两级动态比较器与传统结构相比，增加了第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第七PMOS管MP7、第八PMOS管MP8来提升比较速度，当第一时钟信号CKP由低电平建立到高电平、第二时钟信号CKN由高电平建立到低电平时，比较器开始工作，第三NMOS管MN3、第四NMOS管MN4打开并处于深线性区，因此第一节点X和第二节点Y的电压在比较器刚开始工作时被抬高至接近第三节点DIN和第四节点DIP的电压，第一节点X和第二节点Y的下降速度决定了第三节点DIN和第四节点DIP的下降速度，也因此决定了由第五NMOS管MN5、第六NMOS管MN6、第五PMOS管MP5、第六PMOS管MP6构成的锁存器开始工作的时间。在传统的两级动态比较器中，若想加快第一节点X和第二节点Y的下降速度，只能增加第一NMOS管MN1、第二NMOS管MN2的尺寸，但这会增加比较器的输入电容、加大比较器的回踢噪声，从而限制比较器在高速高精度模数转换器中的应用。但本发明通过引入第十一NMOS管MN11、第十二NMOS管MN12、第七PMOS管MP7、第八PMOS管MP8，当第三节点DIN和第四节点DIP电压开始下降时，第五节点DN和第六节点DP的电压增加，通过第十一NMOS管MN11、第十二NMOS管MN12对第一节点X和第二节点Y放电，加快第三节点DIN和第四节点DIP电压的下降速度，进而提升比较器的比较速度。同时由于第三NMOS管MN3的漏极电压、第四NMOS管MN4的漏极电压在比较器预放大阶段下降的速度不同，即第三节点DIN和第四节点DIP电压的下降速度不同，使得第七PMOS管MP7、第八PMOS管MP8对第五节点DN和第六节点DP的充电速度以及第十一NMOS管、第十二NMOS管对第一节点X和第二节点Y的放电速度均不同，相当于增加了比较器输入级的增益，改善比较器的噪声。

因此本发明根据比较器工作的特点，通过引入第十一NMOS管MN11、第十二NMOS管MN12、第七PMOS管MP7、第八PMOS管MP8产生额外的电流对第一NMOS管MN1的漏极、第二NMOS管MN2的漏极进行放电，即对第一节点X和第二节点Y放电，使得比较器的正反馈环路可以快速开始工作，提升第三节点DIN和第四节点DIP电压的下降速度，进而显著提升了比较器的比较速度。

以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。

Claims (1)

1.一种高速动态比较器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，

第一NMOS管的栅极作为高速动态比较器的第一输入端，其漏极作为第一节点并连接第三NMOS管的源极；

第二NOMS管的栅极作为高速动态比较器的第二输入端，其漏极作为第二节点并连接第四NMOS管的源极；

第三PMOS管的栅极作为第三节点并连接第一PMOS管的漏极和第三NMOS管的漏极，其漏极连接第七NMOS管的漏极和第五PMOS管的源极；

第四PMOS管的栅极作为第四节点并连接第二PMOS管的漏极和第四NMOS管的漏极，其漏极连接第八NMOS管的漏极和第六PMOS管的源极；

第五PMOS管的漏极连接第五NMOS管的漏极、第十NMOS管的漏极、第六NMOS管的栅极和第六PMOS管的栅极并作为高速动态比较器的第一输出端，其栅极连接第五NMOS管的栅极、第六PMOS管的漏极、第六NMOS管的漏极和第九NMOS管的漏极并作为高速动态比较器的第二输出端；

第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的栅极均连接第一时钟信号，第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的栅极均连接第二时钟信号，所述第一时钟信号和所述第二时钟信号互为反相；

第一NMOS管、第二NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的源极均接地，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接电源电压；

其特征在于，所述高速动态比较器还包括第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第七PMOS管和第八PMOS管，

第七PMOS管的栅极连接所述第三节点，其漏极连接第十一NMOS管的栅极和第十三NMOS管的漏极；

第八PMOS管的栅极连接所述第四节点，其漏极连接第十二NMOS管的栅极和第十五NMOS管的漏极；

第十一NMOS管的漏极连接所述第一节点，其源极连接第十二NMOS管的源极和第十四NMOS管的漏极，第十二NMOS管的漏极连接所述第二节点；

第十三NMOS管和第十五NMOS管的栅极连接所述第二时钟信号，第十四NMOS管的栅极连接所述第一时钟信号；第十三NMOS管、第十四NMOS管和第十五NMOS管的源极均接地，第七PMOS管和第八PMOS管的源极均连接电源电压。

Images