CN111541433A - 一种跨导运算放大电路及滤波电路 - Google Patents

一种跨导运算放大电路及滤波电路 Download PDF

Info

Publication number
CN111541433A
CN111541433A CN202010457839.3A CN202010457839A CN111541433A CN 111541433 A CN111541433 A CN 111541433A CN 202010457839 A CN202010457839 A CN 202010457839A CN 111541433 A CN111541433 A CN 111541433A
Authority
CN
China
Prior art keywords
pmos transistor
transistor
transconductance
transconductance operational
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010457839.3A
Other languages
English (en)
Other versions
CN111541433B (zh
Inventor
高志强
林博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010457839.3A priority Critical patent/CN111541433B/zh
Publication of CN111541433A publication Critical patent/CN111541433A/zh
Application granted granted Critical
Publication of CN111541433B publication Critical patent/CN111541433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种跨导运算放大电路及滤波电路，所述跨导运算放大电路包括输入级、上偏置电路、下偏置电路、源极退化结构、改进型Wilson电流镜结构，所述低通滤波电路包括5个相同的跨导运算放大器和5个相同的电容。本发明提出的基于跨导运算放大器结构的低通滤波电路结构具有低功耗、低噪声、低谐波失真的特性，具有很广阔的应用前景。由于本发明利用具有小跨导值的OTA结构实现电阻的功能，使得滤波电路在250Hz的截止频率下的电容值与CMOS工艺兼容。本发明提出的OTA结构结合了电流分割、电流相消、源极退化技术，降低了OTA的跨导，同时提升了OTA的线性。本发明提出的OTA工作在弱反型工作区，降低了电路的功耗。

Description

一种跨导运算放大电路及滤波电路
技术领域
本发明属于电路设计领域，涉及一种跨导运算放大电路及滤波电路。
背景技术
随着便携式生物信号检测装置的需求越为突出，低功耗的SoC电路结构的需求日益增长。同时，用于生物信号检测的模拟前端滤波电路在滤除带外信号和前端放大电路的噪声方面作用突出。
传统的无源RC低通滤波电路需要很大的电阻和电容值，不能与CMOS工艺兼容。因此，利用小跨导的OTA代替电阻可以利用很小的电容值就能实现低截止频率的低通滤波电路。同时，相对于工作在饱和区的电路结构，OTA中的晶体管工作在弱反型区域，功耗更低。
发明内容
本发明的目的是提供一种可以用于生物信号模拟前端电路信号检测的跨导运算放大电路及滤波电路。
本发明的目的是通过以下技术方案实现的：
一种跨导运算放大电路，包括输入级、上偏置电路、下偏置电路、源极退化结构、改进型Wilson电流镜结构，其中：
输入级包括第四PMOS晶体管Mp4、第五PMOS晶体管Mp5、第六PMOS晶体管Mp6、第七PMOS晶体管Mp7、第八PMOS晶体管Mp8、第九PMOS晶体管Mp9；
上偏置电路包括第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3；
下偏置电路包括第五NMOS晶体管MN5；
源极退化结构包括第一线性电阻晶体管MR1、第二线性电阻晶体管MR2，第十PMOS晶体管Mp10用来控制第一线性电阻晶体管MR1和第二线性电阻晶体管MR2的偏置状态；
改进型Wilson电流镜结构包括第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4；
跨导运算放大电路的正向输入端Vip与第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的栅极相接，第三PMOS晶体管Mp3的漏极与第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的源极相接，第四PMOS晶体管Mp4的漏极接地，第六PMOS晶体管Mp6的漏极与第一NMOS晶体管MN1的漏极相接，第八PMOS晶体管Mp8的漏极与第二NMOS晶体管MN2的漏极相接；
跨导运算放大电路左右结构对称，负向输入端Vin与第五PMOS晶体Mp5、第七PMOS晶体Mp7、第九PMOS晶体Mp9的栅极相接，第一晶体管Mp1的漏极与第五PMOS晶体Mp5、第七PMOS晶体Mp7、第九PMOS晶体Mp9的源极相接，第五PMOS晶体管Mp5的漏极接地，第七PMOS晶体管Mp7的漏极与第二NMOS晶体管MN2的漏极相接，第九PMOS晶体管Mp9的漏极与第一NMOS晶体管MN1的漏极相接；
第一偏置电压Vb1与第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3的栅极相接，为上偏置电路提供偏置电压，电源电压VDD与上偏置电路的第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3的源极相接；第三PMOS晶体管Mp3的漏极与第八PMOS晶体管Mp8的源极相接，第二PMOS晶体管Mp2的漏极与第十PMOS晶体管Mp10源极相接，第一PMOS晶体管Mp1的漏极与第九PMOS晶体管Mp9的源极相接；
第一线性电阻晶体管MR1、第二线性电阻晶体管MR2的栅极同时与第十PMOS晶体管Mp10的栅极和漏极相接，第一线性电阻晶体管MR1的漏极和源极分别与第二PMOS晶体管Mp2漏极和第三PMOS晶体管Mp3的漏极相接，第二线性电阻晶体管MR2的漏极和源极分别与第一PMOS晶体管Mp1的漏极和第二PMOS晶体管Mp2的漏极相接；
第二偏置电压Vb2与第五NMOS晶体管MN5的栅极相连，为电路电路提供下偏置电压；第五NMOS晶体管MN5的源极和漏极分别与GND和第十PMOS晶体管Mp10的漏极相接；
改进型Wilson电流镜结构中，第一NMOS晶体管MN1的栅极和第二NMOS晶体管MN2的栅极相接，第一NMOS晶体管MN1和第二NMOS晶体管MN2的源极分别与第三NMOS晶体管MN3和第四NMOS晶体管MN4的漏极相接，第一NMOS晶体管MN1的漏极和栅极相接，第三NMOS晶体管MN3的栅极和第四NMOS晶体管MN4的栅极相接，第三NMOS晶体管MN3和第四NMOS晶体管MN4的源极接地，第三NMOS晶体管MN3的漏极和栅极相接；
跨导运算放大电路的输出端Iout与第七PMOS晶体管Mp7的漏极相接。
一种基于上述跨导运算放大器(OTA)结构的低通滤波电路，包括5个相同的跨导运算放大器和5个相同的电容，其中：
输入信号Vin从第一跨导运算放大器Gm1的正向输入端输入，第一跨导运算放大器Gm1的输出端与第二跨导运算放大器Gm2的正向输入端、第一跨导运算放大器Gm1的负向输入端以及第一电容C1的一端相连；
第二跨导运算放大器Gm2的输出端与第二电容C2的一端和第三跨导运算放大器Gm3的正向输入端相连，第三跨导运算放大器Gm3的输出端与第三电容C3的一端、第四跨导运算放大器Gm4的正向输入端以及第二跨导运算放大器Gm2的负相输入端和第三跨导运算放大器Gm3的负相输入端相连；
第四跨导运算放大器Gm4的输出端与第四电容C4的一端和第五跨导运算放大器Gm5的正向输入端相连；
第五跨导运算放大器Gm5的输出端与第五电容C5的一端、第五跨导运算放大器Gm5的负向输入端以及第四跨导运算放大器Gm4的负相输入端相连，同时，也作为Vout输出信号；
第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5的另一端接地。
相比于现有技术，本发明具有如下优点：
1、本发明提出的基于跨导运算放大器(OTA)结构的低通滤波电路结构具有低功耗、低噪声、低谐波失真的特性，具有很广阔的应用前景。
2、由于本发明利用具有小跨导值的OTA结构实现电阻的功能，使得滤波电路在250Hz的截止频率下的电容值与CMOS工艺兼容。
3、本发明提出的OTA结构结合了电流分割、电流相消、源极退化技术，降低了OTA的跨导，同时提升了OTA的线性。
4、本发明提出的OTA工作在弱反型工作区，降低了电路的功耗。
5、经过仿真验证，本发明提出的滤波电路适用于低截止频率的生物信号检测装置的模拟前端滤波电路。
附图说明
图1为本发明提出的OTA的电路结构图。
图2为电流分割原理示意图。
图3为源极退化原理示意图。
图4为滤波电路的原理示意图。
图5为OTA半电路的小信号分析电路图。
图6为滤波电路的交流响应。
图7为滤波电路的噪声特性。
图8为滤波电路的谐波失真特性。
具体实施方式
下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。
本发明提供了一种OTA为双端输入单端输出的电路结构，如图1所示，所述电路结构包括输入级、上偏置电路、下偏置电路、源极退化结构、改进型Wilson电流镜结构，其中：
输入级包括第四PMOS晶体管Mp4、第五PMOS晶体管Mp5、第六PMOS晶体管Mp6、第七PMOS晶体管Mp7、第八PMOS晶体管Mp8、第九PMOS晶体管Mp9；
上偏置电路包括第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3；
下偏置电路包括第五NMOS晶体管MN5；
源极退化结构包括第一线性电阻晶体管MR1、第二线性电阻晶体管MR2，第十PMOS晶体管Mp10用来控制第一线性电阻晶体管MR1和第二线性电阻晶体管MR2的偏置状态；
改进型Wilson电流镜结构包括第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4；
跨导运算放大电路的正向输入端Vip与第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的栅极相接，第三PMOS晶体管Mp3的漏极与第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的源极相接，第四PMOS晶体管Mp4的漏极接地，第六PMOS晶体管Mp6的漏极与第一NMOS晶体管MN1的漏极相接，第八PMOS晶体管Mp8的漏极与第二NMOS晶体管MN2的漏极相接；
跨导运算放大电路左右结构对称，负向输入端Vin与第五PMOS晶体Mp5、第七PMOS晶体Mp7、第九PMOS晶体Mp9的栅极相接，第一晶体管Mp1的漏极与第五PMOS晶体Mp5、第七PMOS晶体Mp7、第九PMOS晶体Mp9的源极相接，第五PMOS晶体管Mp5的漏极接地，第七PMOS晶体管Mp7的漏极与第二NMOS晶体管MN2的漏极相接，第九PMOS晶体管Mp9的漏极与第一NMOS晶体管MN1的漏极相接；
第一偏置电压Vb1与第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3的栅极相接，为上偏置电路提供偏置电压，电源电压VDD与上偏置电路的第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3的源极相接；第三PMOS晶体管Mp3的漏极与第八PMOS晶体管Mp8的源极相接，第二PMOS晶体管Mp2的漏极与第十PMOS晶体管Mp10源极相接，第一PMOS晶体管Mp1的漏极与第九PMOS晶体管Mp9的源极相接；
第一线性电阻晶体管MR1、第二线性电阻晶体管MR2的栅极同时与第十PMOS晶体管Mp10的栅极和漏极相接，第一线性电阻晶体管MR1的漏极和源极分别与第二PMOS晶体管Mp2漏极和第三PMOS晶体管Mp3的漏极相接，第二线性电阻晶体管MR2的漏极和源极分别与第一PMOS晶体管Mp1的漏极和第二PMOS晶体管Mp2的漏极相接；
第二偏置电压Vb2与第五NMOS晶体管MN5的栅极相连，为电路提供下偏置电压；第五NMOS晶体管MN5的源极和漏极分别与GND和第十PMOS晶体管Mp10的漏极相接；
改进型Wilson电流镜结构中，第一NMOS晶体管MN1的栅极和第二NMOS晶体管MN2的栅极相接，第一NMOS晶体管MN1和第二NMOS晶体管MN2的源极分别与第三NMOS晶体管MN3和第四NMOS晶体管MN4的漏极相接，第一NMOS晶体管MN1的漏极和栅极相接，第三NMOS晶体管MN3的栅极和第四NMOS晶体管MN4的栅极相接，第三NMOS晶体管MN3和第四NMOS晶体管MN4的源极接地，第一NMOS晶体管MN1的漏极和栅极相接，第三NMOS晶体管MN3的漏极和栅极相接；
跨导运算放大电路的输出端Iout与第七PMOS晶体管Mp7的漏极相接。
上述跨导运算放大电路还包括降低输出电流的电流相消结构，所述电流相消结构包括第六PMOS晶体管Mp6、第九PMOS晶体管Mp9、第七PMOS晶体管Mp7和第八PMOS晶体管Mp8，第六PMOS晶体管Mp6和第九PMOS晶体管Mp9漏源电流相互反向，相互抵消一部分电流；第七PMOS晶体管Mp7和第八PMOS晶体管Mp8漏源电流相互反向，相互抵消一部分电流。
上述跨导运算放大电路还包括降低输出电流的电流分割技术，第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的宽长比为N:1:M，并且N>10，M<1；第五PMOS晶体管Mp5、第七PMOS晶体管Mp7、第九PMOS晶体管Mp9的宽长比为N:1:M，并且N>10，M<1。电流分割的电路原理图如图2所示。
上述跨导运算放大电路还包括降低跨导和提升线性性的源极退化技术，工作在线性区的第一线性电阻晶体管MR1作为第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的源极退化电阻，工作在线性区的第二线性电阻晶体管MR2作为第五PMOS晶体管Mp5、第七PMOS晶体管Mp7、第九PMOS晶体管Mp9的源极退化电阻。源极退化的电路原理图可由图3展示。
如图4所示，基于上述跨导运算放大器(OTA)结构的低通滤波电路由5个相同的跨导运算放大器和5个相同的电容组成，其中：
输入信号Vin从第一跨导运算放大器Gm1的正向输入端输入，第一跨导运算放大器Gm1的输出端与第二跨导运算放大器Gm2的正向输入端、第一跨导运算放大器Gm1的负向输入端以及第一电容C1的一端相连；
第二跨导运算放大器Gm2的输出端与第二电容C2的一端和第三跨导运算放大器Gm3的正向输入端相连，第三跨导运算放大器Gm3的输出端与第三电容C3的一端、第四跨导运算放大器Gm4的正向输入端以及第二跨导运算放大器Gm2的负相输入端和第三跨导运算放大器Gm3的负相输入端相连；
第四跨导运算放大器Gm4的输出端与第四电容C4的一端和第五跨导运算放大器Gm5的正向输入端相连；
第五跨导运算放大器Gm5的输出端与第五电容C5的一端、第五跨导运算放大器Gm5的负向输入端以及第四跨导运算放大器Gm4的负相输入端相连，同时，也作为Vout输出信号；
第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5的另一端接地。
本发明利用电流相消、源极退化、电流分割的技术降低了电路的跨导，同时OTA中的晶体管工作在弱反型区降低了电路的功耗。本发明利用提出的OTA和电容结构搭建了图4的滤波电路结构，并且电路的跨导可以用iout＝gm(Vip-Vin)来进行计算，其中，iout指OTA的输出电流，gm指OTA的等效跨导，Vip和Vin分别指OTA的正负输入电压。
OTA的工作原理可以表示为：当外加正负交变信号施加在OTA正负输入端时，交变电流经过输入级的6个PMOS晶体管的电流分割，使得电路中的大部分电流分别从第四PMOS晶体管Mp4、第五PMOS晶体管Mp5流出，降低了电路的输出电流，从而使得电路的跨导得以降低。
电流分割技术可以用图2来进行分析，跨导可以计算为：
Figure BDA0002509944780000101
其中，N为宽长比，
Figure BDA0002509944780000102
指取图中输出电流I2作为输出端的跨导，
Figure BDA0002509944780000103
指两个宽长比为N:1的MOS晶体管组成的复合晶体管的跨导。
同时，利用图3的源极退化结构，跨导可以计算为：
Figure BDA0002509944780000104
其中，
Figure BDA0002509944780000105
指取图中输出电流i1作为输出端的跨导，R为源极退化电阻的阻值，
Figure BDA0002509944780000106
为图中的两个相同的晶体管各自的跨导。
综上，在不考虑其他影响因素的情况下，可以通过图5的OTA半电路进行小信号分析来估计跨导：
Figure BDA0002509944780000111
其中，Gm指整个OTA的跨导，M和N均为MOS晶体管的宽长比，
Figure BDA0002509944780000112
为线性晶体管的跨导值。可以看出，整个OTA的跨导在利用上述技术之后，可以达到很小的值，并且整个电路的线性性也取决于线性电阻的跨导。
利用设计好的OTA的电路结构，按照图4所示的结构进行滤波电路的设计，可以得到滤波电路的传递函数为：
Figure BDA0002509944780000113
其中，Gm1 Gm2 Gm3 Gm4 Gm5分别表示第一跨导运算放大器Gm1、第二跨导运算放大器Gm2、第三跨导运算放大器Gm3、第四跨导运算放大器Gm4、第五跨导运算放大器Gm5的跨导值。同时，图中的五个电容的取值分别用C1 C2 C3 C4 C5表示。
本发明的突出特点在于：滤波电路的输出特性不仅能够满足低频生物信号的滤波要求，同时具有低的噪声、低的谐波失真的特性。
调整滤波电路中电容的值，可以得到截止频率为250Hz的交流瞬态响应如图6所示，并且它的等效输入参考噪声、三次谐波失真特性分别由图7、图8展示。

Claims (6)

1.一种跨导运算放大电路，其特征在于所述跨导运算放大电路包括输入级、上偏置电路、下偏置电路、源极退化结构、改进型Wilson电流镜结构，其中：
输入级包括第四PMOS晶体管Mp4、第五PMOS晶体管Mp5、第六PMOS晶体管Mp6、第七PMOS晶体管Mp7、第八PMOS晶体管Mp8、第九PMOS晶体管Mp9；
上偏置电路包括第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3；
下偏置电路包括第五NMOS晶体管MN5；
源极退化结构包括第一线性电阻晶体管MR1、第二线性电阻晶体管MR2；
改进型Wilson电流镜结构包括第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4；
跨导运算放大电路的正向输入端Vip与第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的栅极相接，第三晶PMOS体管Mp3的漏极与第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的源极相接，第四PMOS晶体管Mp4的漏极接地，第六PMOS晶体管Mp6的漏极与第一NMOS晶体管MN1的漏极相接，第八PMOS晶体管Mp8的漏极与第二NMOS晶体管MN2的漏极相接；
跨导运算放大电路左右结构对称，负向输入端Vin与第五PMOS晶体Mp5、第七PMOS晶体Mp7、第九PMOS晶体Mp9的栅极相接，第一晶体管Mp1的漏极与第五PMOS晶体Mp5、第七PMOS晶体Mp7、第九PMOS晶体Mp9的源极相接，第五PMOS晶体管Mp5的漏极接地，第七PMOS晶体管Mp7的漏极与第二NMOS晶体管MN2的漏极相接，第九PMOS晶体管Mp9的漏极与第一NMOS晶体管MN1的漏极相接；
第一偏置电压Vb1与第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3的栅极相接，电源电压VDD与上偏置电路的第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、第三PMOS晶体管Mp3的源极相接；第三PMOS晶体管Mp3的漏极与第八PMOS晶体管Mp8的源极相接，第二PMOS晶体管Mp2的漏极与第十PMOS晶体管Mp10源极相接，第一PMOS晶体管Mp1的漏极与第九PMOS晶体管Mp9的源极相接；
第一线性电阻晶体管MR1、第二线性电阻晶体管MR2的栅极同时与第十PMOS晶体管Mp10的栅极和漏极相接，第一线性电阻晶体管MR1的漏极和源极分别与第二PMOS晶体管Mp2漏极和第三PMOS晶体管Mp3的漏极相接，第二线性电阻晶体管MR2的漏极和源极分别与第一PMOS晶体管Mp1的漏极和第二PMOS晶体管Mp2的漏极相接；
第二偏置电压Vb2与第五NMOS晶体管MN5的栅极相连，第五NMOS晶体管MN5的源极和漏极分别与GND和第十PMOS晶体管Mp10的漏极相接；
改进型Wilson电流镜结构中，第一NMOS晶体管MN1的栅极和第二NMOS晶体管MN2的栅极相接，第一NMOS晶体管MN1和第二NMOS晶体管MN2的源极分别与第三NMOS晶体管MN3和第四NMOS晶体管MN4的漏极相接，第一NMOS晶体管MN1的漏极和栅极相接，第三NMOS晶体管MN3的栅极和第四NMOS晶体管MN4的栅极相接，第三NMOS晶体管MN3和第四NMOS晶体管MN4的源极接地，第三NMOS晶体管MN3的漏极和栅极相接；
跨导运算放大电路的的输出端Iout与第七PMOS晶体管Mp7的漏极相接。
2.根据权利要求1所述的跨导运算放大电路，其特征在于所述第六PMOS晶体管Mp6、第九PMOS晶体管Mp9、第七PMOS晶体管Mp7和第八PMOS晶体管Mp8构成电流相消结构，第六PMOS晶体管Mp6和第九PMOS晶体管Mp9漏源电流相互反向，第七PMOS晶体管Mp7和第八PMOS晶体管Mp8漏源电流相互反向。
3.根据权利要求1所述的跨导运算放大电路，其特征在于所述第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的宽长比为N:1:M，并且N>10，M<1；第五PMOS晶体管Mp5、第七PMOS晶体管Mp7、第九PMOS晶体管Mp9的宽长比为N:1:M，并且N>10，M<1。
4.根据权利要求1所述的跨导运算放大电路，其特征在于所述第一线性电阻晶体管MR1作为第四PMOS晶体管Mp4、第六PMOS晶体管Mp6、第八PMOS晶体管Mp8的源极退化电阻，第二线性电阻晶体管MR2作为第五PMOS晶体管Mp5、第七PMOS晶体管Mp7、第九PMOS晶体管Mp9的源极退化电阻。
5.一种基于权利要求1-4任一项所述跨导运算放大电路的低通滤波电路，其特征在于所述低通滤波电路包括5个相同的跨导运算放大器和5个相同的电容，其中：
输入信号Vin从第一跨导运算放大器Gm1的正向输入端输入，第一跨导运算放大器Gm1的输出端与第二跨导运算放大器Gm2的正向输入端、第一跨导运算放大器Gm1的负向输入端以及第一电容C1的一端相连；
第二跨导运算放大器Gm2的输出端与第二电容C2的一端和第三跨导运算放大器Gm3的正向输入端相连，第三跨导运算放大器Gm3的输出端与第三电容C3的一端、第四跨导运算放大器Gm4的正向输入端以及第二跨导运算放大器Gm2的负相输入端和第三跨导运算放大器Gm3的负相输入端相连；
第四跨导运算放大器Gm4的输出端与第四电容C4的一端和第五跨导运算放大器Gm5的正向输入端相连；
第五跨导运算放大器Gm5的输出端与第五电容C5的一端、第五跨导运算放大器Gm5的负向输入端以及第四跨导运算放大器Gm4的负相输入端相连，同时，也作为Vout输出信号；
第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5的另一端接地。
6.权利要求5所述基于跨导运算放大电路的低通滤波电路在低截止频率的生物信号检测装置的模拟前端滤波电路中的应用。
CN202010457839.3A 2020-05-26 2020-05-26 一种跨导运算放大电路及滤波电路 Active CN111541433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010457839.3A CN111541433B (zh) 2020-05-26 2020-05-26 一种跨导运算放大电路及滤波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010457839.3A CN111541433B (zh) 2020-05-26 2020-05-26 一种跨导运算放大电路及滤波电路

Publications (2)

Publication Number Publication Date
CN111541433A true CN111541433A (zh) 2020-08-14
CN111541433B CN111541433B (zh) 2021-05-11

Family

ID=71979812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010457839.3A Active CN111541433B (zh) 2020-05-26 2020-05-26 一种跨导运算放大电路及滤波电路

Country Status (1)

Country Link
CN (1) CN111541433B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056716A1 (en) * 2002-09-23 2004-03-25 Meng-Jer Wey High-speed output transconductance amplifier capable of operating at different voltage levels
CN101471632A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 环路增益可控的自偏置低压运算跨导放大器电路
CN101917168A (zh) * 2010-06-30 2010-12-15 西安电子科技大学 用于有源功率因数校正器中的高转换速率跨导放大器
CN102045035A (zh) * 2010-11-24 2011-05-04 东南大学 一种低功耗宽带高增益高摆率单级运算跨导放大器
CN103873001A (zh) * 2014-03-26 2014-06-18 东南大学 一种低电源电压可编程增益放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056716A1 (en) * 2002-09-23 2004-03-25 Meng-Jer Wey High-speed output transconductance amplifier capable of operating at different voltage levels
CN101471632A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 环路增益可控的自偏置低压运算跨导放大器电路
CN101917168A (zh) * 2010-06-30 2010-12-15 西安电子科技大学 用于有源功率因数校正器中的高转换速率跨导放大器
CN102045035A (zh) * 2010-11-24 2011-05-04 东南大学 一种低功耗宽带高增益高摆率单级运算跨导放大器
CN103873001A (zh) * 2014-03-26 2014-06-18 东南大学 一种低电源电压可编程增益放大器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN112953420B (zh) * 2021-03-22 2022-09-09 电子科技大学 一种输入管处于线性区的动态运算放大器电路

Also Published As

Publication number Publication date
CN111541433B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
KR100717993B1 (ko) 능동 바룬기
CN106817099B (zh) 用于生理电势信号检测的放大器
Veldandi et al. A 0.3-V pseudo-differential bulk-input OTA for low-frequency applications
CN101917168B (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
CN101963819A (zh) 基准电压电路和电子设备
CN104539242B (zh) 电流复用低噪声放大器
CN111030610B (zh) 一种消除直流失调电压全差分运算放大器电路
US9531335B2 (en) Method and circuitry for CMOS transconductor linearization
Veldandi et al. An ultra-low-voltage bulk-driven analog voltage buffer with rail-to-rail input/output range
CN111478671A (zh) 一种应用于Sub-GHz频段的新型低噪声放大器
CN111541433B (zh) 一种跨导运算放大电路及滤波电路
CN110798203A (zh) 纳米级cmos工艺下高线性度单位增益电压缓冲器
US6724258B1 (en) Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
CN206611389U (zh) 用于生理电势信号检测的放大器
Carrillo et al. 1-V rail-to-rail bulk-driven CMOS OTA with enhanced gain and gain-bandwidth product
Ghorbanzadeh et al. A Topology of Class-AB OTA with Increased DC-‎ Gain and Slew-Rate
CN112039492B (zh) 应用于生理信号滤波器中的高线性度跨导放大器
Hati et al. A power efficient and constant-g m 1.8 V CMOS operational transconductance amplifier with rail-to-rail input and output ranges for charge pump in phase-locked loop
Upathamkuekool et al. A compensation technique for compact low-voltage low-power active-RC filters
Shetty et al. A survey of circuit level techniques for designing ultra low power, low frequency OTA
Valero et al. OpAmp design for lock-in amplifiers in portable sensing systems
Bhatkar et al. A 90nm low power OTA using adaptive bias
Hussain et al. A 45nm ultra-low power operational amplifier with high gain and high CMRR
CN113271073B (zh) 一种可重构运算跨导放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant