CN1129171C - 半导体器件的电容器的形成方法 - Google Patents

半导体器件的电容器的形成方法 Download PDF

Info

Publication number
CN1129171C
CN1129171C CN98102096A CN98102096A CN1129171C CN 1129171 C CN1129171 C CN 1129171C CN 98102096 A CN98102096 A CN 98102096A CN 98102096 A CN98102096 A CN 98102096A CN 1129171 C CN1129171 C CN 1129171C
Authority
CN
China
Prior art keywords
film
charge
storage electrode
temperature
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98102096A
Other languages
English (en)
Other versions
CN1203440A (zh
Inventor
林灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970024184A external-priority patent/KR100268782B1/ko
Priority claimed from KR1019970044619A external-priority patent/KR100235973B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1203440A publication Critical patent/CN1203440A/zh
Application granted granted Critical
Publication of CN1129171C publication Critical patent/CN1129171C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明关于一种形成半导体器件的电容器的方法，其特别处理了下部的电荷储存电极的表面，以便改善在使用具有特定介电常数作为介质膜的Ta2O5膜电容器中，以PECVD方法沉积Ta2O5膜的不佳的梯级覆盖，并根据使用梯级覆盖优良的LPCVD方法，来沉积Ta2O5膜，以改善电容器的电特性，防止漏电流产生，而且根据结果，它改善了半导体器件的特性和可靠性。

Description

半导体器件的电容器的形成方法
技术领域
本发明涉及一种半导体器件的电容器的形成方法，更具体地讲，涉及一种半导体器件的电容器的形成方法，其可改善半导体器件的电特性，以及使用LPCVD的Ta2O5膜作为电容器的介电质，其中有优良的梯级覆盖(step coverage)，借以改进电容器的电特性，而改善其可靠性。
背景技术
目前因为半导体器件的高度集成的趋势，单元尺寸降低，所以要形成具有足够电容的电容器有困难。
具体地讲，在由MOS晶体管和电容器组成的DRAM装置中，具有高介电常数的材料作介质膜，或是介质膜的厚度要薄，或者电荷储存电极(charge storage electrode)的表面稍要加大，以增加电容器的电容。
在此方面，虽然未示于图中，但是底下将解释一种根据传统方法的半导体器件的电容器制造方法。
首先，在半导体基板上形成装置隔离氧化膜(device isolation oxidefilm)和栅氧化膜(gate oxide film)以后，形成一由栅电极(gate electrode)和源极/漏极(source/drain electrode)所组成的MOS场效应晶体管(fildeffect transistor)，并在整个结构的表面上形成层间绝缘膜(interlayerinsulating film)。
接着，通过移除预先安排在源极/漏极的电荷储存电极接触的顶部的层间绝缘膜，而形成电荷储存电极接触孔，而通过接触孔接触源极/漏极的电荷储存电极，形成进入硅层的布局图案。
接下来，在电荷储存电极表面上，展开由氧化膜、氮化膜、或氧化膜—氮化膜—氧化膜的叠层结构所组成的介质膜，并通过形成平板电极(plate electrode)包住介质膜上的电荷储存电极，而完成电容器。
根据如上面描述的现有技术的半导体器件的电容器中的介质膜，所要求的是特定的介电常数、低的漏电流密度(leakage current density)、高的绝缘破坏(destructive)电压、以及上下电极有稳定的界面特性。
氧化膜的介电常数约3.8，氮化膜的介电常数约7.2，而用作电极的多晶硅层限制了电容，因为非电阻(non-resistance)高达8000～1000μΩcm的范围。
最近为了解决这些问题，使用特定的介质膜，例如Ta2O5膜，以代替由氧化膜—氮化膜—氧化膜的叠层结构所组成的介质膜。
使用Ta2O5膜作为高度集成存储器件的电容器介质膜，已被广泛地考虑。然而根据沉积Ta2O5膜的方法，使用Ta2O5膜作为介质膜，大大改变电容器的电特性。
也就是说，在依靠等离子增强化学气相沉积(plasma enhancedchemical vapor deposition，此后称为PECVD)方法来沉积Ta2O5膜，以形成小片电容器(plat capacitor)的情况下，其电特性要比以低压化学气相沉积(low pressure chemical vapor deposition，此后称为LPCVD)方法来沉积Ta2O5膜来的好。
然而，实际使用的电容器是有多种结构的装置，例如圆柱体型和拴形(pin)结构。而且需要优良的Ta2O5膜的梯级覆盖，因为这些器件的梯级差很大。
再者，有问题的是在实际应用装置的情况下，引发高的漏电流，此乃以PECVD方法沉积Ta2O5膜的梯级覆盖，相较于以LPCVD方法沉积Ta2O5膜的梯级覆盖，是很差的。
发明内容
因此，本发明的一个目的是要解决上述与形成半导体器件电容器的传统方法有关的问题，并且提供一种半导体器件的电容器的形成方法，其可改善半导体器件的电特性，以及借改进电容器的电特性，而改善其可靠性。
根据其一方面而言，本发明提供一种半导体器件的电容器的形成方法，其包括的步骤有：提供一半导体基板；在半导体基板的顶端形成一电荷储存电极；氮化电荷储存电极的整个表面；等离子处理并氧化已氮化的电荷储存电极的表面；以LPCVD方法，在电荷储存电极的表面上沉积Ta2O5膜，并等离子处理Ta2O5膜，其中沉积和等离子处理Ta2O5膜的过程，如果没有多次，至少进行一次；热处理该Ta2O5膜；以及在整个表面的顶端形成一平板电极(plate electrode)。
再根据另一方面而言，本发明提供一种半导体器件的接触的形成方法，其包括的步骤有：提供一半导体基板；在半导体基板的顶端形成一电荷储存电极；氮化该电荷储存电极的整个表面；等离子处理并氧化已氮化的电荷储存电极的表面；以LPCVD方法，沉积Ta2O5膜到电荷储存电极的表面；等离子处理第一Ta2O5膜；以LPCVD方法，在该结构的表面上沉积第二Ta2O5膜；等离子处理并在高温下热处理沉积的第一和第二Ta2O5膜；以及在整个表面的顶端形成一平板电极。
附图说明
从底下具体实施例的描述，并参考附图，本发明其他目的和方面，将会变得明显。
图1为根据本发明实施例I，来形成半导体器件的电容器的截面图；
图2为根据本发明实施例I，来形成半导体器件的电容器的方法中，根据沉积Ta2O5膜的方法，显示漏电流特性的图形；
图3为根据本发明实施例I，来形成半导体器件的电容器的方法中，根据NO2或非N2O处理等离子的方法，显示小片电容器的漏电流特性的图形；
图4到7为根据本发明实施例II，来形成半导体器件的电容器的截面图；
图8为根据本发明实施例I，来形成半导体器件的电容器的方法中，根据沉积Ta2O5膜前的N2O处理等离子，显示电容器的漏电流特性的图形；
图9为根据本发明实施例II，来形成半导体器件的电容器的方法中，根据沉积Ta2O5膜前的N2O处理等离子，显示改善的电容器的电特性的图形。
具体实施方式
在此之后，将会根据附图，详细解释一种根据本发明实施例I来形成半导体器件的电容器的方法。
图1为根据本发明实施例I，来形成半导体器件的电容器的截面图。
首先，在半导体基板11上形成下部的结构，例如元件隔离绝缘膜(element isolation insulating film，未显示)、栅氧化膜(未显示)、栅电极(未显示)、和位线(bit line，未显示)等等。
接着，在整个表面上有小片膜(plat film，未显示)、层间绝缘膜(未显示)、和未掺杂的氧化膜。接下来使用接触掩模(contact mask)，在预先安排进入层间绝缘膜的接触部分上，形成接触孔(未显示)。
之后，以化学气相沉积(此后称为VCD)方法，在该结构的整个表面上形成多晶硅膜(未显示)，而通过蚀刻要留在接触孔(未显示)内部的多晶硅膜，形成填满接触孔(未显示)的接触柱塞(contact plug，未显示)。
如图1所示，形成与接触柱塞(未显示)接触的电荷储存电极13。此时形成电荷储存电极13，是作为掺了杂质的多晶硅。电荷储存电极的结构可以形成圆柱体型、拴型、或其他结构。
再者，电荷储存电极13的结构可用作半球形颗粒状硅酸盐玻璃(hemisperical grained silicate glass，HSG)。
然后，移除从电荷储存电极13表面产生的自然氧化膜。此时，使用氧化膜蚀刻溶液，也就是HF+H2O或HF+NH4F+H2O等等，来移除自然氧化膜。
接下来，将电荷储存电极13的已掺杂的多晶硅的整个表面氮化。此时，通过使用NH3气体的快速热氮化(rapid thermal nitration，RTN)方法，在800～900℃的温度下，氮化电荷储存电极13进行40～100秒。
接着，在使用包含氧、N2O和O2的等离子状态下，处理氮化的电荷储存电极的表面，结果薄薄地形成氧氮化膜SiOxNy。
此时，产生等离子的功率为100～200W，氮化电荷储存电极的基板温度为150～450℃，压力为1mTorr～9Torr。
另一方面，不氧化以等离子激发气体所氮化的电荷储存电极15的表面，而可以通过干式和使用H2O和O2蒸气的湿式氧化，来氧化氮化的电荷储存电极15的表面。
然而，因为像上述的氧化方法需要一超过700℃的高温工艺，所以问题就是：随着氮化膜的抗氧化性降低，氧化到掺杂到氮化膜下部的多晶硅13，电容器的有效氧化膜厚度因而增加。
再者，可以用通过PECVE方法，沉积一部分要沉积于已氮化的电荷储存电极15表面的Ta2O5膜之后，通过LPCVD方法，再次沉积Ta2O5膜剩余部分的氧化方法，来取代氧化已氮化的电荷储存电极15的工艺。
此时，通过PECVD方法，在80～200W R.F.功率、350～450℃的温度、使用Ta(OC2H5)5材料和N2O或O2气体的条件下，沉积5～50埃的Ta2O5膜。
顺便参考，在进行RTN(快速热氮化)处理的条件中，如果温度高于900℃或处理时间长，则由于电荷储存电极表面上的氮化部分变较厚，在后续的氧化过程中，已氮化部分此时没有被足够氧化。
下面表1显示半导体基板上的氧化膜厚度、与对应的RTN处理温度。
表1
  RTN(时间80秒)     850℃     900℃   950℃
  氮化膜厚度     9.5埃     12.6埃   15.7埃
当电荷储存电极15的表面如上所述被氮化，并变成氧氮化膜时，使用Ta2O5膜的电容器的有效氧化膜厚度，变化仅很轻微/不显著，大约在3埃或更少，但是漏电流的特性可增加。
接着，通过LPCVD方法，以固定的厚度，把Ta2O5膜17沉积到氧化的电荷储存电极顶端。此时，在350～450℃的温度下、1mTorr～9Torrr的压力、使用Ta(OC2H5)5材料和N2O或O2气体的条件下，沉积Ta2O5膜。
接下来，为了从Ta2O5膜移除氧和碳，通过使用N2O或O2的等离子气体，在150～450℃的温度下等离子处理Ta2O5膜。
此时，通过紫外线激活的UV-O3气体来处理，而不用N2O或O2气体的等离子处理。
之后，为了使Ta2O5膜多晶化，在700～820℃温度下的N2O或O2气氛中处理。
接着，在接下来的过程中于整个表面沉积TiN以后，沉积已掺杂的多晶硅以形成平板电极，并将平板电极做布局图案，以完成形成电容器的过程。
图2分别显示：在圆柱体结构的电荷储存电极上，有效氧化膜厚度为30埃的Ta2O5电容器中，仅以PECVD方法沉积Ta2O5、以PECVD方法和LPCVD方法沉积Ta2O5、以及在LPCVD方法后以PECVD方法沉积Ta2O5等情况下的漏电流特性。
如图2所示，在仅以PECVD方法沉积Ta2O5的情况下，漏电流的值最高，而在依序使用PECVD方法和LPCVD方法形成Ta2O5薄膜的情况下，漏电流的值最低。
在此，在仅以PECVD方法沉积Ta2O5的情况下，漏电流的值最高，是因为PECVD的Ta2O5的梯级覆盖不佳的缘故。
再者，图3为根据本发明实施例I，来形成半导体器件的电容器的方法中，根据N2O或非N2O等离子处理，显示小片电容器的漏电流特性的图形。
如图3所示，以N2O等离子来处理经RTN处理过的表面的小片Ta2O5电容器的漏电流特性，与仅沉积Ta2O5膜的情形做比较。
小片Ta2O5电容器的漏电流，在以N2O等离子来处理经RTN处理过的表面的情形下，要比在仅沉积Ta2O5膜的情形下来得较低。
另一方面，将根据附图，详细解释一种根据本发明实施例2来形成半导体器件的电容器的方法。
图4至图7为根据本发明实施例2，来形成半导体器件的电容器的截面图。
首先，在半导体基板21上形成下部结构，例如元件隔离缘绝膜(未显示)、栅氧化膜(未显示)、栅电极(未显示)、和位线(未显示)等等。
接着，在整个表面上有小片膜(未显示)、层间绝缘膜(未显示)、和未掺杂的氧化膜。接下来使用接触掩模，在预先安排进入层间绝缘膜的接触部分，形成接触孔(未显示)。
之后，以化学气相沉积(此后称为CVD)方法，在该结构的整个表面上形成多晶硅膜(未显示)，而通过蚀刻要留在接触孔(未显示)内部的多晶硅膜，形成填满接触孔(未显示)的接触柱塞(未显示)。
如图4所示，形成与接触柱塞(未显示)接触的电荷储存电极23。此时，电荷储存电极23形成进入掺了杂质的多晶硅。电荷储存电极的结构可以形成圆柱体型、拴型、或其他结构。
再者，电荷储存电极23的结构可用作半球形颗粒状硅酸盐玻璃(HSG)。
然后，移除从电荷储存电极23表面产生的自然氧化膜。此时，使用氧化膜蚀刻溶液，也就是氢氟酸溶液、氢氟酸蒸汽、或缓冲氧化物蚀刻剂(buffer oxide etchant，此后称为BOE)，来移除自然氧化膜。
接下来，当电荷储存电极23的已掺杂的多晶硅的整个表面氮化时，形成快速热氮化(此后称为RTN)膜。此时，通过使用NH3气体的快速热氮化(RTN)方法，在800～900℃的温度下，实现RTN膜25达20～120秒。
接着，在使用N2O或O2的气体的等离子状态下，处理RTN膜25的表面。为了这些缘故，通过以SiON取代SiN来形成RTN处理表面，改善了电特性。
此时，借助于使用N2O或O2的等离子气体，在130～450℃的温度、100～300W的功率下，来实施等离子处理工艺1～20分钟。
接着，如图5所示，通过LPCVD方法，以固定的厚度，把第一Ta2O5膜27沉积到经等离子处理过的RTN膜顶端。
此时，在1mTorr～6Torr的压力、370～450℃的温度、使用Ta(OC2H5)5材料和O2气体，或Ta(OC2H5)5材料和O2气体的条件下，首先沉积Ta2O5膜50～70埃。再者，第一Ta2O5膜27为非晶形。
接着，在等离子状态下实现第一Ta2O5膜27。此时，借助于使用N2O或O2的等离子气体，在130～450℃的温度、100～300W的功率下1～20分钟，来进行第一Ta2O5膜27的等离子处理工艺。
如上面所写，当进行N2O等离子处理时，激发的氧原子减少了在第一Ta2O5膜27中的缺陷，因此，第一Ta2O5膜27下部的等离子处理RTN膜25的表面，变成较多氧氮化膜的形态。
此时，由于氧氮化膜与氮化膜比起来，有电性障碍物的功能，它引来漏电流降低的效应，然而，被N2O等离子处理所氮化的多晶硅的氧化，并不会快速发生，所以增加电容器有效氧化膜厚度3埃或更少的效应是微弱的。
再者，在要沉积的整个部分上沉积Ta2O5膜之后，等离子处理或UV-O3处理对Ta2O5膜膜的固定厚度是有效的，然而它对整个Ta2O5膜的处理没有效。
已氮化的表面的氧化效果是微弱的，因此，与形成Ta2O5膜后的处理比起来，改善漏电流的效果非常小。
再者，在750℃或更高温度的氧气氛，进行Ta2O5膜的热处理的情形下，与等离子处理或UV-O3处理相比，RTN膜25的表面的氧化发生很快，乃由于氧扩散并穿透进入Ta2O5膜之故。由于在局部氧化的度量上有所差异，在沉积第一Ta2O5膜之后，不在750℃的高温下热处理。
另一方面，在形成厚40～50埃的第一Ta2O5膜的情况下，在沉积第一Ta2O5膜之前，可以省略等离子处理过程。
接下来如图所示，通过第二LPCVD方法的等离子处理，在第一Ta2O5膜27a上形成第二Ta2O5膜29。此时，在1mTorr～6Torr的压力、370～450℃的温度、使用Ta(OC2H5)5材料和O2气体，或Ta(OC2H5)5材料和O2气体的条件下，沉积第二Ta2O5膜29。
接着，如图7所示，以N2O等离子处理来实现第二Ta2O5膜的表面以后，在O2气氛、750～850℃的温度下，热处理5～30分钟。
此时，以RTP方法而非热处理方法，在800～900℃的温度、N2O或O2的气氛下，进行热处理过程70～80秒。
接着，在整个结构的顶端，形成作为多晶硅或TiN的平板电极，以完成电容器。
参考图8和图9，将会解释使用如上形成的Ta2O5薄膜的电容器漏电流特性与改进的电特性。
图8显示根据N2O等离子处理的Ta2O5电容器的漏电流特性的图形。
也就是说，它显示：在沉积Ta2O5膜前，以第一N2O等离子处理RTN处理过的表面之后，以及沉积一部分的Ta2O5膜之后，仅以PECVD方法而未经N2O等离子处理来沉积Ta2O5膜、以PECVD方法而经N2O等离子处理来沉积Ta2O5膜、以及以第二等离子处理来沉积剩余Ta2O5膜等情况。
如图8所示，可知道的是：在沉积Ta2O5膜前，以第一N2O等离子处理RTN处理过的表面之后，以及沉积一部分的Ta2O5膜之后，以第二等离子处理来沉积剩余Ta2O5膜，而形成整个Ta2O5膜的情况下，漏电流减少了。
再者，图9显示根据沉积Ta2O5膜之前和当中的N2O等离子处理，Ta2O5电容器改进的电特性的图形。
也就是说，它显示：在沉积Ta2O5膜前，以第一N2O等离子处理RTN处理过的表面之后，以及沉积一部分的Ta2O5膜之后，以LPCVD方法而未经N2O等离子处理来沉积Ta2O5膜、以及以第直N2O等离子处理来沉积剩余Ta2O5膜等情况。
如图9所示，可知道的是：在沉积Ta2O5膜前，以第一N2O等离子处理RTN处理过的表面之后，以及沉积一部分的Ta2O5膜之后，以第二等离子处理来沉积剩余Ta2O5膜，而形成整个Ta2O5膜的情况下，相较于以LPCVD方法而未经N2O等离子处理来沉积Ta2O5膜，漏电流降低了，Ta2O5电容器电特性的改进。
如前面所解释，一种根据本发明实施例1来形成半导体器件的电容器的方法，在以LPCVD方法沉积Ta2O5膜之前，特别处理了下部的电荷储存电极的表面，以便改善在使用具有特定介电数作为介质膜的Ta2O5膜电容器中，以PECVD方法沉积Ta2O5膜的不佳的梯级覆盖，并根据使用LPCVD方法，或之后使用PECVD方法和LPCVD方法，来沉积Ta2O5膜，以改善电容器的电特性，防止漏电流产生，而且根据结果，它有改善半导体器件的特性和可靠性的优点。
再者，一种根据本发明实施例2来形成半导体器件的电容器的方法，在特别处理了首先沉积的Ta2O5膜之后，通过LPCVD方法，沉积整个Ta2O5膜两次，来沉积剩余的Ta2O5膜，以改善电容器的电特性，防止漏电流产生，以便改善在使用具有特定介电常数作为介质膜的Ta2O5膜电容器中，以LPCVD方法沉积Ta2O5膜的漏电流特性，而且根据结果，它有改善半导体器件的特性和可靠性的优点。
虽然基于举例说明的目的已经提示了本发明较佳具体实施例，本领域的技术人员将体会出可能有多种改变、添加、和取代，而不偏离所附权利要求书所公开的本发明的范围。

Claims (19)

1.一种半导体器件的电容器的形成方法，其包括的步骤有：
提供一半导体基板；
在该半导体基板上形成一电荷储存电极；
氮化该电荷储存电极的整个表面；
等离子处理以氧化已氮化的电荷储存电极的表面；
以LPCVD方法，在该电荷储存电极的表面上沉积Ta2O5膜，并等离子处理Ta2O5膜，其中沉积和等离子处理Ta2O5膜的过程，如果没有多次，至少进行一次；
热处理该Ta2O5膜；以及
在该整个表面的顶端形成一平板电极。
2.根据权利要求1的方法，其中以RTN方法，在800～900℃的温度下，进行该电荷储存电极的氮化过程达40～100秒。
3.根据权利要求1的方法，其中于150～450℃的温度下，使用激发等离子气体N2O或O2，来氧化已氮化的该电荷储存电极的表面。
4.根据权利要求1的方法，其中以干式或使用H2O或O2蒸气的湿式氧化方法，来氧化已氮化的该电荷储存电极的表面。
5.根据权利要求1的方法，其中于150～450℃的温度下，使用N2O或O2气体，或紫外线激活的UV-O3气体，来进行该Ta2O5膜的等离子处理过程。
6.根据权利要求1的方法，其中在700～820℃的温度下，N2O或O2气氛中，来进行该Ta2O5膜的热处理过程，借此使该Ta2O5膜多晶化。
7.根据权利要求1的方法，其中沉积和等离子处理Ta2O5膜的处理进行一次，并且进一步包括在以所述LPCVD方法在所述电荷储存电极表面沉积Ta2O5膜前，通过PECVD方法在所述电荷储存电极的表面沉积Ta2O5膜的步骤。
8.根据权利要求7的方法，其中以RTN方法，在800～900℃的温度下，进行该电荷储存电极的氮化过程达40～100秒。
9.根据权利要求7的方法，其中于150～450℃的温度下，使用激发等离子气体N2O或O2，或以干式或H2O或O2蒸气的湿式氧化方法，来氧化已氮化的该电荷储存电极的表面。
10.根据权利要求7的方法，其中在350～450℃的温度、1mTorr～9Torr的压力、使用N2O或O2气体或Ta(OC2H5)5材料的条件下，来进行沉积所述第一Ta2O5膜的步骤，且所述Ta2O5膜厚5～50埃。
11.根据权利要求7的方法，其中在150～450℃的温度下，使用N2O或O2气体，或紫外线激活的UV-O3气体，来进行该Ta2O5膜的等离子处理过程。
12.根据权利要求7的方法，其中在700～820℃的温度下，N2O或O2气氛中，来进行该Ta2O5膜的热处理过程，借此使该Ta2O5膜多晶化。
13.根据权利要求1的方法，其中沉积和等离子处理Ta2O5膜的处理进行二次。
14.根据权利要求13的方法，其中使用RTN方法，来进行该电荷储存电极的氮化过程。
15.根据权利要求13的方法，其中沉积的每个Ta2O5膜具有50～70埃的厚度。
16.根据权利要求13的方法，其中所述Ta2O5膜以非晶形状态沉积。
17.根据权利要求13的方法，其中在130～450℃的温度、100～300W的功率下，来进行该N2O等离子处理过程达1～20分钟。
18.根据权利要求13的方法，其中在750～820℃的温度、O2的气氛下，进行该热处理过程达5～30分钟，或者在800～900℃的温度、O2或N2O的气氛下，进行该热处理过程70～80秒。
19.根据权利要求13的方法，其中沉积厚40～50埃的该第一Ta2O5膜，而未经等离子处理该氮化的表面。
CN98102096A 1997-06-11 1998-06-11 半导体器件的电容器的形成方法 Expired - Fee Related CN1129171C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR24184/1997 1997-06-11
KR1019970024184A KR100268782B1 (ko) 1997-06-11 1997-06-11 반도체 소자의 캐패시터 형성 방법
KR24184/97 1997-06-11
KR44619/97 1997-08-30
KR44619/1997 1997-08-30
KR1019970044619A KR100235973B1 (ko) 1997-08-30 1997-08-30 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
CN1203440A CN1203440A (zh) 1998-12-30
CN1129171C true CN1129171C (zh) 2003-11-26

Family

ID=26632831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102096A Expired - Fee Related CN1129171C (zh) 1997-06-11 1998-06-11 半导体器件的电容器的形成方法

Country Status (6)

Country Link
US (1) US5985730A (zh)
JP (1) JP3451943B2 (zh)
CN (1) CN1129171C (zh)
DE (1) DE19825736C2 (zh)
GB (1) GB2326279B (zh)
TW (1) TW396501B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247935B1 (ko) * 1997-10-22 2000-03-15 윤종용 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법
JP2002510653A (ja) * 1998-04-03 2002-04-09 カイロン コーポレイション 緩衝剤としてコハク酸を含有する注射可能なｉｇｆ処方物
KR100765682B1 (ko) * 1998-06-19 2007-10-11 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
KR100326269B1 (ko) * 1998-12-24 2002-05-09 박종섭 반도체소자의고유전체캐패시터제조방법
KR100304699B1 (ko) * 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법
US6143598A (en) * 1999-02-08 2000-11-07 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of low leakage capacitor
US6764916B1 (en) 1999-03-23 2004-07-20 Hitachi Kokusai Electric Inc. Manufacturing method for semiconductor device
US6171900B1 (en) * 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
KR100328454B1 (ko) * 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6103567A (en) * 1999-08-10 2000-08-15 Vanguard International Semiconductor Corp. Method of fabricating dielectric layer
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
JP2001177057A (ja) 1999-12-17 2001-06-29 Tokyo Electron Ltd アナログ回路用キャパシタ及びその製造方法
KR100373162B1 (ko) * 1999-12-29 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
JP2001308295A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 半導体記憶装置の使用方法と半導体記憶装置およびその製造方法
US6207497B1 (en) * 2000-05-05 2001-03-27 United Microelectronics Corp. Conformity of ultra-thin nitride deposition for DRAM capacitor
KR100587048B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
KR100422565B1 (ko) 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100418580B1 (ko) 2001-06-12 2004-02-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100410389B1 (ko) 2001-06-12 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100400252B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 탄탈륨 옥사이드 캐퍼시터의 형성 방법
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
KR100772075B1 (ko) * 2001-12-20 2007-11-01 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR20060072680A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
TW200947670A (en) * 2008-05-13 2009-11-16 Nanya Technology Corp Method for fabricating a semiconductor capacitor device
CN103184438B (zh) * 2011-12-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置
CN104353451B (zh) * 2014-11-19 2016-07-20 南开大学 五氧化二钽微-纳米柱阵列膜的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243487A (ja) * 1992-03-02 1993-09-21 Nec Corp 集積回路
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JP2679599B2 (ja) * 1993-12-02 1997-11-19 日本電気株式会社 半導体装置の製造方法
US5362632A (en) * 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
KR0155879B1 (ko) * 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US5930584A (en) * 1996-04-10 1999-07-27 United Microelectronics Corp. Process for fabricating low leakage current electrode for LPCVD titanium oxide films
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
US5876788A (en) * 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications

Also Published As

Publication number Publication date
GB2326279B (en) 2002-07-31
JPH1117153A (ja) 1999-01-22
GB2326279A (en) 1998-12-16
GB9812283D0 (en) 1998-08-05
DE19825736A1 (de) 1998-12-17
TW396501B (en) 2000-07-01
DE19825736C2 (de) 2003-09-18
US5985730A (en) 1999-11-16
JP3451943B2 (ja) 2003-09-29
CN1203440A (zh) 1998-12-30

Similar Documents

Publication Publication Date Title
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1177357C (zh) 具有最小覆盖电容的金属氧化物半导体场效应晶体管
CN1170317C (zh) 半导体器件的电容器及其形成方法
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1384539A (zh) 半导体元件的电容器及其制造方法
CN1518100A (zh) 半导体器件及其制造方法
CN1790675A (zh) 用于半导体器件的存储电容器及形成该存储电容器的方法
CN1705129A (zh) 具有形成在电容器上的可流动绝缘层的半导体装置及其制造方法
JPH06244364A (ja) 半導体装置の製造方法
CN1266771C (zh) 具有氧扩散阻挡层的电容器和制造该电容器的方法
CN1577823A (zh) 半导体器件及其制造方法
CN1794456A (zh) 用于半导体元件的电容器及其制造方法
CN1801476A (zh) 制造电容器和半导体器件的方法
CN1638093A (zh) 半导体器件的制造方法
CN1610120A (zh) 电容器及其制造方法和包括电容器的存储器件
CN1320638C (zh) 半导体基板、形成于其中的半导体电路及其制造方法
CN1881531A (zh) 处理半导体结构的方法以及使用其形成用于半导体器件的电容器的方法
CN1624924A (zh) 半导体器件的制造方法
US7153739B2 (en) Method for manufacturing a capacitor of a semiconductor device
CN1489215A (zh) 半导体器件和半导体器件的制造方法
CN2879423Y (zh) 具有电容器的半导体器件
CN1627499A (zh) 在半导体装置中制造电容器的方法
CN1266749C (zh) 半导体器件的制造方法
CN1943033A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031126

Termination date: 20130611