CN112909083B - 一种改善耐压可靠性的高压jfet器件结构及其制造方法 - Google Patents

一种改善耐压可靠性的高压jfet器件结构及其制造方法 Download PDF

Info

Publication number
CN112909083B
CN112909083B CN202110216789.4A CN202110216789A CN112909083B CN 112909083 B CN112909083 B CN 112909083B CN 202110216789 A CN202110216789 A CN 202110216789A CN 112909083 B CN112909083 B CN 112909083B
Authority
CN
China
Prior art keywords
region
device structure
metal plate
field oxide
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110216789.4A
Other languages
English (en)
Other versions
CN112909083A (zh
Inventor
蔡莹
金锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110216789.4A priority Critical patent/CN112909083B/zh
Publication of CN112909083A publication Critical patent/CN112909083A/zh
Application granted granted Critical
Publication of CN112909083B publication Critical patent/CN112909083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种改善耐压可靠性的高压JFET器件结构及其制造方法，位于有源区内的DNW；位于DNW内边缘一侧的第二N+区；位于DNW表面处以第二N+区为圆心的第一场氧区，位于DNW内的表面处、以第二N+区为圆心且环绕第一场氧区的P阱；位于P阱表面处的第一P+区和第一N+区；位于第一N+区上表面边缘并延伸至第一场氧区上表面的第一多晶硅栅；第一场氧区靠近第二N+区一侧的上表面还设有第二多晶硅栅；第一、第二多晶硅栅为环绕第二N+区的环形结构；第一P+区、第一N+区通过各自上方的通孔连接至第一金属板；第一金属板延伸至第一多晶硅栅位于第一场氧区上表面的上方；第一金属板是以第二N+区为圆心的环形结构；该环形结构在其环形方向形成多个分段的空心槽。

Description

一种改善耐压可靠性的高压JFET器件结构及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善耐压可靠性的高压JFET器件结构及其制造方法。
背景技术
目前高压BCD工艺中的高压JFET器件(耐压大于300V应用)，为了提高关态下的击穿电压BV，靠近沟道侧的漂移区场氧上需要栅极多晶硅和源极金属两个场板，金属场板还需要伸出栅极多晶硅，形成台阶式双场板。金属场板需要和栅极(Poly)、JFET器件沟道P阱(PW)连在一起接零电位。高压JFET器件一般采用圆型结构，高压漏端在中间，JFET沟道PW在外侧，这样一来源极金属场板和沟道PW相连时，金属会覆盖住整个栅极多晶硅Poly，形成环形。栅极Poly一般采用等离子刻蚀方式刻蚀形成，等离子刻蚀后残留电荷数随被刻蚀Poly面积变大而增多。这些残留电荷一般通常采用金属刻蚀后的热退火过程来消除，但如果Poly上方有金属遮盖，会影响消除的效果，尤其对于这种高压JFET器件，栅极Poly面积较大，上面覆盖金属层，在热退火时会让残留电荷消除不充分，造成器件漏电增大，耐压降低的风险。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善耐压可靠性的高压JFET器件结构及其制造方法，用于解决现有技术中由于JFET器件中多晶硅栅极上方金属板遮盖从而导致栅极多晶硅进行热退火后不能充分消除残留电荷的问题。
为实现上述目的及其他相关目的，本发明提供一种改善耐压可靠性的高压JFET器件结构，，至少包括：
P型衬底；位于所述P型衬底上的有源区；位于所述有源区内的DNW；
位于所述DNW内边缘一侧的第二N+区；位于所述DNW表面处且上表面高于所述DNW上表面的第一场氧区，并且所述第一场氧区以所述第二N+区为圆心，形成环绕所述第二N+区的环形结构；位于所述DNW内的表面处、以所述第二N+区为圆心且环绕所述第一场氧区的P阱；所述第一场氧区与所述P阱之间具有间隔；
位于所述P阱内的表面处的第一P+区和第一N+区；其中所述第一N+区较所述第一P+区靠近所述第一场氧区；位于所述第一N+区上表面边缘并延伸至所述第一场氧区上表面的第一多晶硅栅；所述第一场氧区靠近所述第二N+区一侧的上表面还设有第二多晶硅栅；所述第一、第二多晶硅栅都为环绕所述第二N+区的环形结构；
所述第一P+区、第一N+区分别通过各自上方的通孔共同连接至第一金属板；所述第一金属板在其平面内延伸至所述第一多晶硅栅位于所述第一场氧区上表面的一端上方；并且所述第一金属板是以所述第二N+区为圆心的环形结构；并且该环形结构在其环形方向形成多个分段的空心槽；
所述第二N+区与所述第二多晶硅栅通过分别位于各自上方的通孔连接至第二金属板。
优选地，所述高压JFET器件结构还包括：位于所述DNW表面处且上表面高于所述DNW上表面的第二场氧区；所述第二场氧区位于所述P阱远离所述第一多晶硅栅的一侧。
优选地，所述第一金属板为所述高压JFET器件结构的栅极。
优选地，所述第二金属板为所述高压JFET器件结构的漏极。
优选地，所述高压JFET器件结构还包括位于所述DNW内表面处的第三N+区，并且所述第三N+区位于所述第二场氧区远离所述第一P+区的一侧。
优选地，所述第三N+区通过位于其上的通孔连接至第三金属板，所述第三金属板为所述高压JFET器件结构的源极。
优选地，所述高压JFET器件结构还包括位于所述DNW与所述P型衬底交界处且上表面高于所述DNW上表面的第三场氧区，并且所述第三场氧区位于所述第三N+区远离所述第二场氧区的一侧。
优选地，所述高压JFET器件结构还包括位于P型衬底内表面处的第二P+区，并且所述第二P+区通过位于其上的通孔连接至第四金属板。
本发明还提供所述的改善耐压可靠性的高压JFET器件结构的制造方法，至少包括：
步骤一、提供P型衬底，在所述P型衬底上形成DNW；
步骤二、在所述第一N+区与所述第二N+区之间形成以所述第二N+区为圆心的环形的第一场氧区；在所述第三N+区与所述第一P+区之间形成以所述第二N+区为圆心的环形的第二场氧区；
步骤三、在所述DNW内形成环形的P阱；
步骤四、形成位于所述第一N+区上表面边缘并延伸至所述第一场氧区上表面的第一多晶硅栅；在所述第一场氧区靠近所述第二N+区一侧的上表面形成第二多晶硅栅；
步骤五、在所述P阱内的表面处形成第二N+区；所述环形的P阱是以所述第二N+区为圆心的环形结构；在所述P阱内的表面处形成第一N+区和第一P+区；并且所述第一N+区较所述第一P+区靠近所述第二N+区；在所述第一P+区远离所述第一N+区的一侧的所述DNW内的表面处形成第三N+区；在所述DNW外的所述P型衬底内的表面处形成第二P+区，并且所述第二P+区位于所述第三N+区远离所述第一P+区的一侧；
步骤六、覆盖介质层；并在所述第一P+区、第一N+区、第二N+区、第三N+区上表面以及所述第二多晶硅栅上表面形成通孔；
步骤七、在所述介质层上形成金属层，刻蚀所述金属层，在所述第一P+区、第一N+区上方的通孔形成第一金属板，所述第一金属板延伸至所述第一多晶硅栅位于所述第一场氧区上表面的一端上方，并且所述第一金属板是以所述第二N+区为圆心的环形结构；该环形结构在其环形方向形成多个分段的空心槽；在所述第二N+区与所述第二多晶硅栅上方的通孔形成第二金属板。
如上所述，本发明的改善耐压可靠性的高压JFET器件结构及其制造方法，具有以下有益效果：本发明为了尽可能裸露出更多多晶硅区域，尤其是裸露出多晶硅栅下方的栅氧区，释放残留电荷，覆盖其上的金属场板被设计成开槽形式，通过对靠近JFET沟道侧的金属场板版图的优化，把整块金属分成几块分段，保持场板效果的前提下，消除金属覆盖带来的热过程后残留电荷消除不充分的问题。
附图说明
图1显示为本发明的改善耐压可靠性的高压JFET器件结构的纵截面示意图；
图2显示为本发明的改善耐压可靠性的高压JFET器件结构的版图结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种改善耐压可靠性的高压JFET器件结构，至少包括：
P型衬底；位于所述P型衬底上的有源区；位于所述有源区内的DNW；位于所述DNW内边缘一侧的第二N+区；位于所述DNW表面处且上表面高于所述DNW上表面的第一场氧区，并且所述第一场氧区以所述第二N+区为圆心，形成环绕所述第二N+区的环形结构；位于所述DNW内的表面处、以所述第二N+区为圆心且环绕所述第一场氧区的P阱；所述第一场氧区与所述P阱之间具有间隔；位于所述P阱内的表面处的第一P+区和第一N+区；其中所述第一N+区较所述第一P+区靠近所述第一场氧区；位于所述第一N+区上表面边缘并延伸至所述第一场氧区上表面的第一多晶硅栅；所述第一场氧区靠近所述第二N+区一侧的上表面还设有第二多晶硅栅；所述第一、第二多晶硅栅都为环绕所述第二N+区的环形结构；
所述第一P+区、第一N+区分别通过各自上方的通孔共同连接至第一金属板；所述第一金属板在其平面内延伸至所述第一多晶硅栅位于所述第一场氧区上表面的一端上方；并且所述第一金属板是以所述第二N+区为圆心的环形结构；并且该环形结构在其环形方向形成多个分段的空心槽；所述第二N+区与所述第二多晶硅栅通过分别位于各自上方的通孔连接至第二金属板。
如图1所示，图1显示为本发明的改善耐压可靠性的高压JFET器件结构的纵截面示意图，该高压JFET器件结构在本实施例中包括：P型衬底(PSUB)；位于所述P型衬底上的有源区AA；位于所述有源区内的DNW(N型深阱)；
该高压JFET器件结构还包括：位于所述DNW(N型深阱)内边缘一侧的第二N+区01；位于所述DNW表面处且上表面高于所述DNW上表面的第一场氧区02，并且所述第一场氧区02以所述第二N+区01为圆心，形成环绕所述第二N+区01的环形结构；如图2所示，图2显示为本发明的改善耐压可靠性的高压JFET器件结构的版图结构示意图。图2中的Drain即为所述第二N+区01上方金属形成的漏极。
如图1所示，该高压JFET器件结构还包括：位于所述DNW(N型深阱)内的表面处、以所述第二N+区01为圆心且环绕所述第一场氧区02的P阱(PW)；图1中所述第一场氧区与所述P阱之间具有间隔；
该高压JFET器件结构还包括位于所述P阱(PW)内的表面处的第一P+区03和第一N+区04；其中所述第一N+区04较所述第一P+区03靠近所述第一场氧区02；
并且该高压JFET器件结构还包括位于所述第一N+区04上表面边缘并延伸至所述第一场氧区02上表面的第一多晶硅栅05；所述第一场氧区02靠近所述第二N+区01一侧的上表面还设有第二多晶硅栅06；所述第一多晶硅栅05、第二多晶硅栅06都为环绕所述第二N+区01的环形结构；如图2所示，所述第一多晶硅栅05、第二多晶硅栅06都为环绕所述第二N+区(Drain)的环形结构。
图1中所述第一P+区03、第一N+区04分别通过各自上方的通孔07共同连接至第一金属板08；所述第一金属板08在其平面内延伸至所述第一多晶硅栅05位于所述第一场氧区02上表面的一端上方；即所述第一金属板其所在的平面内为如图1所示的位于所述衬底上方的水平面，如图2所示，并且所述第一金属板08是以所述第二N+区01(Drain)为圆心的环形结构；并且该环形结构在其环形方向形成多个分段的空心槽09，图2中黑色粗线条形成的两个圆环之间的部分构成所述第一金属板08，位于所述第一金属板08内有四个分段的所述空心槽09。
如图1所示，所述第二N+区01与所述第二多晶硅栅06通过分别位于各自上方的通孔07连接至第二金属板10。
如图1所示，本发明进一步地，本实施例中所述高压JFET器件结构还包括：位于所述DNW表面处且上表面高于所述DNW上表面的第二场氧区11；所述第二场氧区11位于所述P阱(PW)远离所述第一多晶硅栅05的一侧。
本实施例中所述第一金属板08为所述高压JFET器件结构的栅极(gate)；所述第二金属板10为所述高压JFET器件结构的漏极(Drain)。
如图1所示，本发明进一步地，本实施例中所述高压JFET器件结构还包括位于所述DNW内表面处的第三N+区12，并且所述第三N+区12位于所述第二场氧区11远离所述第一P+区03的一侧。
本发明进一步地，本实施例中所述第三N+区12通过位于其上的通孔连接至第三金属板13，所述第三金属板13为所述高压JFET器件结构的源极(Source)。
如图1所示，本发明进一步地，本实施例中所述高压JFET器件结构还包括位于所述DNW与所述P型衬底交界处且上表面高于所述DNW上表面的第三场氧区14，并且所述第三场氧区14位于所述第三N+区12远离所述第二场氧区11的一侧。
本发明进一步地，本实施例中所述高压JFET器件结构还包括位于P型衬底内表面处的第二P+区15，并且所述第二P+区15通过位于其上的通孔连接至第四金属板16。
本发明还包括：位于所述第一、第二金属板以下的介质层17。
本发明还提供所述改善耐压可靠性的高压JFET器件结构的制造方法，参阅图1，改方法至少包括以下步骤：
步骤一、提供P型衬底(PSUB)，在所述P型衬底上形成DNW(N型深阱)；
步骤二、在所述第一N+区04与所述第二N+区01之间形成以所述第二N+区01为圆心的环形的第一场氧区02；在所述第三N+区12与所述第一P+区03之间形成以所述第二N+区01为圆心的环形的第二场氧区11；
步骤三、在所述DNW(N型深阱)内形成环形的P阱(PW)；
步骤四、形成位于所述第一N+区04上表面边缘并延伸至所述第一场氧区02上表面的第一多晶硅栅05；在所述第一场氧区02靠近所述第二N+区01一侧的上表面形成第二多晶硅栅06；
步骤五、在所述P阱(PW)内的表面处形成第二N+区01；所述环形的P阱(PW)是以所述第二N+区01为圆心的环形结构；在所述P阱(PW)内的表面处形成第一N+区04和第一P+区03；并且所述第一N+区04较所述第一P+区03靠近所述第二N+区01；在所述第一P+区03远离所述第一N+区04的一侧的所述DNW内的表面处形成第三N+区12；在所述DNW外的所述P型衬底内的表面处形成第二P+区15，并且所述第二P+区15位于所述第三N+区12远离所述第一P+区03的一侧；
步骤六、覆盖介质层17；并在所述第一P+区03、第一N+区04、第二N+区01、第三N+区12上表面以及所述第二多晶硅栅06上表面形成通孔07；
步骤七、在所述介质层17上形成金属层，刻蚀所述金属层，在所述第一P+区03、第一N+区01上方的通孔形成第一金属板08，所述第一金属板延伸至所述第一多晶硅栅05位于所述第一场氧区02上表面的一端上方，如图2所示，并且所述第一金属板08是以所述第二N+区01为圆心的环形结构；该环形结构在其环形方向形成多个分段的空心槽09；在所述第二N+区01与所述第二多晶硅栅06上方的通孔形成第二金属板10。
综上所述，本发明为了尽可能裸露出更多多晶硅区域，尤其是裸露出多晶硅栅下方的栅氧区，释放残留电荷，覆盖其上的金属场板被设计成开槽形式，通过对靠近JFET沟道侧的金属场板版图的优化，把整块金属分成几块分段，保持场板效果的前提下，消除金属覆盖带来的热过程后残留电荷消除不充分的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种改善耐压可靠性的高压JFET器件结构，其特征在于，至少包括：
P型衬底；位于所述P型衬底上的有源区；位于所述有源区内的N型深阱；
位于所述N型深阱内边缘一侧的第二N+区；位于所述N型深阱表面处且上表面高于所述N型深阱上表面的第一场氧区，并且所述第一场氧区以所述第二N+区为圆心，形成环绕所述第二N+区的环形结构；位于所述N型深阱内的表面处、以所述第二N+区为圆心且环绕所述第一场氧区的P阱；所述第一场氧区与所述P阱之间具有间隔；
位于所述P阱内的表面处的第一P+区和第一N+区；其中所述第一N+区较所述第一P+区靠近所述第一场氧区；位于所述第一N+区上表面边缘并延伸至所述第一场氧区上表面的第一多晶硅栅；所述第一场氧区靠近所述第二N+区一侧的上表面还设有第二多晶硅栅；所述第一、第二多晶硅栅都为环绕所述第二N+区的环形结构；
所述第一P+区、第一N+区分别通过各自上方的通孔共同连接至第一金属板；所述第一金属板在其平面内延伸至所述第一多晶硅栅位于所述第一场氧区上表面的一端上方；并且所述第一金属板是以所述第二N+区为圆心的环形结构；并且该环形结构在其环形方向形成多个分段的空心槽；
所述第二N+区与所述第二多晶硅栅通过分别位于各自上方的通孔连接至第二金属板。
2.根据权利要求1所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述高压JFET器件结构还包括：位于所述N型深阱表面处且上表面高于所述N型深阱上表面的第二场氧区；所述第二场氧区位于所述P阱远离所述第一多晶硅栅的一侧。
3.根据权利要求1所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述第一金属板为所述高压JFET器件结构的栅极。
4.根据权利要求1所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述第二金属板为所述高压JFET器件结构的漏极。
5.根据权利要求2所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述高压JFET器件结构还包括位于所述N型深阱内表面处的第三N+区，并且所述第三N+区位于所述第二场氧区远离所述第一P+区的一侧。
6.根据权利要求5所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述第三N+区通过位于其上的通孔连接至第三金属板，所述第三金属板为所述高压JFET器件结构的源极。
7.根据权利要求5所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述高压JFET器件结构还包括位于所述N型深阱与所述P型衬底交界处且上表面高于所述N型深阱上表面的第三场氧区，并且所述第三场氧区位于所述第三N+区远离所述第二场氧区的一侧。
8.根据权利要求1所述的改善耐压可靠性的高压JFET器件结构，其特征在于：所述高压JFET器件结构还包括位于P型衬底内表面处的第二P+区，并且所述第二P+区通过位于其上的通孔连接至第四金属板。
9.根据权利要求1至8任意一项所述的改善耐压可靠性的高压JFET器件结构的制造方法，其特征在于：至少包括：
步骤一、提供P型衬底，在所述P型衬底上形成N型深阱；
步骤二、在所述第一N+区与所述第二N+区之间形成以所述第二N+区为圆心的环形的第一场氧区；在所述第三N+区与所述第一P+区之间形成以所述第二N+区为圆心的环形的第二场氧区；
步骤三、在所述N型深阱内形成环形的P阱；
步骤四、形成位于所述第一N+区上表面边缘并延伸至所述第一场氧区上表面的第一多晶硅栅；在所述第一场氧区靠近所述第二N+区一侧的上表面形成第二多晶硅栅；
步骤五、在所述P阱内的表面处形成第二N+区；所述环形的P阱是以所述第二N+区为圆心的环形结构；在所述P阱内的表面处形成第一N+区和第一P+区；并且所述第一N+区较所述第一P+区靠近所述第二N+区；在所述第一P+区远离所述第一N+区的一侧的所述N型深阱内的表面处形成第三N+区；在所述N型深阱外的所述P型衬底内的表面处形成第二P+区，并且所述第二P+区位于所述第三N+区远离所述第一P+区的一侧；
步骤六、覆盖介质层；并在所述第一P+区、第一N+区、第二N+区、第三N+区上表面以及所述第二多晶硅栅上表面形成通孔；
步骤七、在所述介质层上形成金属层，刻蚀所述金属层，在所述第一P+区、第一N+区上方的通孔形成第一金属板，所述第一金属板延伸至所述第一多晶硅栅位于所述第一场氧区上表面的一端上方，并且所述第一金属板是以所述第二N+区为圆心的环形结构；该环形结构在其环形方向形成多个分段的空心槽；在所述第二N+区与所述第二多晶硅栅上方的通孔形成第二金属板。
CN202110216789.4A 2021-02-26 2021-02-26 一种改善耐压可靠性的高压jfet器件结构及其制造方法 Active CN112909083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110216789.4A CN112909083B (zh) 2021-02-26 2021-02-26 一种改善耐压可靠性的高压jfet器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110216789.4A CN112909083B (zh) 2021-02-26 2021-02-26 一种改善耐压可靠性的高压jfet器件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112909083A CN112909083A (zh) 2021-06-04
CN112909083B true CN112909083B (zh) 2023-08-22

Family

ID=76108456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110216789.4A Active CN112909083B (zh) 2021-02-26 2021-02-26 一种改善耐压可靠性的高压jfet器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112909083B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611732A (zh) * 2021-07-02 2021-11-05 上海华虹宏力半导体制造有限公司 Jfet器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094317A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 隔离型高耐压场效应管及版图结构
CN103633083A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 形成超高耐压电阻的版图结构
CN104659093A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件结构
CN105070756A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 超高压ldmos器件结构
CN105514040A (zh) * 2015-12-22 2016-04-20 上海华虹宏力半导体制造有限公司 集成jfet的ldmos器件及工艺方法
CN108305903A (zh) * 2018-02-27 2018-07-20 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN108417642A (zh) * 2018-02-27 2018-08-17 上海华虹宏力半导体制造有限公司 结型场效应晶体管
CN111403471A (zh) * 2020-03-02 2020-07-10 上海华虹宏力半导体制造有限公司 高压jfet器件及其制造方法、高压jfet器件的版图结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759912B2 (en) * 2011-08-01 2014-06-24 Monolithic Power Systems, Inc. High-voltage transistor device
US20160181369A1 (en) * 2014-12-23 2016-06-23 Kaiming Ning Jfet device and its manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094317A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 隔离型高耐压场效应管及版图结构
CN103633083A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 形成超高耐压电阻的版图结构
CN104659093A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件结构
CN105070756A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 超高压ldmos器件结构
CN105514040A (zh) * 2015-12-22 2016-04-20 上海华虹宏力半导体制造有限公司 集成jfet的ldmos器件及工艺方法
CN108305903A (zh) * 2018-02-27 2018-07-20 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN108417642A (zh) * 2018-02-27 2018-08-17 上海华虹宏力半导体制造有限公司 结型场效应晶体管
CN111403471A (zh) * 2020-03-02 2020-07-10 上海华虹宏力半导体制造有限公司 高压jfet器件及其制造方法、高压jfet器件的版图结构

Also Published As

Publication number Publication date
CN112909083A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
US9443843B2 (en) Integrated circuit device
US8963260B2 (en) Power semiconductor device and fabrication method thereof
US20090166740A1 (en) Reduced mask configuration for power mosfets with electrostatic discharge (ESD) circuit protection
US7952137B2 (en) Trench semiconductor device and method of making the same
CN112802899A (zh) 一种集成esd结构的高压平面vdmos器件及制造方法
US8198684B2 (en) Semiconductor device with drain voltage protection for ESD
JP2017168501A (ja) 半導体装置およびその製造方法
CN112909083B (zh) 一种改善耐压可靠性的高压jfet器件结构及其制造方法
US11652167B2 (en) Semiconductor device having junction termination structure and method of formation
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
US8513733B2 (en) Edge termination region of a semiconductor device
CN108511341B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN212695153U (zh) Mosfet器件的终端结构
CN110690211B (zh) 静电放电防护结构及静电放电强健型半导体装置
CN221150025U (zh) 一种中高压屏蔽栅极功率mosfet版图
CN214152910U (zh) 一种集成esd结构的高压平面vdmos器件
CN110911495B (zh) 集成esd防护的沟槽vdmos器件及制造方法
US10985242B2 (en) Power semiconductor device having guard ring structure, and method of formation
JP4425295B2 (ja) 半導体装置
JP4381435B2 (ja) 半導体装置および半導体装置の製造方法
KR20180032771A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20130181253A1 (en) Semiconductor structure and manufacturing method thereof
CN115172457A (zh) 碳化硅半导体场效晶体管的栅源极保护结构及制备方法
JP2022139144A (ja) 半導体装置
CN102867856A (zh) 高压半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant