CN112908839A - 减少碳化硅晶圆弯曲度的方法 - Google Patents

减少碳化硅晶圆弯曲度的方法 Download PDF

Info

Publication number
CN112908839A
CN112908839A CN201911217925.0A CN201911217925A CN112908839A CN 112908839 A CN112908839 A CN 112908839A CN 201911217925 A CN201911217925 A CN 201911217925A CN 112908839 A CN112908839 A CN 112908839A
Authority
CN
China
Prior art keywords
silicon carbide
carbide wafer
layer
oxide layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911217925.0A
Other languages
English (en)
Other versions
CN112908839B (zh
Inventor
席韡
刘奇斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN201911217925.0A priority Critical patent/CN112908839B/zh
Publication of CN112908839A publication Critical patent/CN112908839A/zh
Application granted granted Critical
Publication of CN112908839B publication Critical patent/CN112908839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种减少碳化硅晶圆弯曲度的方法,所述方法包括:在碳化硅晶圆的背面形成第一氧化层;在第一氧化层上形成应力保护层;在碳化硅晶圆的正面上形成刻蚀图形的掩膜;对带有掩膜的碳化硅晶圆进行高温离子注入。本发明通过在碳化硅晶圆的背面依次生长氧化层和多晶硅层,使得在碳化硅晶圆正面完成刻蚀掩膜后,对带有掩膜的碳化硅晶圆进行高温离子注入时,能够在碳化硅晶圆的正面施加压应力来抵消在注入过程中碳化硅晶圆内产生的张应力,从而有效地减少碳化硅晶圆在热过程中的弯曲程度,以降低对后续工艺流程的影响,进而保证了碳化硅器件的可靠性。

Description

减少碳化硅晶圆弯曲度的方法
技术领域
本发明涉及半导体技术领域,特别涉及一种减少碳化硅晶圆弯曲度的方法。
背景技术
目前,碳化硅晶圆在高温离子注入工艺过程中,会因自身的重力、温度梯度、降温方式等原因产生的热应力,或其他离子注入的对碳化硅应力而引起碳化硅晶圆形变弯曲,发生硅片上翘的情况。而碳化硅晶圆形变弯曲后,会影响后续工艺进片、接片、曝光对位等流程,导致后续工艺无法继续甚至造成碳化硅晶圆报废。
发明内容
本发明要解决的技术问题是现有技术中存在无法有效地解决碳化硅晶圆在高温离子注入工艺过程发生形变弯曲的缺陷,目的在于提供一种减少碳化硅晶圆弯曲度的方法。
本发明是通过下述技术方案来解决上述技术问题:
本发明提供一种减少碳化硅晶圆弯曲度的方法,所述方法包括:
在碳化硅晶圆的背面形成第一氧化层;
在所述第一氧化层上形成应力保护层;
在所述碳化硅晶圆的正面上形成刻蚀图形的掩膜;
对带有所述掩膜的所述碳化硅晶圆进行高温离子注入;
其中,所述应力保护层为在高温离子注入过程中对所述碳化硅晶圆的正面施加压应力以抵消所述碳化硅晶圆内产生的张应力的保护层。
较佳地,所述应力保护层为第一多晶硅层;
所述在碳化硅晶圆的背面形成第一氧化层的步骤包括:
在所述碳化硅晶圆的背面形成所述第一氧化层,在所述碳化硅晶圆的正面形成第二氧化层;
所述在所述第一氧化层上形成应力保护层的步骤包括:
在所述第一氧化层上形成所述第一多晶硅层,在所述第二氧化层上形成第二多晶硅层;
所述在所述碳化硅晶圆的正面上形成刻蚀图形的掩膜的步骤之前还包括:
采用干法刻蚀方法或湿法腐蚀方法去除所述第二多晶硅层;
采用湿法腐蚀方法去除所述第二氧化层。
较佳地,所述在所述碳化硅晶圆的正面上形成刻蚀图形的掩膜的步骤包括:
在所述碳化硅晶圆的正面表面上制备厚度均匀的阻挡层;
在所述阻挡层表面上均匀涂布光阻,并对涂布光阻后的所述阻挡层进行曝光和显影处理;
对曝光和显影处理后的所述阻挡层进行刻蚀处理,获取具有所述刻蚀图形的所述掩膜。
较佳地,所述阻挡层为氧化硅阻挡层,所述掩膜为氧化硅掩膜。
较佳地,所述对带有所述掩膜的所述碳化硅晶圆进行高温离子注入的步骤之后还包括:
采用湿法腐蚀方法分别去除所述掩膜、所述第一多晶硅层和所述第一氧化层。
较佳地,当采用湿法腐蚀方法去除所述第二多晶硅层时,所述采用湿法腐蚀方法去除所述第二多晶硅层以及所述采用湿法腐蚀方法去除所述第二氧化层的步骤包括:
采用第一湿法腐蚀液体去除所述第二多晶硅层和所述第二氧化层;
所述采用湿法腐蚀方法分别去除所述掩膜、所述第一多晶硅层和所述第一氧化层的步骤包括:
采用第二湿法腐蚀液体去除所述碳化硅晶圆的正面上的所述掩膜;
采用所述第一湿法腐蚀液体分别去除所述碳化硅晶圆的背面上的所述第一多晶硅层和所述第一氧化层。
较佳地,所述干法刻蚀方法中采用的气体为包含氯气的刻蚀气体。
较佳地,所述湿法腐蚀方法中采用的液体为包含氢氟酸的湿法腐蚀液体。
较佳地,所述第一氧化层和所述第二氧化层的厚度范围均为
Figure BDA0002300004870000031
较佳地,所述第一多晶硅层和所述第二多晶硅层的厚度范围均为
Figure BDA0002300004870000032
本发明的积极进步效果在于:
本发明中,通过在碳化硅晶圆的背面依次生长氧化层和多晶硅层,使得在碳化硅晶圆正面完成刻蚀掩膜后,对带有掩膜的碳化硅晶圆进行高温离子注入时,能够在碳化硅晶圆的正面施加压应力来抵消在注入过程中碳化硅晶圆内产生的张应力,从而有效地减少碳化硅晶圆在热过程中的弯曲程度,以降低对后续工艺流程的影响,进而保证了碳化硅器件的可靠性。
附图说明
图1为本发明实施例1的减少碳化硅晶圆弯曲度的方法的流程图。
图2为本发明实施例2的减少碳化硅晶圆弯曲度的方法的流程图。
图3为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第一结构示意图。
图4为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第二结构示意图。
图5为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第三结构示意图。
图6为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第四结构示意图。
图7为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第五结构示意图。
图8为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第六结构示意图。
图9为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第七结构示意图。
图10为本发明实施例2的减少碳化硅晶圆弯曲度的方法中形成的第八结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图1所示,本实施例的减少碳化硅晶圆弯曲度的方法包括:
S101、在碳化硅晶圆的背面形成第一氧化层;
S102、在第一氧化层上形成应力保护层;
其中,应力保护层为第一多晶硅层。
S103、在碳化硅晶圆的正面上形成刻蚀图形的掩膜;
S104、对带有掩膜的碳化硅晶圆进行高温离子注入。
其中,应力保护层即第一多晶硅层,在高温离子注入过程中,该背面多晶硅层在碳化硅晶圆的背面施加指向背部的拉力,即相当于对碳化硅晶圆的正面施加压应力以抵消碳化硅晶圆内产生的张应力。
本实施例中,通过在碳化硅晶圆的背面依次生长氧化层和多晶硅层,使得在碳化硅晶圆正面完成刻蚀掩膜后,对带有掩膜的碳化硅晶圆进行高温离子注入时,能够在碳化硅晶圆的正面施加压应力来抵消在注入过程中碳化硅晶圆内产生的张应力,从而有效地减少碳化硅晶圆在热过程中的弯曲程度,以降低对后续工艺流程的影响,进而保证了碳化硅器件的可靠性。
实施例2
如图2所示,本实施例的减少碳化硅晶圆弯曲度的方法是对实施例1的进一步改进,具体地:
步骤S101包括:
S1011、在碳化硅晶圆的背面形成第一氧化层,在碳化硅晶圆的正面形成第二氧化层。
步骤S102包括:
S1021、在第一氧化层上形成第一多晶硅层,在第二氧化层上形成第二多晶硅层。
步骤S103之前包括:
S10301、采用干法刻蚀方法或湿法腐蚀方法去除第二多晶硅层;
S10302、采用湿法腐蚀方法去除第二氧化层。
具体地,当采用湿法腐蚀方法去除第二多晶硅层时,采用湿法腐蚀方法去除第二多晶硅层以及采用湿法腐蚀方法去除第二氧化层的步骤包括:
采用第一湿法腐蚀液体去除第二多晶硅层和第二氧化层。
另外,需要对碳化硅晶圆的正面进行单面清洗,以避免对背面的多晶硅层和氧化层造成影响。
步骤S103包括:
S1031、在碳化硅晶圆的正面表面上制备厚度均匀的阻挡层;
S1032、在阻挡层表面上均匀涂布光阻,并对涂布光阻后的阻挡层进行曝光和显影处理;
S1033、对曝光和显影处理后的阻挡层进行刻蚀处理,获取具有刻蚀图形的掩膜。
其中,阻挡层为氧化硅阻挡层,掩膜为氧化硅掩膜。
步骤S104之后还包括:
S105、采用湿法腐蚀方法分别去除掩膜、第一多晶硅层和第一氧化层。
具体地,步骤S105包括:
采用第二湿法腐蚀液体去除碳化硅晶圆的正面上的掩膜;
采用第一湿法腐蚀液体分别去除碳化硅晶圆的背面上的第一多晶硅层和第一氧化层。
具体地,干法刻蚀方法中采用的气体为包含氯气的刻蚀气体。
第一湿法腐蚀液体和第二湿法腐蚀液体成分可以相同,也可以不同。
当第一湿法腐蚀液体和第二湿法腐蚀液体相同时,第一湿法腐蚀液体和第二湿法腐蚀液体均包含硝酸和HF(氢氟酸),用于腐蚀去除碳化硅晶圆正面的多晶硅层和氧化层、以及背面的多晶硅层和氧化层。
当第一湿法腐蚀液体和第二湿法腐蚀液体不同时,第一湿法腐蚀液体包含硝酸和HF,用于腐蚀去除碳化硅晶圆正面的多晶硅层和氧化层、以及背面的多晶硅层和氧化层。另外,还可以在第一湿法腐蚀液体中增加双氧水来加快去除速度。
第二湿法腐蚀液体为氢氟酸(49%)水溶液或者BOE(Buffered Oxide Etch,缓冲氧化物刻蚀液),其中BOE由氢氟酸(49%)与氟化铵(40%)与水混合而成,用于腐蚀去除碳化硅晶圆的正面的氧化层和氧化硅掩膜。
另外,第一氧化层和第二氧化层的厚度范围均为
Figure BDA0002300004870000061
第一多晶硅层和第二多晶硅层的厚度范围均为
Figure BDA0002300004870000062
下面结合实例具体说明:
(1)采用LPCVD(低压力化学气相沉积法)设备分别在碳化硅晶圆的背面和正面均生长
Figure BDA0002300004870000063
的第一氧化层和第二氧化层;
具体地,如图3所示,其中,A表示碳化硅晶圆(衬底),B表示第一氧化层,C表示第二氧化层。
(2)采用LPCVD设备在分别在第一氧化层和第二氧化层的表面生长
Figure BDA0002300004870000064
的第一多晶硅层和第二多晶硅层;
具体地,如图4所示,其中,A表示碳化硅晶圆,B表示第一氧化层,C表示第二氧化层,D表示第一多晶硅层,E表示第二多晶硅层。
(3)采用包含氯气的刻蚀气体将正面的第二多晶硅层全部刻蚀掉,第二氧化层作为停止层;
具体地,如图5所示,其中,A表示碳化硅晶圆,B表示第一氧化层,C表示第二氧化层,D表示第一多晶硅层。
(4)采用包含氢氟酸的湿法腐蚀液体将第二氧化层全部腐蚀掉;
具体地,如图6所示,其中,A表示碳化硅晶圆,B表示第一氧化层,D表示第一多晶硅层。
(5)在碳化硅晶圆的正面表面上制备厚度均匀的阻挡层;
在阻挡层表面上均匀涂布光阻,并对涂布光阻后的阻挡层进行曝光和显影处理;
对曝光和显影处理后的阻挡层进行刻蚀处理,获取具有刻蚀图形的掩膜;
具体地,如图7所示,其中,A表示碳化硅晶圆,B表示第一氧化层,D表示第一多晶硅层,F表示氧化硅掩膜,箭头方向表示刻蚀方向。
(6)对带有掩膜的碳化硅晶圆进行高温离子(铝、硼、磷、氮等)注入;
(7)采用包含氢氟酸的湿法腐蚀液体将碳化硅晶圆的正面的掩膜全部腐蚀掉;
具体地,如图8所示,其中,A1表示注入离子后的碳化硅晶圆,B表示第一氧化层,D表示第一多晶硅层。
(8)采用包含氢氟酸的湿法腐蚀液体将碳化硅晶圆的背面的第一多晶硅层和第一氧化层。
具体地,如图9所示,其中,A1表示注入离子后的碳化硅晶圆,B表示第一氧化层。
如图10所示,其中,A1表示注入离子后的碳化硅晶圆。
在上面高温注入阶段中,背面多晶硅层在碳化硅晶圆的背面施加指向背部的拉力,即相当于在碳化硅晶圆的正面施加压应力来抵消在注入过程中碳化硅晶圆内产生的张应力,从而有效地避免了碳化硅晶圆发生上翘的情况。
本实施例中,通过在碳化硅晶圆的背面依次生长氧化层和多晶硅层,使得在碳化硅晶圆正面完成刻蚀掩膜后,对带有掩膜的碳化硅晶圆进行高温离子注入时,能够在碳化硅晶圆的正面施加压应力来抵消在注入过程中碳化硅晶圆内产生的张应力,从而有效地减少碳化硅晶圆在热过程中的弯曲程度,以降低对后续工艺流程的影响,进而保证了碳化硅器件的可靠性。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种减少碳化硅晶圆弯曲度的方法,其特征在于,所述方法包括:
在碳化硅晶圆的背面形成第一氧化层;
在所述第一氧化层上形成应力保护层;
在所述碳化硅晶圆的正面上形成刻蚀图形的掩膜;
对带有所述掩膜的所述碳化硅晶圆进行高温离子注入;
其中,所述应力保护层为在高温离子注入过程中对所述碳化硅晶圆的正面施加压应力以抵消所述碳化硅晶圆内产生的张应力的保护层。
2.如权利要求1所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述应力保护层为第一多晶硅层;
所述在碳化硅晶圆的背面形成第一氧化层的步骤包括:
在所述碳化硅晶圆的背面形成所述第一氧化层,在所述碳化硅晶圆的正面形成第二氧化层;
所述在所述第一氧化层上形成应力保护层的步骤包括:
在所述第一氧化层上形成所述第一多晶硅层,在所述第二氧化层上形成第二多晶硅层;
所述在所述碳化硅晶圆的正面上形成刻蚀图形的掩膜的步骤之前还包括:
采用干法刻蚀方法或湿法腐蚀方法去除所述第二多晶硅层;
采用湿法腐蚀方法去除所述第二氧化层。
3.如权利要求2所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述在所述碳化硅晶圆的正面上形成刻蚀图形的掩膜的步骤包括:
在所述碳化硅晶圆的正面表面上制备厚度均匀的阻挡层;
在所述阻挡层表面上均匀涂布光阻,并对涂布光阻后的所述阻挡层进行曝光和显影处理;
对曝光和显影处理后的所述阻挡层进行刻蚀处理,获取具有所述刻蚀图形的所述掩膜。
4.如权利要求3所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述阻挡层为氧化硅阻挡层,所述掩膜为氧化硅掩膜。
5.如权利要求2所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述对带有所述掩膜的所述碳化硅晶圆进行高温离子注入的步骤之后还包括:
采用湿法腐蚀方法分别去除所述掩膜、所述第一多晶硅层和所述第一氧化层。
6.如权利要求5所述的减少碳化硅晶圆弯曲度的方法,其特征在于,当采用湿法腐蚀方法去除所述第二多晶硅层时,所述采用湿法腐蚀方法去除所述第二多晶硅层以及所述采用湿法腐蚀方法去除所述第二氧化层的步骤包括:
采用第一湿法腐蚀液体去除所述第二多晶硅层和所述第二氧化层;
所述采用湿法腐蚀方法分别去除所述掩膜、所述第一多晶硅层和所述第一氧化层的步骤包括:
采用第二湿法腐蚀液体去除所述碳化硅晶圆的正面上的所述掩膜;
采用所述第一湿法腐蚀液体分别去除所述碳化硅晶圆的背面上的所述第一多晶硅层和所述第一氧化层。
7.如权利要求6所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述干法刻蚀方法中采用的气体为包含氯气的刻蚀气体。
8.如权利要求6所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述湿法腐蚀方法中采用的液体为包含氢氟酸的湿法腐蚀液体。
9.如权利要求2所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述第一氧化层和所述第二氧化层的厚度范围均为
Figure FDA0002300004860000021
10.如权利要求2所述的减少碳化硅晶圆弯曲度的方法,其特征在于,所述第一多晶硅层和所述第二多晶硅层的厚度范围均为
Figure FDA0002300004860000022
CN201911217925.0A 2019-12-03 2019-12-03 减少碳化硅晶圆弯曲度的方法 Active CN112908839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911217925.0A CN112908839B (zh) 2019-12-03 2019-12-03 减少碳化硅晶圆弯曲度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911217925.0A CN112908839B (zh) 2019-12-03 2019-12-03 减少碳化硅晶圆弯曲度的方法

Publications (2)

Publication Number Publication Date
CN112908839A true CN112908839A (zh) 2021-06-04
CN112908839B CN112908839B (zh) 2021-10-01

Family

ID=76103690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911217925.0A Active CN112908839B (zh) 2019-12-03 2019-12-03 减少碳化硅晶圆弯曲度的方法

Country Status (1)

Country Link
CN (1) CN112908839B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023101613A3 (en) * 2021-12-03 2023-07-06 Agency For Science, Technology And Research Method of forming silicon carbide epitaxial wafer and silicon carbide substrate
CN116759296A (zh) * 2023-08-17 2023-09-15 成都高投芯未半导体有限公司 一种晶圆背面工艺的防离子污染的加工方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183661A (zh) * 2007-12-13 2008-05-21 上海集成电路研发中心有限公司 平衡硅片应力的后道互连实施方法
KR20090128133A (ko) * 2008-06-10 2009-12-15 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20130026497A1 (en) * 2011-07-29 2013-01-31 Sumitomo Electric Industries, Ltd. Silicon carbide substrate manufacturing method and silicon carbide substrate
US20130181230A1 (en) * 2012-01-18 2013-07-18 Seiko Epson Corporation Semiconductor substrate and semiconductor substrate manufacturing method
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法
US20140374879A1 (en) * 2013-06-25 2014-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate wrap
US20150243597A1 (en) * 2014-02-25 2015-08-27 Inotera Memories, Inc. Semiconductor device capable of suppressing warping
CN106504975A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(天津)有限公司 提高关键尺寸精确性的方法
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底
US20190157087A1 (en) * 2015-09-15 2019-05-23 Shin-Etsu Chemical Co., Ltd. METHOD FOR PRODUCING SiC COMPOSITE SUBSTRATE
CN110235220A (zh) * 2016-09-16 2019-09-13 Ii-Vi光电子设备有限公司 外延片的金属可调薄膜应力补偿

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183661A (zh) * 2007-12-13 2008-05-21 上海集成电路研发中心有限公司 平衡硅片应力的后道互连实施方法
KR20090128133A (ko) * 2008-06-10 2009-12-15 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20130026497A1 (en) * 2011-07-29 2013-01-31 Sumitomo Electric Industries, Ltd. Silicon carbide substrate manufacturing method and silicon carbide substrate
US20130181230A1 (en) * 2012-01-18 2013-07-18 Seiko Epson Corporation Semiconductor substrate and semiconductor substrate manufacturing method
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法
US20140374879A1 (en) * 2013-06-25 2014-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate wrap
US20150243597A1 (en) * 2014-02-25 2015-08-27 Inotera Memories, Inc. Semiconductor device capable of suppressing warping
CN106504975A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(天津)有限公司 提高关键尺寸精确性的方法
US20190157087A1 (en) * 2015-09-15 2019-05-23 Shin-Etsu Chemical Co., Ltd. METHOD FOR PRODUCING SiC COMPOSITE SUBSTRATE
CN110235220A (zh) * 2016-09-16 2019-09-13 Ii-Vi光电子设备有限公司 外延片的金属可调薄膜应力补偿
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023101613A3 (en) * 2021-12-03 2023-07-06 Agency For Science, Technology And Research Method of forming silicon carbide epitaxial wafer and silicon carbide substrate
CN116759296A (zh) * 2023-08-17 2023-09-15 成都高投芯未半导体有限公司 一种晶圆背面工艺的防离子污染的加工方法
CN116759296B (zh) * 2023-08-17 2023-12-19 成都高投芯未半导体有限公司 一种晶圆背面工艺的防离子污染的加工方法

Also Published As

Publication number Publication date
CN112908839B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN112908839B (zh) 减少碳化硅晶圆弯曲度的方法
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
JP2000517461A (ja) 真空応用のための堅く薄いウィンドウ
JP2520990B2 (ja) 低欠陥ポリシリコン集積回路の製造方法
CN107507768B (zh) 半导体装置的制造方法、热处理装置以及存储介质
JP2012099550A (ja) 窒化ケイ素用エッチング液
JP2007335659A (ja) 半導体装置の製造方法
CN101969027B (zh) 场氧化层形成方法
CN100539035C (zh) 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
US8735261B2 (en) Method and system for stripping the edge of a semiconductor wafer
US6663674B2 (en) Method of handling a silicon wafer
US7151058B2 (en) Etchant for etching nitride and method for removing a nitride layer using the same
CN115241058B (zh) 半导体器件刻蚀方法和半导体器件的制备方法
JP4290187B2 (ja) 半導体ウェーハ熱処理用ボートの表面清浄化方法
US8398779B2 (en) Non destructive selective deposition removal of non-metallic deposits from aluminum containing substrates
CN105551940A (zh) 去除含有颗粒缺陷的光刻抗反射层的方法
CN115023411A (zh) 石英玻璃的制造方法
KR101680070B1 (ko) 반도체 구조 제조 방법 및 기판 식각 방법
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
CN106206284B (zh) 改进型蚀刻工艺
CN112233967B (zh) 一种改善背面金属与衬底Si脱落异常的加工方法
JP3578063B2 (ja) Siウェーハの前処理方法及び半導体ウェーハ
CN110634730B (zh) 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法
CN105140108B (zh) 一种制作Sigma型锗硅沟槽的方法
CN112992670A (zh) 一种用于降低硅基背封抛光片应力的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant