CN100539035C - 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法 - Google Patents

半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法 Download PDF

Info

Publication number
CN100539035C
CN100539035C CN 200410066298 CN200410066298A CN100539035C CN 100539035 C CN100539035 C CN 100539035C CN 200410066298 CN200410066298 CN 200410066298 CN 200410066298 A CN200410066298 A CN 200410066298A CN 100539035 C CN100539035 C CN 100539035C
Authority
CN
China
Prior art keywords
single crystal
layer
crystal flake
silicon single
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200410066298
Other languages
English (en)
Other versions
CN1747136A (zh
Inventor
季华
陈国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200410066298 priority Critical patent/CN100539035C/zh
Publication of CN1747136A publication Critical patent/CN1747136A/zh
Application granted granted Critical
Publication of CN100539035C publication Critical patent/CN100539035C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体集成电路硅单晶片衬底背面氮化硅层的腐蚀方法，包括以下步骤：(1)设置硅单晶片衬底；(2)硅单晶片衬底上淀积氧化物栅材料；(3)淀积多晶硅层；(4)硅单晶片衬底顶表面上和背面上形成氮化硅(SiN)保护层；(5)硅单晶片衬底顶表面上形成的氮化硅(SiN)层上形成二氧化硅(SiO2)层；(6)用磷酸(H3PO4)湿腐蚀除去硅单晶片衬底背面上的氮化硅(SiN)层；(7)用氢氟酸(HF)腐蚀除去硅单晶片衬底顶表面的氮化硅(SiN)层上的二氧化硅(SiO2)层，保留衬底顶表面的氮化硅(SiN)层。

Description

半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
技术领域
本发明涉及半导体集成电路的制造方法，具体涉及半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法。
背景技术
现有的，例如，半导体存储器的半导体集成电路的制造方法包括以下步骤：
(1)设置硅单晶片衬底；(2)硅单晶片衬底上淀积栅氧化物；(3)在栅氧化物上淀积多晶硅层(polysilicon)层；(4)淀积有多晶硅层的硅单晶片衬底在低压化学汽相淀积(LPCVD)炉内形成氮化硅(SiN)保护层；(5)除去硅单晶片衬底背面的氮化硅(SiN)保护层；然后进行光刻构图，进行形成栅图形等随后的工艺步骤。
形成氮化硅(SiN)保护层的目的是，防止在随后进行的光刻腐蚀工艺步骤中栅材料被腐蚀，硅单晶片衬底顶表面上的氮化硅(SiN)保护层是随后进行的工艺中所需要的腐蚀停止层。但是，必须除去硅单晶片衬底背面的氮化硅(SiN)保护层，其原因是，硅单晶片衬底背面的氮化硅(SiN)保护层会引起很大的应力，大应力会使硅单晶片衬底翘曲(wrap)，引起半导体集成电路的光学关键尺寸变化，因而造成废品，降低了产品合格率，造成半导体集成电路的总制造成本高。
在现有的半导体存储器的制造方法中，需要用专门的硅单晶片衬底背面氮化硅(SiN)层腐蚀设备，除去硅单晶片衬底背面的氮化硅(SiN)层，这种专用的单晶片背面氮化硅(SiN)层腐蚀设备价格昂贵，因而，造成半导体存储器的总制造成本高。
发明内容
为了克服上述的现有技术中存在的缺点提出本发明。本发明的目的是，提出一种半导体集成电路硅单晶片衬底背面氮化硅(SiN)层的新腐蚀方法。
按照本发明的一个技术方案，半导体集成电路晶片衬底的背面氮化硅(SiN)层腐蚀新方法包括以下步骤：
(1)设置硅单晶片衬底；(2)硅单晶片衬底上淀积栅氧化物；(3)在氧化物栅材料上淀积多晶硅层(polysilicon)；(4)硅单晶片衬底上淀积多晶硅层后，在低压化学汽相淀积(LPCVD)炉内，在多晶硅层上形成氮化硅(SiN)保护层；(5)硅单晶片衬底顶表面上形成的氮化硅(SiN)保护层上用化学汽相淀积(CVD)形成氧化硅(SiO2)保护层；(6)然后将硅单晶片衬底顶表面上的氮化硅(SiN)保护层上单片化学汽相淀积(CVD)形成有二氧化硅层(SiO2)保护层，而只有硅单晶片衬底背面形成的氮化硅(SiN)层暴露在环境中，将具有该结构是硅单晶片衬浸入磷酸(H3PO4)腐蚀槽中，用磷酸(H3PO4)湿腐蚀硅单晶片衬底背面上的氮化硅(SiN)层，除去硅单晶片衬底背面的氮化硅(SiN)层，由于硅单晶片衬底顶表面上的氮化硅(SiN)保护层上淀积有不能被磷酸腐蚀的二氧化硅层(SiO2)，所以在二氧化硅层(SiO2)的保护下，保留了硅单晶片衬底顶表面上的氮化硅(SiN)保护层；然后进行半导体集成电路制造方法的后续工艺。硅单晶片衬底顶表面上的氮化硅(SiN)层作为随后进行的工艺中的腐蚀停止层，硅单晶片衬底顶表面上的氮化硅(SiN)层上形成的二氧化硅层(SiO2)可以在随后的氢氟酸(HF)腐蚀工艺中被除去。
按照本发明的硅单晶片衬底背面氮化硅(SiN)层的新腐蚀方法，不需要专用的腐蚀设备来腐蚀硅单晶片衬底背面氮化硅(SiN)层，只需要在硅单晶片衬底顶表面的氮化硅(SiN)层上单片化学汽相淀积(CVD)形成二氧化硅层(SiO2)，使硅单晶片衬底顶表面上形成的氮化硅(SiN)层上形成有二氧化硅(SiO2)保护覆盖层，而硅单晶片衬底背面氮化硅(SiN)层暴露在环境中，将具有该结构的单晶片衬底构件浸入温度范围是150℃到165℃的磷酸(H3PO4)腐蚀槽中进行湿腐蚀，由于磷酸(H3PO4)只腐蚀氮化硅(SiN)层而不腐蚀二氧化硅层(SiO2)，所以，可以用半导体集成电路制造工艺中常用的磷酸(H3PO4)湿腐蚀工艺简单而方便地除去硅单晶片衬底背面氮化硅(SiN)层，而硅单晶片衬底顶表面的氮化硅(SiN)层在二氧化硅层(SiO2)的保护下被保留，硅单晶片衬底顶表面的氮化硅(SiN)层在二氧化硅层(SiO2)在随后的氢氟酸(HF)腐蚀工艺中硅单晶片衬底顶表面的氮化硅(SiN)层上的二氧化硅层(SiO2)被腐蚀，由于氢氟酸(HF)不腐蚀氮化硅(SiN)层，因此保留了作为在随后的工艺中的腐蚀停止层的硅单晶片衬底顶表面的氮化硅(SiN)层。
按本发明的方法不需要价格昂贵的专用腐蚀设备来除去硅单晶片衬底背面上的氮化硅(SiN)层，而且，磷酸(H3PO4)湿腐蚀和氢氟酸(HF)腐蚀工艺都是半导体集成电路通用的工艺，不需要另外增加工艺步骤，因而简化了工艺，降低了半导体集成电路的总制造成本。
附图说明
附图包括在说明书中，作为说明书的一个构成部分，附图中显示出本发明的优选实施例，附图与说明书的文字部分一起用于说明本发明的原理和特征，全部附图中相同的部分用相同的数字指示。其中：
图1是现有的硅单晶片衬底背面氮化硅(SiN)层腐蚀方法的工艺步骤示意图：和
图2是按照本发明的硅单晶片衬底背面氮化硅(SiN)层的新腐蚀方法的工艺步骤示意图。
附图中的指示数字所指示的内容说明：
附图1：
1)单晶片用LPCVD(低压化学汽相淀积)方法淀积的氮化物；
2)操作背面层除去工具除去背面氮化物；
1-硅晶片；2-栅材料；3-氮化物层。
附图2：
1)LPCVD(低压化学汽相淀积)方法淀积的氮化物；
2)单晶片顶表面用CVD方法形成氧化物层；
3)用磷酸(H3PO4)浸泡，除去单晶片背面的氮化物层，单晶片顶表面上的氮化物层受到氧化物层的保护；
4)氢氟酸浸泡除去单晶片顶表面上的CVD方法形成的氧化物层；
1-硅晶片；2-栅材料；3-氮化物层；4-氧化物层。
具体实施方式
图1是现有的硅单晶片衬底背面氮化硅(SiN)层腐蚀方法的工艺步骤示意图。
参见图1，现有的硅单晶片衬底背面氮化硅(SiN)层腐蚀方法，包括以下步骤：硅单晶片衬底上淀积栅材料；将其上淀积有栅材料的硅单晶片衬底放在低压化学汽相淀积(LPCVD)炉内，硅单晶片衬底的顶表面和背面上都形成氮化硅(SiN)保护层，顶表面上的氮化硅(SiN)保护层作为在随后进行的工艺中的腐蚀停止层；由于，硅单晶片衬底的背面上形成的氮化硅(SiN)层会引起大的应力，这种大应力引起硅单晶片衬底翘曲，使半导体集成电路的光学关键尺寸改变，造成半导体集成电路出现废品，所以，必须除去硅单晶片衬底背面上形成的氮化硅(SiN)层，现在通用的硅单晶片衬底的背面氮化硅(SiN)层的除去方法是，用专门的硅单晶片衬底背面氮化硅(SiN)层腐蚀设备用湿法腐蚀，只除去硅单晶片衬底的背面上形成的氮化硅(SiN)层。除去硅单晶片衬底的背面上形成的氮化硅(SiN)层专用的硅单晶片衬底背面氮化硅(SiN)层腐蚀设备价格昂贵，造成半导体集成电路的总制造成本高。
图2是按照本发明的硅单晶片衬底背面氮化硅(SiN)层的新腐蚀方法的工艺步骤示意图。
参见图2，按照本发明的硅单晶片衬底背面氮化硅(SiN)层腐蚀方法，包括；(1)设置硅单晶片衬底；(2)硅单晶片衬底上淀积栅氧化物；(3)在氧化物栅材料上淀积多晶硅层(polysilicon)；(4)将其上淀积有栅材料的硅单晶片衬底放在低压化学汽相淀积(LPCVD)炉内，硅单晶片衬底的顶表面和背面上都形成氮化硅(SiN)保护层；(5)其顶表面和背面上都形成氮化硅(SiN)保护层的硅单晶片衬底，用化学汽相淀积(CVD)方法，在硅单晶片衬底顶表面上形成的氮化硅(SiN)层上形成二氧化硅(SiO2)保护覆盖层，而硅单晶片衬底背面氮化硅(SiN)层暴露在环境中；(6)将具有上述工艺步骤形成的结构的单晶片衬底构件浸入温度范围是150℃到165℃的磷酸(H3PO4)腐蚀槽中进行湿腐蚀，由于磷酸(H3PO4)只腐蚀氮化硅(SiN)层而不腐蚀二氧化硅层(SiO2)，所以，可以用半导体集成电路制造工艺中常用的磷酸(H3PO4)湿腐蚀工艺简单而方便地除去硅单晶片衬底背面氮化硅(SiN)层，而硅单晶片衬底顶表面的氮化硅(SiN)层在二氧化硅层(SiO2)的保护下被保留，(7)随后，进行氢氟酸(HF)腐蚀，除去硅单晶片衬底顶表面的氮化硅(SiN)层上的二氧化硅层(SiO2)，由于氢氟酸(HF)不腐蚀氮化硅(SiN)层，所以保留了作为在随后的工艺中的腐蚀停止层的硅单晶片衬底顶表面的氮化硅(SiN)层。
栅材料可以用不同的材料形成，例如，用栅氧化物/多晶硅/硅化钨(oxide/polysilicon/WSix)，氧化物/多晶硅(gate oxide/polysilicon)，和氧化物/多晶硅/钨/氮化钨(gate oxide/polysilicon/W/WN)等构成。
硅单晶片衬底顶表面上的氮化硅(SiN)层上形成的二氧化硅层(SiO2)在随后的氢氟酸(HF)腐蚀工艺中被除去。由于氢氟酸(HF)只腐蚀二氧化硅层(SiO2)，而不腐蚀氮化硅(SiN)层，所以保留了硅单晶片衬底顶表面的氮化硅(SiN)层。
用温度为150℃到165℃的磷酸(H3PO4)湿腐蚀氮化硅(SiN)层的工艺是半导体集成电路制造方法中通用的工艺。用氢氟酸(HF)腐蚀二氧化硅层(SiO2)也是是半导体集成电路制造方法中通用的工艺。
由于磷酸(H3PO4)湿腐蚀和氢氟酸(HF)腐蚀工艺都是半导体集成电路通用的工艺，所以，用本发明方法不需要专用的硅单晶片衬底背面氮化硅(SiN)层腐蚀设备，不需要另外增加工艺步骤，因而简化了工艺，降低了半导体集成电路的总制造成本。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施方式的限制，上述实施例和说明书中描述的只是说明本发明的基本原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。

Claims (5)

1.半导体集成电路硅单晶片衬底背面氮化硅层的腐蚀方法，包括以下步骤：
(1)设置硅单晶片衬底；
(2)硅单晶片衬底上淀积氧化物栅材料；
(3)在氧化物栅材料上淀积多晶硅层(polysilicon)；
(4)硅单晶片衬底上淀积多晶硅层后，在硅单晶片衬底顶表面上的多晶硅层上和硅单晶片衬底的背面上形成氮化硅(SiN)保护层；
(5)硅单晶片衬底顶表面上形成的氮化硅(SiN)层上形成二氧化硅(SiO2)保护层；
(6)将具有以上工艺步骤中形成的结构的硅单晶片衬底浸入磷酸(H3PO4)腐蚀槽中，用磷酸(H3PO4)湿腐蚀硅单晶片衬底背面上的氮化硅(SiN)层，除去硅单晶片衬底背面的氮化硅(SiN)层；
(7)进行氢氟酸(HF)腐蚀，除去硅单晶片衬底顶表面的氮化硅(SiN)层上的二氧化硅(SiO2)保护层，保留硅单晶片衬底顶表面上的氮化硅(SiN)保护层。
2.按照权利要求1的方法，其特征是，硅单晶片衬底的项表面和背面上的氮化硅(SiN)层是在低压化学汽相淀积(LPCVD)炉内形成的。
3.按照权利要求1的方法，其特征是，硅单晶片衬底顶表面的氮化硅(SiN)层上的二氧化硅(SiO2)保护层是用化学汽相淀积(CVD)方法形成的。
4.按照权利要求1的方法，其特征是，磷酸(H3PO4)湿腐蚀硅单晶片衬底背面上的氮化硅(SiN)层用的磷酸(H3PO4)腐蚀剂的温度范围是150℃到165℃。
5.根据权利要求4的方法，其特征是，所述栅材料为栅氧化物/多晶硅/硅化钨、氧化物/多晶硅、或氧化物/多晶硅/钨/氮化钨。
CN 200410066298 2004-09-10 2004-09-10 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法 Active CN100539035C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410066298 CN100539035C (zh) 2004-09-10 2004-09-10 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410066298 CN100539035C (zh) 2004-09-10 2004-09-10 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法

Publications (2)

Publication Number Publication Date
CN1747136A CN1747136A (zh) 2006-03-15
CN100539035C true CN100539035C (zh) 2009-09-09

Family

ID=36166577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410066298 Active CN100539035C (zh) 2004-09-10 2004-09-10 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法

Country Status (1)

Country Link
CN (1) CN100539035C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100501936C (zh) * 2007-03-23 2009-06-17 厦门大学 P型硅表面微结构的电化学加工方法
CN102079503B (zh) * 2009-11-26 2012-08-29 中芯国际集成电路制造(上海)有限公司 构成mems器件的硅衬底的刻蚀方法
CN102110654B (zh) * 2009-12-23 2013-07-24 中芯国际集成电路制造(上海)有限公司 晶圆背面薄膜结构的形成方法
CN102290349A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 半导体结构及其形成方法
CN102420131B (zh) * 2011-07-01 2015-06-17 上海华力微电子有限公司 集成在前道工艺中的硅片背面氮化硅成长方法
CN103972074A (zh) * 2013-01-30 2014-08-06 无锡华润上华科技有限公司 一种去除晶圆背面掩膜层的方法
CN106298483B (zh) * 2015-05-31 2019-08-27 中芯国际集成电路制造(上海)有限公司 多晶硅栅极的制作方法以及嵌入式闪存的制作方法
CN107731662A (zh) * 2017-11-22 2018-02-23 上海华力微电子有限公司 一种提高器件均匀性的方法
CN110246761A (zh) * 2019-06-19 2019-09-17 上海华力集成电路制造有限公司 一种去除晶圆背面氮化硅薄膜的方法
CN111354636B (zh) * 2020-03-10 2022-09-02 上海华力微电子有限公司 存储器的形成方法
CN111681949B (zh) * 2020-06-22 2021-05-18 长江存储科技有限责任公司 晶圆背面的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
CN1181617A (zh) * 1996-10-24 1998-05-13 佳能株式会社 电子器件的制造方法
CN1303127A (zh) * 2000-01-05 2001-07-11 三菱电机株式会社 非易失性半导体存储器及其制造方法
US6274421B1 (en) * 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
CN1181617A (zh) * 1996-10-24 1998-05-13 佳能株式会社 电子器件的制造方法
US6274421B1 (en) * 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
CN1303127A (zh) * 2000-01-05 2001-07-11 三菱电机株式会社 非易失性半导体存储器及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
氮化硅刻蚀工艺的研究. 赵水林.电子工业专用设备，第113期. 2004 *
硅化钨/多晶硅复合栅的反应离子刻蚀工艺研究. 李祥，华亚平.微电子学，第21卷第5期. 1991 *

Also Published As

Publication number Publication date
CN1747136A (zh) 2006-03-15

Similar Documents

Publication Publication Date Title
CN100539035C (zh) 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
US9385031B2 (en) Method for providing a self-aligned pad protection in a semiconductor device
CN101459108B (zh) 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法
JPH09298199A (ja) 半導体装置及びその製造方法
TW392213B (en) Surface cleaning method with plasma sputter used in the post-wolfram etching process
CN103972082B (zh) 一种防止图案缺失的方法及其晶圆制造方法
US6635565B2 (en) Method of cleaning a dual damascene structure
CN112908839B (zh) 减少碳化硅晶圆弯曲度的方法
US9704719B2 (en) Systems and methods to mitigate nitride precipitates
CN100576453C (zh) 栅极及nmos晶体管的制作方法
CN100576497C (zh) 形成集成电路器件自对准接触的方法
CN105513954A (zh) 半导体器件的形成方法
US6291329B1 (en) Protective oxide buffer layer for ARC removal
CN103426745B (zh) 半导体结构的形成方法
US8398779B2 (en) Non destructive selective deposition removal of non-metallic deposits from aluminum containing substrates
TW460965B (en) Cleaning method and device for silicon substrate
JP2003133412A (ja) 銅に対する誘電体層の接着改良方法
JP4337446B2 (ja) エッチング剤及びエッチング方法
CN113675083B (zh) 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN110797298A (zh) 电子装置及其制备方法
CN111825055B (zh) 金的刻蚀方法
TW471098B (en) Method in making a storage node of stack capacitor upon silicon substrate
CN105448645A (zh) 焊垫的处理方法
JP2007080966A (ja) 酸化ハフニウム用エッチング組成物
CN102751197B (zh) Nmos器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111123

Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation