CN112885291A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明提供一种像素电路及其驱动方法、显示面板，像素电路包括：驱动晶体管、存储模块、数据写入模块、发光控制模块、第一复位模块和发光模块；第一复位模块用于在初始化阶段和数据写入阶段对发光模块进行复位；数据写入模块用于在数据写入阶段向驱动晶体管的栅极写入数据电压；存储模块用于存储驱动晶体管的栅极电压；驱动晶体管用于根据数据电压输出驱动电流；发光控制模块用于在发光阶段控制驱动电流输出至发光模块；发光模块用于根据驱动电流发光。本发明实施例提供一种像素电路及其驱动方法、显示面板，以实现在不额外引入信号线的基础上，避免了发光模块在发光阶段之前误发光。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

在显示面板显示的过程中，通过向像素电路中的驱动晶体管的栅极写入数据电压，以使驱动晶体管产生对应的驱动电流驱动发光二极管在发光阶段发光。

但是，现有技术中的发光二极管存在非发光阶段误发光的问题，影响显示面板的显示效果。

发明内容

本发明实施例提供一种像素电路及其驱动方法、显示面板，以实现在不额外引入信号线的基础上，避免了发光模块在发光阶段之前误发光。

第一方面，本发明提供一种像素电路，包括：驱动晶体管、存储模块、数据写入模块、发光控制模块、第一复位模块和发光模块；

所述第一复位模块用于在初始化阶段和数据写入阶段对所述发光模块进行复位；

所述数据写入模块用于在所述数据写入阶段向所述驱动晶体管的栅极写入数据电压；

所述存储模块用于存储所述驱动晶体管的栅极电压；

所述驱动晶体管用于根据所述数据电压输出驱动电流；

所述发光控制模块用于在发光阶段控制所述驱动电流输出至所述发光模块；

所述发光模块用于根据所述驱动电流发光。

可选的，所述第一复位模块包括第一晶体管和第二晶体管；

所述第一晶体管的栅极与第一扫描信号输入端连接，所述第一晶体管的第一极和所述发光模块的第一端分别与第一电源信号输入端连接，所述第一晶体管的第二极与所述发光模块的第二端连接；

所述第二晶体管的栅极与第二扫描信号输入端连接，所述第二晶体管的第一极与所述第一电源信号输入端连接，所述第二晶体管的第二极与所述发光模块的第二端连接。提供了一种第一复位模块的可实施方式。

可选的，该像素电路还包括第二复位模块；所述第二复位模块的控制端与第三扫描信号输入端连接，所述第二复位模块的第一端与第一电源信号输入端连接，所述第二复位模块的第二端与所述驱动晶体管的第二极连接，所述第二复位模块用于在复位阶段对所述驱动晶体管的第二极进行复位。避免发光模块在发光阶段之前发光。

可选的，所述第二复位模块包括第三晶体管；所述第三晶体管的栅极与所述第三扫描信号输入端连接，所述第三晶体管的第一极与所述第一电源信号输入端连接，所述第三晶体管的第二极与所述驱动晶体管的第二极连接。提供了第二复位模块的一种可实施方式。

可选的，该像素电路还包括初始化模块，所述初始化模块的控制端与第一扫描信号输入端连接，所述初始化模块的第一端与初始化电压输入端连接，所述初始化模块的第二端与所述驱动晶体管的栅极连接。本实施方式的初始化模块可对驱动晶体管的栅极进行初始化。

可选的，所述初始化模块包括第四晶体管；

所述第四晶体管的栅极与所述第一扫描信号输入端连接，所述第四晶体管的第一极与所述初始化电压输入端连接，所述第四晶体管的第二极与所述驱动晶体管的栅极连接。提供了初始化模块的一种可实施方式。

可选的，该像素电路还包括第五晶体管，所述发光控制模块包括第六晶体管和第七晶体管；所述存储模块包括存储电容，所述数据写入模块包括第八晶体管，所述发光模块包括发光器件；

所述第五晶体管的栅极与所述第二扫描信号输入端连接，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，所述第五晶体管的第二极与所述驱动晶体管的栅极连接；

所述第六晶体管的栅极与所述发光控制信号输入端连接，所述第六晶体管的第一极与第二电源信号输入端连接，所述第六晶体管的第二极与所述驱动晶体管的第一极连接；

所述第七晶体管的栅极与所述发光控制信号输入端的连接，所述第七晶体管的第一极与所述驱动晶体管的第二极连接，所述第七晶体管的第二极与所述发光器件的阳极连接；

所述第八晶体管的栅极与所述第五晶体管的栅极连接，所述第八晶体管的第一极与数据电压输入端连接，所述第八晶体管的第二极与所述驱动晶体管的第一极连接；

所述发光器件的阴极与所述第一电源信号输入端连接。提供了该像素电路包括的多个晶体管的可实施方式。

第二方面，本发明实施例提供一种像素电路的驱动方法，用于驱动本发明实施例所述的像素电路，所述方法包括：

在初始化阶段，所述第一复位模块对所述发光模块进行复位；

在数据写入阶段，所述第一复位模块对所述发光模块进行复位，所述数据写入模块向所述驱动晶体管的栅极写入数据电压，所述存储模块存储所述驱动晶体管的栅极电压；

在发光阶段，所述驱动晶体管根据所述数据电压输出驱动电流，所述发光控制模块控制所述驱动电流输出至所述发光模块；所述发光模块用于根据所述驱动电流发光。

可选的，所述像素电路包括第二复位模块，所述第二复位模块的控制端与第三扫描信号输入端连接，所述第二复位模块的第一端与第一电源信号输入端连接，所述第二复位模块的第二端与所述驱动晶体管的第二极连接；

所述像素电路的驱动方法，在所述数据写入阶段之后，还包括：

在复位阶段，所述第二复位模块对所述驱动晶体管的第二极进行复位。

第三方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明实施例提供的所述像素电路。

本发明实施例提供的像素电路包括第一复位模块，通过第一复位模块在初始化阶段和数据写入阶段对发光模块进行复位，使得发光模块的第一端和第二端的电位相等，从而可以实现发光模块在发光阶段之前不发光，同时无需额外设置复位信号线，避免增加显示面板中信号线设置的复杂性，有利于提高显示面板的分辨率。

附图说明

图1为现有技术提供的一种像素电路的结构示意图；

图2为现有技术提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的又一种像素电路的结构示意图；

图6为本发明实施例提供的再一种像素电路的结构示意图；

图7为本发明实施例提供的又一种像素电路的结构示意图；

图8为本发明实施例提供的一种像素电路的驱动时序图；

图9为本发明实施例提供的一种像素电路的驱动方法的流程示意图；

图10是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明实施例，而非对本发明实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明实施例相关的部分而非全部结构。

发明人经过长期研究发现，现有技术中的像素电路存在非发光阶段误发光的问题，具体如下：图1为现有技术提供的一种像素电路的结构示意图，图1中的第一双栅晶体管M1和第二晶体管M2为P型晶体管，参考图1，在初始化阶段，第一扫描信号输入端Sa1输入的第一扫描信号为低电平时，第一双栅晶体管M1和第二晶体管M2导通，初始化电压信号输入端Vref1输入的初始化电压对驱动晶体管DTFT1的栅极和发光器件的阳极复位，示例性的，初始化电压可以为-3V，避免驱动晶体管DTFT1的栅极电位太低，导致在数据写入阶段所需时间太长。正如背景技术所述，当驱动晶体管DTFT1受温度影响，驱动晶体管DTFT1特性出现漂移时(例如，在温度比较低的情况下，驱动晶体管DTFT1的特性从饱和区漂移至线性区)，需要将驱动晶体管DTFT1特性恢复至饱和区，就需要将第一电源信号输入端VSS1输入的第一电源信号降低，示例性的，第一电源信号从-3V降到-6V，在初始化阶段，发光器件的阳极电位为-3V，阴极为-6V，发光器件的阳极与阴极差为3V，发光器件在初始化阶段存在误发光。

针对以上问题，现有技术的技术人员在发光器件的阳极上单独输入一个参考电压，图2为现有技术提供的又一种像素电路的结构示意图，参考图2，第一双栅晶体管M1的第一极连接第一初始化电压输入端Vref2，第二晶体管M2的第一极连接第二初始化电压输入端Vref3，即第一双栅晶体管M1和第二晶体管M2连接不同的初始化电压输入端，此时可以设置第一初始化电压输入端Vref2提供第一初始化电压对驱动晶体管DTFT2的栅极进行复位，例如，第一初始化电压可以为-3V，用于避免驱动晶体管DTFT1的栅极电位太低，导致在数据写入阶段所需时间太长。同时第二初始化电压输入端Vref3提供第二初始化电压对发光器件的阳极进行复位。第二初始化电压可以根据第一电源信号的变化而做适应调整，在对发光器件的阳极复位的基础上，避免发光器件的阳极与阴极的电位差太大导致的发光器件误发光。但是这种方法需要提供两条参考电压信号线用于分别输出不同的参考电压信号，从而导致显示面板中的信号线过多，影响显示面板的分辨率。

基于上述原因，本发明实施例提供了一种像素电路，图3为本发明实施例提供的一种像素电路的结构示意图，参考图3，该像素电路包括：驱动晶体管DTFT、存储模块110、数据写入模块120、发光控制模块130、第一复位模块140和发光模块150；第一复位模块140用于在初始化阶段和数据写入阶段对发光模块150进行复位；数据写入模块120用于在数据写入阶段向驱动晶体管DTFT的栅极写入数据电压；存储模块110用于存储驱动晶体管DTFT的栅极电压；驱动晶体管DTFT用于根据数据电压输出驱动电流；发光控制模块130用于在发光阶段控制驱动电流输出至发光模块150；发光模块150用于根据驱动电流发光。

具体的，图3示例性地示出了一种像素电路，该像素电路还可以包括补偿模块180。驱动晶体管DTFT的栅极分别与存储模块110的第一端和补偿模块180的第一端连接，驱动晶体管DTFT的第一极分别与发光控制模块130的第一端和数据写入模块120的第一端连接，驱动晶体管DTFT的第二极分别与发光控制模块130的第二端和补偿模块180的第二端连接。发光控制模块130的控制端与发光控制信号输入端EM连接，发光控制模块130的第三端与发光模块150的第二端连接，发光控制模块130的第四端与第二电源信号输入端VDD连接。数据写入模块120的控制端和补偿模块180的第三端与第二扫描信号输入端S2连接，数据写入模块120的第二端与数据电压输入端Vdata连接。发光模块150的第一端分别与第一电源信号输入端VSS和第一复位模块140的第一端连接。第一复位模块140的第二端与发光模块150的第二端连接，第一复位模块140的第三端与第一扫描信号输入端S1连接，第一复位模块140的第四端与第二扫描信号输入端S2连接。

在初始化阶段，第一扫描信号输入端S1输入的第一扫描信号使第一复位模块140的第一端和第二端导通，第一电源信号输入端VSS输入的第一电源信号经过第一复位模块140至发光模块150的第二端，由于发光模块150的第一端与第一电源信号输入端VSS连接，因此发光模块150的第一端与第二端电位相等，由于发光模块150的第一端与第二端没有电位差，因此发光模块150不会发光，从而避免了发光模块150在初始化阶段误发光。

在数据写入阶段，第二扫描信号输入端S2输入的第二扫描信号使数据写入模块120的第一端与第二端导通，数据电压输入端Vdata输入的数据电压信号经过数据写入模块120、驱动晶体管DTFT以及补偿模块180写入驱动晶体管DTFT的栅极，实现数据电压信号的写入以及驱动晶体管DTFT的阈值补偿。同时，第一复位模块140的第四端输入的第二扫描信号使第一复位模块140的第一端和第二端导通，第一电源信号输入端VSS输入的第一电源信号经过第一复位模块140至发光模块150的第二端，由于发光模块150的第一端与第一电源信号输入端VSS连接，因此发光模块150的第一端与第二端电位相等，由于发光模块150的第一端与第二端没有电位差，因此发光模块150不会发光，也避免了发光模块150在数据写入阶段误发光。

另外，第一复位模块140的第一端与第一电源信号输入端VSS连接，在初始化阶段和数据写入阶段，第一电源信号输入端VSS提供的第一电源信号为第一复位模块140提供复位信号，因此无需额外设置复位信号线为第一复位模块140提供复位信号，避免增加显示面板中信号线设置的复杂性，有利于提高显示面板的分辨率。

在发光阶段，发光控制信号输入端EM输入的发光控制信号使发光控制模块130的第四端和第一端导通，第二端和第三端导通，接着驱动晶体管DTFT驱动发光模块150发光，同时第一复位模块140不导通。

综上，在非发光阶段，第一复位模块140的第三输入端和第四输入端分别在初始化阶段和数据写入阶段控制第一电源信号通过第一复位模块140至发光模块150的第二端，使得发光模块150的第一端与第二端电位相等，从而保证发光模块150在非发光阶段不发光。同时无需额外设置复位信号线，避免增加显示面板中信号线设置的复杂性，有利于提高显示面板的分辨率。

可选的，图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，第一复位模块140包括第一晶体管T1和第二晶体管T2；第一晶体管T1的栅极与第一扫描信号输入端S1连接，第一晶体管T1的第一极和发光模块150的第一端分别与第一电源信号输入端VSS连接，第一晶体管T1的第二极与发光模块150的第二端连接；第二晶体管T2的栅极与第二扫描信号输入端S2连接，第二晶体管T2的第一极与第一电源信号输入端VSS连接，第二晶体管T2的第二极与发光模块150的第二端连接。

具体的，以第一晶体管T1和第二晶体管T2为P型晶体管为例进行说明。在初始化阶段，第一扫描信号输入端S1输入的第一扫描信号为低电平，第二扫描信号输入端S2输入的第二扫描信号为高电平，第一晶体管T1导通，第二晶体管T2截止，第一电源信号输入端VSS输入的第一电源信号经过第一晶体管T1输入到发光模块150的第二端，由于发光模块150的第一端也与第一电源信号输入端VSS连接，因此发光模块150的第一端与第二端的电位相同，发光模块150不发光，从而避免了发光模块150在初始化阶段误发光。在数据写入阶段，第一扫描信号输入端S1输入的第一扫描信号为高电平，第二扫描信号输入端S2输入的第二扫描信号为低电平，第一晶体管T1截止，第二晶体管T2导通，第一电源信号输入端VSS输入的第一电源信号经过第二晶体管T2输入到发光模块150的第二端，由于发光模块150的第一端也与第一电源信号输入端VSS连接，因此发光模块150的第一端与第二端的电位相同，发光模块150不发光，从而避免了发光模块150在数据写入阶段误发光。同时第二扫描信号控制数据写入模块120将数据电压输入端Vdata输入的数据电压信号通过驱动晶体管DTFT和补偿模块180写入至驱动晶体管DTFT的栅极，实现数据电压信号的写入以及驱动晶体管DTFT的阈值补偿。

本发明实施例提供的像素电路，在初始化阶段和数据写入阶段，保证发光模块150的第一端与第二端的电位相同，从而避免了发光模块150在初始化阶段和数据写入阶段误发光。

可选的，图5为本发明实施例提供的又一种像素电路的结构示意图，参考图5，该像素电路还包括第二复位模块160；第二复位模块160的控制端与第三扫描信号输入端S3连接，第二复位模块160的第一端与第一电源信号输入端VSS连接，第二复位模块160的第二端与驱动晶体管DTFT的第二极连接，第二复位模块160用于在复位阶段对驱动晶体管DTFT的第二极进行复位。

具体的，在数据写入阶段之后，驱动晶体管DTFT第二极的电位为数据电压。示例性地，数据电压一般为正电压，例如为0.5～6V，容易在发光控制模块130中形成漏电流，从而使得发光模块150在数据写入阶段之后且发光阶段之前发光。

本发明实施例提供的像素电路在复位阶段(数据写入阶段之后发光阶段之前)，第三扫描信号输入端S3输入的第三扫描信号可以控制第二复位模块160的第一端与第二端导通，第一电源信号输入端VSS输入的第一电源信号通过第二复位模块160输入到驱动晶体管DTFT的第二极，驱动晶体管DTFT的第二极的电位与发光模块150的第二端的电位相等，又由于发光模块150的第一端也与第一电源信号输入端VSS连接，因此发光模块150的第一端与第二端的电位相同，从而防止发光控制模块130中有漏电流通过使发光模块150误发光。

可选的，继续参考图5，第二复位模块160包括第三晶体管T3；第三晶体管T3的栅极与第三扫描信号输入端S3连接，第三晶体管T3的第一极与第一电源信号输入端VSS连接，第三晶体管T3的第二极与驱动晶体管DTFT的第二极连接。

具体的，以第三晶体管为P型晶体管为例进行说明，在复位阶段，第三扫描信号输入端S3输入的第三扫描信号为低电平，第三晶体管T3导通，第一电源信号输入端VSS输入的第一电源信号经过第三晶体管T3输入到驱动晶体管DTFT的第二极，驱动晶体管DTFT的第二极电位与发光模块150的第二端的电位相等，又由于发光模块150的第一端也与第一电源信号输入端VSS连接，因此发光模块150的第一端与第二端的电位相同，从而防止发光控制模块130中有漏电流通过使发光模块150发光。

可选的，图6为本发明实施例提供的再一种像素电路的结构示意图，参考图6，该像素电路还包括初始化模块170，初始化模块170的控制端与第一扫描信号输入端S1连接，初始化模块170的第一端与初始化电压输入端Vref连接，初始化模块170的第二端与驱动晶体管DTFT的栅极连接。

具体的，在初始化阶段，第一扫描信号可以控制初始化模块170的第一端与第二端导通，初始化电压输入端Vref输入的初始化电压通过初始化模块170输入到驱动晶体管DTFT的栅极，对驱动晶体管DTFT的栅极进行复位，避免上一帧的数据电压影响当前帧的数据电压写入，减少了残影现象。

可选的，继续参考图6，初始化模块170包括第四晶体管T4；第四晶体管T4的栅极与第一扫描信号输入端S1连接，第四晶体管T4的第一极与初始化电压输入端Vref连接，第四晶体管T4的第二极与驱动晶体管DTFT的栅极连接。

具体的，第四晶体管T4示例性地可以为P型晶体管。在初始化阶段，第一扫描信号输入端S1输入的第一扫描信号为低电平，第四晶体管T4导通，初始化电压经过第四晶体管T4输入到驱动晶体管DTFT的栅极，使驱动晶体管DTFT的栅极电压为初始化电压，实现驱动晶体管DTFT的栅极复位。发光模块150的第一端与第一电源信号输入端VSS连接，发光模块150的第二端的可以通过第一电源输入端VSS输入的第一电源信号进行复位，而无需再增加新的初始化信号线，由此可知，对驱动晶体管DTFT的栅极和发光模块150的第二端的复位可以仅通过一条初始化信号线为初始化电压输入端Vref提供初始化电压，同时可以避免发光模块150的第一端和第二端的电位差过大导致发光模块150误发光的现象。

可选的，图7为本发明实施例提供的又一种像素电路的结构示意图，参考图7，该像素电路还包括第五晶体管T5，发光控制模块130包括第六晶体管T6和第七晶体管T7；存储模块110包括存储电容C，数据写入模块120包括第八晶体管T8，发光模块150包括发光器件OLED；第五晶体管T5的栅极与第二扫描信号输入端S2连接，第五晶体管T5的第一极与驱动晶体管DTFT的第二极连接，第五晶体管T5的第二极与驱动晶体管DTFT的栅极连接；第六晶体管T6的栅极与发光控制信号输入端EM连接，第六晶体管T6的第一极与第二电源信号输入端VDD连接，第六晶体管T6的第二极与驱动晶体管DTFT的第一极连接；第七晶体管T7的栅极与发光控制信号输入端EM的连接，第七晶体管T7的第一极与驱动晶体管DTFT的第二极连接，第七晶体管T7的第二极与发光器件OLED的阳极连接；第八晶体管T8的栅极与第五晶体管T5的栅极连接，第八晶体管T8的第一极与数据电压输入端连接，第八晶体管T8的第二极与驱动晶体管DTFT的第一极连接；发光器件OLED的阴极与第一电源信号输入端VSS连接。

具体的，补偿模块180包括第五晶体管T5，第一晶体管T1与第四晶体管T4的栅极共用第一扫描信号输入端S1，第二晶体管T2、第五晶体管T5和第八晶体管T8的栅极共用第二扫描信号输入端S2，从而使得像素电路的端口减少，有利于提高像素密度。

图8是本发明实施例提供的一种像素电路的驱动时序图，该驱动时序可用于驱动图7所示像素电路，其中像素电路所包括的各晶体管可以是P型晶体管，也可以是N型晶体管，以各晶体管均为P型晶体管为例进行说明，其中s1表示第一扫描信号输入端S1输入的第一扫描信号的时序，s2表示第二扫描信号输入端S2输入的第二扫描信号的时序，s3表示第三扫描信号输入端S3输入的第三扫描信号的时序，em表示发光控制信号输入端EM输入的发光控制信号的时序。结合图7和图8，该像素电路的工作过程包括初始化阶段t0、数据写入阶段t1、复位阶段t2和发光阶段t3，具体工作过程如下：

在初始化阶段t0，第一扫描信号输入端S1输入低电平信号，第一晶体管T1和第四晶体管T4导通，初始化电压输入端Vref输入的初始化电压经过第四晶体管T4写入到驱动晶体管DTFT的栅极，对驱动晶体管DTFT的栅极进行复位。同时第一电源信号输入端VSS输入的第一电源信号经过第一晶体管T1输入到发光器件OLED的阳极，发光器件OLED的阳极与阴极的电位相等，即使第一电源信号的大小发生变换，发光器件OLED的阴极和阳极电位始终相等，从而保证发光器件OLED在初始化阶段不发光。第二扫描信号输入端S2输入高电平信号，第二晶体管T2、第五晶体管T5和第八晶体管T8截止。第三扫描信号输入端S3输入高电平信号，第三晶体管T3截止。发光控制信号输入端EM输入高电平信号，第六晶体管T6和第七晶体管T7截止。在初始化阶段t0之后，驱动晶体管DTFT的栅极为低电平，驱动晶体管DTFT导通。

在数据写入阶段t1，第一扫描信号输入端S1输入高电平信号，第一晶体管T1和第四晶体管T4截止。第二扫描信号输入端S2输入低电平信号，第二晶体管T2、第五晶体管T5和第八晶体管T8导通，数据电压输入端Vdata输入的数据电压信号通过第八晶体管T8、驱动晶体管DTFT和第五晶体管T5写入驱动晶体管DTFT的栅极，实现数据电压信号的写入以及驱动晶体管DTFT的阈值补偿。同时第一电源信号输入端VSS输入的第一电源信号经过第二晶体管T2输入到发光器件OLED的阳极，发光器件OLED的阳极与阴极的电位相等，即使第一电源信号的大小发生变换，发光器件OLED的阴极和阳极电位始终相等，从而保证发光器件OLED在数据写入阶段不发光。第三扫描信号输入端S3输入高电平信号，第三晶体管T3截止。发光控制信号输入端EM输入高电平信号，第六晶体管T6和第七晶体管T7截止。由此实现了在初始化阶段和数据写入阶段避免发光器件OLED误发光的现象，同时无需额外设置复位信号线，避免增加显示面板中信号线设置的复杂性，有利于提高显示面板的分辨率。

在复位阶段t2，第一扫描信号输入端S1输入高电平信号，第一晶体管T1和第四晶体管T4截止。第二扫描信号输入端S2输入高电平信号，第二晶体管T2、第五晶体管T5和第八晶体管T8截止。第三扫描信号输入端S3输入低电平信号，第三晶体管T3导通，第一电源信号输入端VSS输入的第一电源信号经过第三晶体管T3输入到驱动晶体管DTFT的第二极，驱动晶体管DTFT的第二极的电压与发光器件OLED的阴极电位相等，即使第一电源信号的大小发生变换，第七晶体管T7中不会有漏电流通过，从而保证发光器件OLED在复位阶段不发光。发光控制信号输入端EM输入高电平信号，第六晶体管T6和第七晶体管T7截止。

在发光阶段t3，第一扫描信号输入端S1输入高电平信号，第一晶体管T1和第四晶体管T4截止。第二扫描信号输入端S2输入高电平信号，第二晶体管T2、第五晶体管T5和第八晶体管T8截止。第三扫描信号输入端S3输入高电平信号，第三晶体管T3截止。发光控制信号输入端EM输入低电平信号，第六晶体管T6和第七晶体管T7导通，驱动晶体管DTFT驱动发光器件OLED发光。

本发明实施例提供的像素电路，将第一晶体管T1的第一极和发光器件OLED的阴极分别与第一电源信号输入端VSS连接，第一晶体管T1的第二极与发光器件OLED的阳极连接，将第二晶体管T2的第一极与发光器件OLED的阴极连接，第二晶体管T2的第二极与发光器件OLED的阳极连接，使第一晶体管T1和第二晶体管T2在初始化阶段和数据写入阶段分别导通，从而使发光器件OLED的阴极和阳极的电位在初始化阶段和数据写入阶段始终相等，避免发光器件OLED在初始化阶段和数据写入阶段误发光，同时无需额外设置复位信号线，避免增加显示面板中信号线设置的复杂性，有利于提高显示面板的分辨率。此外，第一晶体管T1和第四晶体管T4共用第一扫描信号输入端S1，第二晶体管T2、第五晶体管T5和第八晶体管T8共用第二扫描信号输入端S2，从而使得像素电路的端口减少，有利于提高像素密度。

本发明实施例还提供了一种像素电路的驱动方法，用于驱动本发明实施例的像素电路。图9为本发明实施例提供的一种像素电路的驱动方法的流程示意图，参考图9，该方法包括：

310、在初始化阶段，第一复位模块对发光模块进行复位；

320、在数据写入阶段，第一复位模块对发光模块进行复位，数据写入模块向驱动晶体管的栅极写入数据电压，存储模块存储驱动晶体管的栅极电压；

330、在发光阶段，驱动晶体管根据数据电压输出驱动电流，发光控制模块控制驱动电流输出至发光模块；发光模块用于根据驱动电流发光。

本发明实施例的技术方案，通过第一复位模块在初始化阶段和数据写入阶段对发光模块进行复位，使得发光模块的第一端和第二端的电位相等，从而可以实现发光模块在发光阶段之前不发光，同时无需额外设置复位信号线，避免增加显示面板中信号线设置的复杂性，有利于提高显示面板的分辨率。

可选的，像素电路包括第二复位模块，

所述第二复位模块的控制端与第三扫描信号输入端连接，所述第二复位模块的第一端与第一电源信号输入端连接，所述第二复位模块的第二端与所述驱动晶体管的第二极连接，所述像素电路的驱动方法，在数据写入阶段之后，还包括：

在复位阶段，所述第二复位模块对所述驱动晶体管的第二极进行复位。

本发明实施例提供的像素电路在复位阶段(数据写入阶段之后发光阶段之前)，第三扫描信号输入端输入的第三扫描信号可以控制第二复位模块的第一端与第二端导通，第一电源信号输入端输入的第一电源信号通过第二复位模块输入到驱动晶体管的第二极，驱动晶体管的第二极的电位与发光模块的第二端的电位相等，又由于发光模块的第一端也与第一电源信号输入端连接，因此发光模块的第一端与第二端的电位相同，从而防止发光控制模块中有漏电流通过使发光模块误发光。

本发明实施例还提供了的一种显示面板，图10是本发明实施例提供的一种显示面板的结构示意图，参考图10所示，本发明实施例所提供的显示面板200包括本发明任意实施例提供的像素电路。显示面板200还包括扫描驱动电路210、数据驱动电路220和驱动芯片230，数据驱动电路220集成在驱动芯片230中，以及多条数据线(D1，D2，D3……)、多条扫描线(S1，S2，S3……)；扫描驱动电路210的端口与扫描线电连接，数据驱动电路220的端口与数据线电连接。本发明实施例提供的显示面板，包括本发明任意实施例提供的像素电路，因此具备上述有益效果，这里不再赘述。

注意，上述仅为本发明实施例的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明实施例不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明实施例的保护范围。因此，虽然通过以上实施例对本发明实施例进行了较为详细的说明，但是本发明实施例不仅仅限于以上实施例，在不脱离本发明实施例构思的情况下，还可以包括更多其他等效实施例，而本发明实施例的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动晶体管、存储模块、数据写入模块、发光控制模块、第一复位模块和发光模块；

所述第一复位模块用于在初始化阶段和数据写入阶段对所述发光模块进行复位；

所述数据写入模块用于在所述数据写入阶段向所述驱动晶体管的栅极写入数据电压；

所述存储模块用于存储所述驱动晶体管的栅极电压；

所述驱动晶体管用于根据所述数据电压输出驱动电流；

所述发光控制模块用于在发光阶段控制所述驱动电流输出至所述发光模块；

所述发光模块用于根据所述驱动电流发光。

2.根据权利要求1所述的像素电路，其特征在于，所述第一复位模块包括第一晶体管和第二晶体管；

所述第一晶体管的栅极与第一扫描信号输入端连接，所述第一晶体管的第一极和所述发光模块的第一端分别与第一电源信号输入端连接，所述第一晶体管的第二极与所述发光模块的第二端连接；

所述第二晶体管的栅极与第二扫描信号输入端连接，所述第二晶体管的第一极与所述第一电源信号输入端连接，所述第二晶体管的第二极与所述发光模块的第二端连接。

3.根据权利要求1或2所述的像素电路，其特征在于，还包括第二复位模块；

所述第二复位模块的控制端与第三扫描信号输入端连接，所述第二复位模块的第一端与第一电源信号输入端连接，所述第二复位模块的第二端与所述驱动晶体管的第二极连接，所述第二复位模块用于在复位阶段对所述驱动晶体管的第二极进行复位。

4.根据权利要求3所述的像素电路，其特征在于，所述第二复位模块包括第三晶体管；

所述第三晶体管的栅极与所述第三扫描信号输入端连接，所述第三晶体管的第一极与所述第一电源信号输入端连接，所述第三晶体管的第二极与所述驱动晶体管的第二极连接。

5.根据权利要求1-4任一项所述的像素电路，其特征在于，还包括初始化模块，所述初始化模块的控制端与第一扫描信号输入端连接，所述初始化模块的第一端与初始化电压输入端连接，所述初始化模块的第二端与所述驱动晶体管的栅极连接。

6.根据权利要求5所述的像素电路，其特征在于，所述初始化模块包括第四晶体管；

所述第四晶体管的栅极与所述第一扫描信号输入端连接，所述第四晶体管的第一极与所述初始化电压输入端连接，所述第四晶体管的第二极与所述驱动晶体管的栅极连接。

7.根据权利要求6所述的像素电路，其特征在于，还包括第五晶体管，所述发光控制模块包括第六晶体管和第七晶体管；所述存储模块包括存储电容，所述数据写入模块包括第八晶体管，所述发光模块包括发光器件；

所述第五晶体管的栅极与所述第二扫描信号输入端连接，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，所述第五晶体管的第二极与所述驱动晶体管的栅极连接；

所述第六晶体管的栅极与所述发光控制信号输入端连接，所述第六晶体管的第一极与第二电源信号输入端连接，所述第六晶体管的第二极与所述驱动晶体管的第一极连接；

所述第七晶体管的栅极与所述发光控制信号输入端的连接，所述第七晶体管的第一极与所述驱动晶体管的第二极连接，所述第七晶体管的第二极与所述发光器件的阳极连接；

所述第八晶体管的栅极与所述第五晶体管的栅极连接，所述第八晶体管的第一极与数据电压输入端连接，所述第八晶体管的第二极与所述驱动晶体管的第一极连接；

所述发光器件的阴极与所述第一电源信号输入端连接。

8.一种像素电路的驱动方法，用于驱动权利要求1-7任一项所述的像素电路，所述方法包括：

在初始化阶段，所述第一复位模块对所述发光模块进行复位；

在数据写入阶段，所述第一复位模块对所述发光模块进行复位，所述数据写入模块向所述驱动晶体管的栅极写入数据电压，所述存储模块存储所述驱动晶体管的栅极电压；

在发光阶段，所述驱动晶体管根据所述数据电压输出驱动电流，所述发光控制模块控制所述驱动电流输出至所述发光模块；所述发光模块用于根据所述驱动电流发光。

9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述像素电路包括第二复位模块，所述第二复位模块的控制端与第三扫描信号输入端连接，所述第二复位模块的第一端与第一电源信号输入端连接，所述第二复位模块的第二端与所述驱动晶体管的第二极连接；

所述像素电路的驱动方法，在所述数据写入阶段之后，还包括：

在复位阶段，所述第二复位模块对所述驱动晶体管的第二极进行复位。

10.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素电路。

Images