CN112885282A - 一种适用于高分辨率显示屏的gip电路及其控制方法 - Google Patents
一种适用于高分辨率显示屏的gip电路及其控制方法 Download PDFInfo
- Publication number
- CN112885282A CN112885282A CN202110210957.9A CN202110210957A CN112885282A CN 112885282 A CN112885282 A CN 112885282A CN 202110210957 A CN202110210957 A CN 202110210957A CN 112885282 A CN112885282 A CN 112885282A
- Authority
- CN
- China
- Prior art keywords
- transistor
- gate
- drain
- source
- gip circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 238000007599 discharging Methods 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明涉及GIP电路技术领域,特别涉及一种适用于高分辨率显示屏的GIP电路及其控制方法,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和电容C1,晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,这样能够提高GIP电路中关键节点Q点(即晶体管T1的源极和晶体管T7的漏极的公共端点处)的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
Description
技术领域
本发明涉及GIP电路技术领域,特别涉及一种适用于高分辨率显示屏的GIP电路及其控制方法。
背景技术
随着信息化社会的不断发展,人们对高分辨率显示屏的需求不断增加,相同尺寸下更高的分辨率往往代表着更加细腻的显示画面。然而更高的分辨率对于显示屏来说,意味着更少的充放电时间,对显示屏的电路设计提出了更高的要求。
发明内容
本发明所要解决的技术问题是:提供一种适用于高分辨率显示屏的GIP电路及其控制方法,用以提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
为了解决上述技术问题,本发明采用的第一种技术方案为:
一种适用于高分辨率显示屏的GIP电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和电容C1,所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,所述晶体管T2的漏极与晶体管T3的漏极电连接,所述晶体管T2的源极分别与晶体管T3的源极晶体管T6的漏极、晶体管T7的栅极、晶体管T8的源极和晶体管T9的栅极电连接,所述晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,所述晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,所述晶体管T6的源极分别与晶体管T7的源极和晶体管T9的源极电连接,所述晶体管T8的栅极与晶体管T8的漏极电连接。
本发明采用的第二种技术方案为:
一种适用于高分辨率显示屏的GIP电路的控制方法,包括以下步骤:
S1、在第一时刻,控制晶体管T1的栅极和晶体管T2的栅极均输入高电平;
S2、在第二时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由低电平切换至高电平;
S3、在第三时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由高电平切换至低电平;
S4、在第四时刻,控制晶体管T3的栅极和晶体管T4的栅极均输入高电平;
S5、在第五时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均输入高电平。
本发明的有益效果在于:
通过晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,这样能够提高GIP电路中关键节点Q点(即晶体管T1的源极和晶体管T7的漏极的公共端点处)的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
附图说明
图1为根据本发明的一种适用于高分辨率显示屏的GIP电路的结构示意图;
图2为根据本发明的一种适用于高分辨率显示屏的GIP电路的控制方法的步骤流程图;
图3为根据本发明的一种适用于高分辨率显示屏的GIP电路的时序波形图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果,以下结合实施方式并配合附图予以说明。
请参照图1,本发明提供的一种技术方案:
一种适用于高分辨率显示屏的GIP电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和电容C1,所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,所述晶体管T2的漏极与晶体管T3的漏极电连接,所述晶体管T2的源极分别与晶体管T3的源极晶体管T6的漏极、晶体管T7的栅极、晶体管T8的源极和晶体管T9的栅极电连接,所述晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,所述晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,所述晶体管T6的源极分别与晶体管T7的源极和晶体管T9的源极电连接,所述晶体管T8的栅极与晶体管T8的漏极电连接。
从上述描述可知,本发明的有益效果在于:
通过晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,这样能够提高GIP电路中关键节点Q点(即晶体管T1的源极和晶体管T7的漏极的公共端点处)的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
进一步的,所述晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均接时钟信号。
进一步的,所述晶体管T2的漏极、晶体管T3的漏极、晶体管T6的源极、晶体管T7的源极和晶体管T9的源极均接电源的负极。
进一步的,所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8和晶体管T9均为N沟道MOS管。
由上述描述可知,通过N沟道的MOS管能够进一步稳定GIP电路的输出波形,节约了改善GIP制程的成本,优化显示屏的显示效果。
请参照图2,本发明提供的另一种技术方案:
一种适用于高分辨率显示屏的GIP电路的控制方法,包括以下步骤:
S1、在第一时刻,控制晶体管T1的栅极和晶体管T2的栅极均输入高电平;
S2、在第二时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由低电平切换至高电平;
S3、在第三时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由高电平切换至低电平;
S4、在第四时刻,控制晶体管T3的栅极和晶体管T4的栅极均输入高电平;
S5、在第五时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均输入高电平。
从上述描述可知,本发明的有益效果在于:通过晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,这样能够提高GIP电路中关键节点Q点(即晶体管T1的源极和晶体管T7的漏极的公共端点处)的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
进一步的,步骤S2还包括以下步骤:
所述晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均输出高电平。
进一步的,步骤S3还包括以下步骤:
所述晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均输出低电平。
请参照图1和图3,本发明的实施例一为:
请参照图1,一种适用于高分辨率显示屏的GIP电路,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和电容C1,所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,所述晶体管T2的漏极与晶体管T3的漏极电连接,所述晶体管T2的源极分别与晶体管T3的源极晶体管T6的漏极、晶体管T7的栅极、晶体管T8的源极和晶体管T9的栅极电连接,所述晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,所述晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,所述晶体管T6的源极分别与晶体管T7的源极和晶体管T9的源极电连接,所述晶体管T8的栅极与晶体管T8的漏极电连接。
所述晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均接时钟信号。
所述晶体管T2的漏极、晶体管T3的漏极、晶体管T6的源极、晶体管T7的源极和晶体管T9的源极均接电源的负极。
所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8和晶体管T9均为N沟道MOS管。
本方案的每一级GIP电路共有9颗TFT,1个电容C1,FW和VGH是直流高电压,BW和VGL是直流低电压。在本方案中,CK(n)的高电位是VGH电位,低电位是VGL电位。本方案通过晶体管T2和晶体管T3这两个TFT,使得Q点的充电能力更强,这对于充电时间很短的高分辨率显示屏而言非常重要。
以下介绍GIP电路的驱动过程(请结合图3分析):
在t1时刻,Vg(n-4)为高电位(Vg(n-4)即为图1中的G(n-4)),晶体管T1和晶体管T2打开,晶体管T1将FW的高电位给到Q点,晶体管T2将VGL的低电位给到P点。这里需要特别提到的是,由于高分辨率显示屏的充电时间很短,因此Q点在此阶段的充电就显示尤为重要,这里可以通过引入晶体管T2这个TFT,使得P点在t1时刻就下拉为VGL电位,如果没有这个TFT,那么在Q点的充电过程中,P点的电位还维持在上一阶段的VGH,会通过晶体管T7的作用下拉Q点,这样就会使得Q点的充电能力下降,Q点的电压下降,从而影响显示效果。
在t2时刻,CK(n)由低电位转为高电位,Q点由于耦合电容C1的存在,电位升高,此时G(n)通过晶体管T5的作用接收到CK(n)的高电位,G(n)输出高电位。
在t3时刻,CK(n)由高电位转为低电位,Q点由于耦合电容C1的存在,电位下降,此时G(n)通过晶体管T5的作用接收到CK(n)的低电位,G(n)输出低电位。
在t4时刻,Vg(n+4)为高电位(Vg(n+4)即为图1中的G(n+4)),晶体管T3和晶体管T4打开,Q点和P点分别下拉到VGL准位。
在t5时刻,CK(n)为高电位,此时晶体管T8处于开启状态,P点为高电位,晶体管T9打开,G(n)通过晶体管T9的作用下拉到VGL准位。
本方案通过提高GIP电路中关键节点Q点的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
请参照图1至图3,本发明的实施例二为:
请参照图2,一种适用于高分辨率显示屏的GIP电路的控制方法,包括以下步骤:
S1、在第一时刻,控制晶体管T1的栅极和晶体管T2的栅极均输入高电平;
S2、在第二时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由低电平切换至高电平;
S3、在第三时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由高电平切换至低电平;
S4、在第四时刻,控制晶体管T3的栅极和晶体管T4的栅极均输入高电平;
S5、在第五时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均输入高电平。
步骤S2还包括以下步骤:
所述晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均输出高电平。
步骤S3还包括以下步骤:
所述晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均输出低电平。
本方案的每一级GIP电路共有9颗TFT,1个电容C1,FW和VGH是直流高电压,BW和VGL是直流低电压。在本方案中,CK(n)的高电位是VGH电位,低电位是VGL电位。本方案通过晶体管T2和晶体管T3这两个TFT,使得Q点的充电能力更强,这对于充电时间很短的高分辨率显示屏而言非常重要。
以下介绍GIP电路的驱动过程(请结合图3分析):
在t1时刻(即第一时刻),Vg(n-4)为高电位(Vg(n-4)即为图1中的G(n-4)),晶体管T1和晶体管T2打开,晶体管T1将FW的高电位给到Q点,晶体管T2将VGL的低电位给到P点。这里需要特别提到的是,由于高分辨率显示屏的充电时间很短,因此Q点在此阶段的充电就显示尤为重要,这里可以通过引入晶体管T2这个TFT,使得P点在t1时刻就下拉为VGL电位,如果没有这个TFT,那么在Q点的充电过程中,P点的电位还维持在上一阶段的VGH,会通过晶体管T7的作用下拉Q点,这样就会使得Q点的充电能力下降,Q点的电压下降,从而影响显示效果。
在t2时刻(即第二时刻),CK(n)由低电位转为高电位,Q点由于耦合电容C1的存在,电位升高,此时G(n)通过晶体管T5的作用接收到CK(n)的高电位,G(n)输出高电位。
在t3时刻(即第三时刻),CK(n)由高电位转为低电位,Q点由于耦合电容C1的存在,电位下降,此时G(n)通过晶体管T5的作用接收到CK(n)的低电位,G(n)输出低电位。
在t4时刻(即第四时刻),Vg(n+4)为高电位(Vg(n+4)即为图1中的G(n+4)),晶体管T3和晶体管T4打开,Q点和P点分别下拉到VGL准位。
在t5时刻(即第五时刻),CK(n)为高电位,此时晶体管T8处于开启状态,P点为高电位,晶体管T9打开,G(n)通过晶体管T9的作用下拉到VGL准位。
本方案通过提高GIP电路中关键节点Q点的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
综上所述,本发明提供的一种适用于高分辨率显示屏的GIP电路及其控制方法,通过晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,这样能够提高GIP电路中关键节点Q点(即晶体管T1的源极和晶体管T7的漏极的公共端点处)的充电电压,从而提高显示屏GIP电路的充放电能力,尤其适用于高分辨率的显示屏上。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等同变换,或直接或间接运用在相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种适用于高分辨率显示屏的GIP电路,其特征在于,包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和电容C1,所述晶体管T1的栅极与晶体管T2的栅极电连接且晶体管T1的栅极和晶体管T2的栅极均接第一栅极走线,所述晶体管T1的源极分别与晶体管T6的栅极、晶体管T7的漏极、晶体管T4的源极、晶体管T5的栅极和电容C1的一端电连接,所述晶体管T2的漏极与晶体管T3的漏极电连接,所述晶体管T2的源极分别与晶体管T3的源极晶体管T6的漏极、晶体管T7的栅极、晶体管T8的源极和晶体管T9的栅极电连接,所述晶体管T5的源极分别与电容C1的另一端和晶体管T9的漏极电连接且晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均接第二栅极走线,所述晶体管T3的栅极与晶体管T4的栅极电连接且晶体管T3的栅极和晶体管T4的栅极均接第三栅极走线,所述晶体管T6的源极分别与晶体管T7的源极和晶体管T9的源极电连接,所述晶体管T8的栅极与晶体管T8的漏极电连接。
2.根据权利要求1所述的适用于高分辨率显示屏的GIP电路,其特征在于,所述晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均接时钟信号。
3.根据权利要求1所述的适用于高分辨率显示屏的GIP电路,其特征在于,所述晶体管T2的漏极、晶体管T3的漏极、晶体管T6的源极、晶体管T7的源极和晶体管T9的源极均接电源的负极。
4.根据权利要求1所述的适用于高分辨率显示屏的GIP电路,其特征在于,所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8和晶体管T9均为N沟道MOS管。
5.一种权利要求1所述的适用于高分辨率显示屏的GIP电路的控制方法,其特征在于,包括以下步骤:
S1、在第一时刻,控制晶体管T1的栅极和晶体管T2的栅极均输入高电平;
S2、在第二时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由低电平切换至高电平;
S3、在第三时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均由高电平切换至低电平;
S4、在第四时刻,控制晶体管T3的栅极和晶体管T4的栅极均输入高电平;
S5、在第五时刻,控制晶体管T8的栅极、晶体管T8的漏极和晶体管T5的漏极均输入高电平。
6.根据权利要求5所述的适用于高分辨率显示屏的GIP电路的控制方法,其特征在于,步骤S2还包括以下步骤:
所述晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均输出高电平。
7.根据权利要求5所述的适用于高分辨率显示屏的GIP电路的控制方法,其特征在于,步骤S3还包括以下步骤:
所述晶体管T5的源极、电容C1的另一端和晶体管T9的漏极均输出低电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110210957.9A CN112885282B (zh) | 2021-02-25 | 2021-02-25 | 一种适用于高分辨率显示屏的gip电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110210957.9A CN112885282B (zh) | 2021-02-25 | 2021-02-25 | 一种适用于高分辨率显示屏的gip电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112885282A true CN112885282A (zh) | 2021-06-01 |
CN112885282B CN112885282B (zh) | 2024-04-05 |
Family
ID=76054500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110210957.9A Active CN112885282B (zh) | 2021-02-25 | 2021-02-25 | 一种适用于高分辨率显示屏的gip电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112885282B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114613311A (zh) * | 2022-03-29 | 2022-06-10 | 福建华佳彩有限公司 | 一种提高显示屏稳定性的9t2c电路及其驱动方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105609072A (zh) * | 2016-01-07 | 2016-05-25 | 武汉华星光电技术有限公司 | 栅极驱动电路和使用栅极驱动电路的液晶显示器 |
WO2016192267A1 (zh) * | 2015-06-01 | 2016-12-08 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示装置 |
US20190378448A1 (en) * | 2018-06-08 | 2019-12-12 | Lg Display Co., Ltd. | Gate driving circuit and display device including the same |
CN111540319A (zh) * | 2020-04-23 | 2020-08-14 | 福建华佳彩有限公司 | 一种面板驱动电路、控制方法及面板 |
CN215265522U (zh) * | 2021-02-25 | 2021-12-21 | 福建华佳彩有限公司 | 一种适用于高分辨率显示屏的gip电路 |
-
2021
- 2021-02-25 CN CN202110210957.9A patent/CN112885282B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016192267A1 (zh) * | 2015-06-01 | 2016-12-08 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和显示装置 |
CN105609072A (zh) * | 2016-01-07 | 2016-05-25 | 武汉华星光电技术有限公司 | 栅极驱动电路和使用栅极驱动电路的液晶显示器 |
US20190378448A1 (en) * | 2018-06-08 | 2019-12-12 | Lg Display Co., Ltd. | Gate driving circuit and display device including the same |
CN111540319A (zh) * | 2020-04-23 | 2020-08-14 | 福建华佳彩有限公司 | 一种面板驱动电路、控制方法及面板 |
CN215265522U (zh) * | 2021-02-25 | 2021-12-21 | 福建华佳彩有限公司 | 一种适用于高分辨率显示屏的gip电路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114613311A (zh) * | 2022-03-29 | 2022-06-10 | 福建华佳彩有限公司 | 一种提高显示屏稳定性的9t2c电路及其驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112885282B (zh) | 2024-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI404036B (zh) | 液晶顯示器 | |
WO2017121176A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
JP2017530379A (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP2017521717A (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
CN112509512B (zh) | 一种gip电路及驱动方法 | |
US11568781B2 (en) | Display panel and display device | |
WO2019140943A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
CN112837647A (zh) | 一种低功耗显示屏的gip驱动电路及其控制方法 | |
CN109616060B (zh) | 一种低功耗电路 | |
CN113035109B (zh) | 一种内嵌式显示屏的gip驱动电路及其控制方法 | |
CN113223471B (zh) | 一种具有补偿功能的gip电路及补偿方法 | |
CN112885282A (zh) | 一种适用于高分辨率显示屏的gip电路及其控制方法 | |
CN112967654A (zh) | 一种gip电路及驱动方法 | |
CN215265522U (zh) | 一种适用于高分辨率显示屏的gip电路 | |
CN112885285B (zh) | 一种gip电路及其控制方法 | |
KR102175417B1 (ko) | 전하 공유 기능을 갖는 스캔 구동 회로 및 디스플레이 패널 | |
CN213958558U (zh) | 一种gip电路 | |
CN112885286B (zh) | 一种减少显示缺陷的gip电路及其控制方法 | |
CN214541521U (zh) | 一种gip电路 | |
CN214624390U (zh) | 一种gip电路 | |
CN214012483U (zh) | 一种新型的gip电路 | |
CN214012479U (zh) | 一种提升显示品质的栅极电路 | |
CN112885284B (zh) | 一种触控显示屏的gip电路及其控制方法 | |
CN215265526U (zh) | 一种低功耗显示屏的gip驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |