CN112865732B - 一种高增益高功耗效率的套筒式ota - Google Patents

一种高增益高功耗效率的套筒式ota Download PDF

Info

Publication number
CN112865732B
CN112865732B CN202110060264.6A CN202110060264A CN112865732B CN 112865732 B CN112865732 B CN 112865732B CN 202110060264 A CN202110060264 A CN 202110060264A CN 112865732 B CN112865732 B CN 112865732B
Authority
CN
China
Prior art keywords
auxiliary
pmos tube
tube
nmos transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110060264.6A
Other languages
English (en)
Other versions
CN112865732A (zh
Inventor
白春风
邵子健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202110060264.6A priority Critical patent/CN112865732B/zh
Publication of CN112865732A publication Critical patent/CN112865732A/zh
Application granted granted Critical
Publication of CN112865732B publication Critical patent/CN112865732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高增益高功耗效率的套筒式OTA，包括套筒式OTA电路、以及连接在套筒式OTA电路一侧的第一辅助放大器A1和第二辅助放大器A2；所述套筒式OTA电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，所述第一PMOS管P1的源极经第二偏置电流源IB2连接到电压源VDD，所述第一PMOS管P1的栅极经第二偏置电压源VB2连接到第二PMOS管P2的栅极，所述第二PMOS管P2的源极经第三偏置电流源IB3连接到电压源VDD。本发明能够提高分配给差分输入对的漏源压降，进而提高输入管的跨导，从而提高直流增益。

Description

一种高增益高功耗效率的套筒式OTA
技术领域
本发明涉及模拟集成电路设计技术领域，具体涉及一种高增益高功耗效率的套筒式OTA。
背景技术
共源共栅结构是实现宽带高增益OTA的基本途径，能够实现两级放大却只有一个极点(在输出端)。参见图1所示，为套筒式共源共栅结构的OTA。其等效跨导和输出电阻分别表示为：(未考虑体效应，体效应导致实际的Gm更高)：
rout1＝gmN3roN3roN1//gmP3roP3roP1
其中gm表示MOS管的跨导，ro表示MOS管的输出阻抗。
共栅级叠加的越多，输出电阻越高，直流电压增益越高。但是受限于目前模拟电路的主流CMOS工艺的电源电压，一般最多只能叠加1-2层共栅管。
参见图2所示，为折叠式共源共栅结构适应低电源电压的应用，且不需要额外的特殊偏置电路。其等效跨导和输出电阻分别表示为：
rout2＝gmN4roN4roN6//gmP4roP4roP6
由于图2中P1-P2包含两路电流(输入级和输出级)，故P1-P2的输出电阻小于图1中的P1-P2的输出电阻，因此，理论上rout2略小于rout1，Gm2也小于Gm1。实际上，图1中套筒式OTA的电压裕度比较紧张，导致输入差分对的小信号等效跨导较低，因而其电压增益在一般情况下比折叠式OTA要小。在保证套筒式OTA充足的输出摆幅的情况下，如果要分配给输入差分对更多的漏源压降以保障足够大的等效跨导，就只能压缩尾电流源的电压空间。压缩尾电流源的电压空间会导致共模增益上升，进而共模抑制比性能恶化。参见图3所示的基于主从控制的尾电流源是缓解这一问题的一个常用手段，其N8管在较低压降时也能维持恒定的偏置电流。
此外，增加输出电阻是增强OTA的直流电压增益的更有效的方法。
参见图4所示，给出了提高输出电阻的传统方案：通过提升共栅管的等效跨导增强输出电阻，进而实现增益的提升。在套筒式OTA的基础上，通过辅助放大器A1、A2、A3来提高原OTA的输出阻抗，从而提高直流电压增益。
辅助放大器A1和A2采用NMOS管输入的共源共栅放大结构实现(共源放大结构亦可)，同时可以把输入差分管(N1、N2)的漏极电平钳位在一个栅源电压(VGS)的水平，因此，输出电压最低值等于VGS和N3管漏源饱和压降(Vdsat)之和。另外，这个VGS应大于N1管的Vdsat和尾电流源IB1的最小压降之和。
辅助放大器A3只能采取NMOS管输入的折叠式共源共栅放大器，所需的电流翻倍。输出电压的最高值等于VDD-2Vdsat。
如果辅助放大器均采用共源共栅结构，OTA输出端往上下两边看进去的等效输出电阻都是gm 3ro 4的量级。
发明内容
本发明目的是提供一种高增益高功耗效率的套筒式OTA，能够在保证共模抑制能力的前提下提高分配给差分输入对的漏源压降，进而提高输入管的跨导，而且，还能够在保障传统套筒式结构的输出摆幅的前提下，提高输出电阻，从而提高直流电压增益。此外，本发明的增益提升技术与传统的增益提升技术不冲突，可叠加使用以实现更高的直流电压增益。
本发明的技术方案是：一种高增益高功耗效率的套筒式OTA，包括套筒式OTA电路、以及连接在套筒式OTA电路一侧的第一辅助放大器A1和第二辅助放大器A2；
所述套筒式OTA电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，所述第一PMOS管P1的源极经第二偏置电流源IB2连接到电压源VDD，所述第一PMOS管P1的栅极经第二偏置电压源VB2连接到第二PMOS管P2的栅极，所述第一PMOS管P1的漏极连接到第三NMOS管N3的漏极并作为套筒式OTA电路的反相输出端，所述第三NMOS管N3的栅极连接到第一辅助放大器A1的输出端，所述第三NMOS管N3的源极分别连接到第一辅助放大器A1的输入端和第一NMOS管N1的漏极，所述第一NMOS管N1的栅极作为套筒式OTA电路的同相输入端，所述第一NMOS管N1的源极经第一偏置电流源IB1接地，所述第二PMOS管P2的源极经第三偏置电流源IB3连接到电压源VDD，所述第二PMOS管P2的漏极连接到第四NMOS管N4的漏极并作为套筒式OTA电路的同相输出端，所述第四NMOS管N4的栅极连接到第二辅助放大器A2的输出端，所述第四NMOS管N4的源极分别连接到第二辅助放大器A2的输入端和第二NMOS管N2的漏极，所述第二NMOS管N2的栅极作为套筒式OTA电路的反相输入端，所述第二NMOS管N2的源极经第一偏置电流源IB1接地。
上述技术方案中，所述第一辅助放大器A1包括第一辅助PMOS管P1A、第二辅助PMOS管P2A、第一辅助NMOS管N1A和第二辅助NMOS管N2A，所述第一辅助PMOS管P1A的源极连接到电压源VDD，所述第一辅助PMOS管P1A的栅极连接到第一偏置电压源VB1，所述第一辅助PMOS管P1A的的漏极连接到第二辅助PMOS管P2A的源极，所述第二辅助PMOS管P2A栅极连接到第二偏置电压源VB2，所述第二辅助PMOS管P2A的漏极连接到第一辅助NMOS管N1A的漏极并作为第一辅助放大器A1的输出端，所述第一辅助NMOS管N1A的栅极连接到第三偏置电压源VB3，所述第一辅助NMOS管N1A的源极连接到第二辅助NMOS管N2A的漏极，所述第二辅助NMOS管N2A的栅极作为第一辅助放大器A1的输入端，所述第二辅助NMOS管N2A的源极接地。
上述技术方案中，所述第二辅助放大器A2包括第三辅助PMOS管P3A、第四辅助PMOS管P4A、第三辅助NMOS管N3A和第四辅助NMOS管N4A，所述第三辅助PMOS管P3A的源极连接到电压源VDD，所述第三辅助PMOS管P3A的栅极连接到第一偏置电压源VB1，所述第三辅助PMOS管P3A的的漏极连接到第四辅助PMOS管P4A的源极，所述第四辅助PMOS管P4A栅极连接到第二偏置电压源VB2，所述第四辅助PMOS管P4A的漏极连接到第三辅助NMOS管N3A的漏极并作为第二辅助放大器A2的输出端，所述第三辅助NMOS管N3A的栅极连接到第三偏置电压源VB3，所述第三辅助NMOS管N3A的源极连接到第四辅助NMOS管N4A的漏极，所述第四辅助NMOS管N4A的栅极作为第二辅助放大器A2的输入端，所述第四辅助NMOS管N4A的源极接地。
上述技术方案中，所述第一偏置电流源IB1所对应的电压降VIB1不超过150mV，以保障输入差分对管具有充足的漏源压降。
本发明的优点是：
1.本发明的套筒式OTA的单级放大能够提供近120dB的直流电压增益，远高于传统结构；
2.本发明能够与传统的增益提高技术相结合，可提供153dB的直流电压增益；
3.本发明的额外电路开销小，有利于将预算的偏置电流集中于主运放以提高带宽。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为背景技术中套筒式共源共栅结构的OTA的电路结构图。
图2为背景技术中折叠式共源共栅结构的OTA的电路结构图。
图3为采用基于主从控制的尾电流源的套筒式共源共栅OTA的电路结构图。
图4为背景技术中应用增益提高技术的套筒式OTA的电路结构图。
图5为本发明的高增益高功耗效率的套筒式OTA的电路结构图。
图6为本发明的套筒式OTA中偏置电流和偏置电压的产生电路。
图7为在本发明的套筒式OTA的基础上叠加传统的增益提高技术的电路结构图。
图8为五种OTA结构的开环增益在180nm CMOS工艺下的仿真结果比较示意图。
图9为三种OTA结构的共模增益在180nm CMOS工艺下的仿真结果比较示意图。其尾电流源压降均为150mV左右。
具体实施方式
实施例一：
参见图5所示，本发明提供一种高增益高功耗效率的套筒式OTA，包括套筒式OTA电路、以及连接在套筒式OTA电路一侧的第一辅助放大器A1和第二辅助放大器A2；
所述套筒式OTA电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，所述第一PMOS管P1的源极经第二偏置电流源IB2连接到电压源VDD，所述第一PMOS管P1的栅极经第二偏置电压源VB2连接到第二PMOS管P2的栅极，所述第一PMOS管P1的漏极连接到第三NMOS管N3的漏极并作为套筒式OTA电路的反相输出端，所述第三NMOS管N3的栅极连接到第一辅助放大器A1的输出端，所述第三NMOS管N3的源极分别连接到第一辅助放大器A1的输入端和第一NMOS管N1的漏极，所述第一NMOS管N1的栅极作为套筒式OTA电路的同相输入端，所述第一NMOS管N1的源极经第一偏置电流源IB1接地，所述第二PMOS管P2的源极经第三偏置电流源IB3连接到电压源VDD，所述第二PMOS管P2的漏极连接到第四NMOS管N4的漏极并作为套筒式OTA电路的同相输出端，所述第四NMOS管N4的栅极连接到第二辅助放大器A2的输出端，所述第四NMOS管N4的源极分别连接到第二辅助放大器A2的输入端和第二NMOS管N2的漏极，所述第二NMOS管N2的栅极作为套筒式OTA电路的反相输入端，所述第二NMOS管N2的源极经第一偏置电流源IB1接地。
本实施例中，所述第一辅助放大器A1包括第一辅助PMOS管P1A、第二辅助PMOS管P2A、第一辅助NMOS管N1A和第二辅助NMOS管N2A，所述第一辅助PMOS管P1A的源极连接到电压源VDD，所述第一辅助PMOS管P1A的栅极连接到第一偏置电压源VB1，所述第一辅助PMOS管P1A的的漏极连接到第二辅助PMOS管P2A的源极，所述第二辅助PMOS管P2A栅极连接到第二偏置电压源VB2，所述第二辅助PMOS管P2A的漏极连接到第一辅助NMOS管N1A的漏极并作为第一辅助放大器A1的输出端，所述第一辅助NMOS管N1A的栅极连接到第三偏置电压源VB3，所述第一辅助NMOS管N1A的源极连接到第二辅助NMOS管N2A的漏极，所述第二辅助NMOS管N2A的栅极作为第一辅助放大器A1的输入端，所述第二辅助NMOS管N2A的源极接地。
本实施例中，所述第二辅助放大器A2包括第三辅助PMOS管P3A、第四辅助PMOS管P4A、第三辅助NMOS管N3A和第四辅助NMOS管N4A，所述第三辅助PMOS管P3A的源极连接到电压源VDD，所述第三辅助PMOS管P3A的栅极连接到第一偏置电压源VB1，所述第三辅助PMOS管P3A的的漏极连接到第四辅助PMOS管P4A的源极，所述第四辅助PMOS管P4A栅极连接到第二偏置电压源VB2，所述第四辅助PMOS管P4A的漏极连接到第三辅助NMOS管N3A的漏极并作为第二辅助放大器A2的输出端，所述第三辅助NMOS管N3A的栅极连接到第三偏置电压源VB3，所述第三辅助NMOS管N3A的源极连接到第四辅助NMOS管N4A的漏极，所述第四辅助NMOS管N4A的栅极作为第二辅助放大器A2的输入端，所述第四辅助NMOS管N4A的源极接地。
本实施例中，所述第一偏置电流源IB1所对应的电压降VIB1不超过150mV。当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。
上文中，第一辅助放大器A1和第二辅助放大器A2为NMOS管输入的共源共栅放大器，提高原OTA的输出阻抗的同时可以把输入差分管(N1、N2)的漏极电平钳位在一个栅源电压(VGS)的水平。
其中，第一PMOS管P1和第二PMOS管P2所用的第二偏置电压源VB2为常用的偏置电压，第二偏置电压源VB2保证第二偏置电流源IB2和第三偏置电流源IB3的电压降稳定在比Vdsat稍大的值(比如150mV)，但能提供～gmro 2量级的输出电阻。第一辅助放大器A1和第二辅助放大器A2均为套筒式共源共栅单端放大器，可将从输出端往下看到的等效电阻从～gmro 2提高到～gm 3ro 4量级。另外，由于第一辅助放大器A1和第二辅助放大器A2用来提升NMOS管(N3和N4)的等效跨导，只需很少的电流就能达到所需的带宽。因此，本发明还具有功耗效率高的优点，除了偏置电路(必须的)和第一辅助放大器A1、第二辅助放大器A2(所需偏置电流很小)，其他偏置电流均可以被输入差分对(N1和N2)复用。
参见图6所示，本发明的套筒式OTA中的偏置电压和偏置电流均由该电路产生。具体地，该电路结构如下，电压源VDD经一参考电流源IREF分别连接到电阻R1的一端、第六NMOS管N6的栅极、第八NMOS管N8的栅极、第十NMOS管N10的栅极、第十二NMOS管N12的栅极、第十四NMOS管N14的栅极和第十六NMOS管N16的栅极，第六NMOS管N6的栅极与第八NMOS管N8的栅极之间形成第三偏置电压源VB3，电阻R1的另一端分别连接到第六NMOS管N6的漏极、第五NMOS管N5的栅极、第七NMOS管N7的栅极、第九NMOS管N9的栅极、第十一NMOS管N11的栅极、第十三NMOS管N13的栅极和第十五NMOS管N15的栅极，第五NMOS管N5的栅极与第七NMOS管N7的栅极之间形成第四偏置电压源VB4，第六NMOS管N6的源极连接到第五NMOS管N5的漏极，第五NMOS管N5的源极接地。电压源VDD连接到第三PMOS管P3的源极，第三PMOS管P3的栅极分别连接到第四PMOS管P4的漏极和电阻R2的一端并形成第一偏置电压源VB1，第三PMOS管P3的漏极连接到第四PMOS管P4的源极，第四PMOS管P4的栅极分别连接到电阻R2的另一端和第八NMOS管N8的漏极并形成第二偏置电压源VB2，第八NMOS管N8的源极连接到第七NMOS管N7的漏极，第七NMOS管N7的源极接地。电压源VDD连接到第五PMOS管P5的源极，第五PMOS管P5的栅极分别连接到第七PMOS管P7的栅极、第六PMOS管P6的漏极和第十NMOS管N10的漏极，第五PMOS管P5的漏极连接到第六PMOS管P6的源极，第六PMOS管P6的栅极分别连接到第八PMOS管P8的栅极、电阻R3的另一端和第十二NMOS管N12的漏极，第十NMOS管N10的源极连接到第九NMOS管N9的漏极，第九NMOS管N9的源极接地。电压源VDD连接到第七PMOS管P7的源极，第七PMOS管P7的漏极连接到第八PMOS管P8的源极并形成第二偏置电流源IB2，第八PMOS管P8的漏极连接到电阻R3的一端，第十二NMOS管N12的源极连接到第十一NMOS管N11的漏极，第十一NMOS管N11的源极接地。电压源VDD连接到第九PMOS管P9的源极，第九PMOS管P9的栅极分别连接到第十一PMOS管P11的栅极、第十PMOS管P10的漏极和第十四NMOS管N14的漏极，第九PMOS管P9的漏极连接到第十PMOS管P10的源极，第十PMOS管P10的栅极分别连接到第十二PMOS管P12的栅极、电阻R4的另一端和第十六NMOS管N16的漏极，第十四NMOS管N14的源极连接到第十三NMOS管N13的漏极，第十三NMOS管N13的源极接地。电压源VDD连接到第十一PMOS管P11的源极，第十一PMOS管P11的漏极连接到第十二PMOS管P12的源极并形成第三偏置电流源IB3，第十二PMOS管P12的漏极连接到电阻R4的一端，第十六NMOS管N16的源极连接到第十五NMOS管N15的漏极，第十五NMOS管N15的源极接地。
电压源VDD连接到第十三PMOS管P13的源极，第十三PMOS管P13的栅极连接到第十五PMOS管P15的栅极并形成第一偏置电压源VB1，第十三PMOS管P13的漏极连接到第十四PMOS管P14的源极，第十四PMOS管P14的栅极连接到第十六PMOS管P16的栅极并形成第二偏置电压源VB2，第十四PMOS管P14的漏极分别连接到第十八NMOS管N18的漏极、第十七NMOS管N17的栅极和第十九NMOS管N19的栅极，第十八NMOS管N18的源极连接到第十七NMOS管N17的漏极，第十七NMOS管N17的源极接地。电压源VDD连接到第十五PMOS管P15的源极，第十五PMOS管P15的漏极连接到第十六PMOS管P16的源极，第十六PMOS管P16的漏极分别连接到电阻R5的一端、第十八NMOS管N18的栅极和第二十NMOS管N20的栅极，电阻R5的另一端连接到第二十NMOS管N20的漏极，第二十NMOS管N20的源极连接到第十九NMOS管N19的漏极并形成第一偏置电流源IB1，第十九NMOS管N19的源极接地。
上文中，该结构的输出电阻与共源共栅结构的输出电阻近似(～gmro 2)，但达到相同输出电阻所需的压降只有共源共栅结构的一半。
在所提供的OTA结构中，从输出端往上看到的等效电阻的量级是～gm 2ro 3。同时，从输出端往下看到的等效电阻的量级是～gm 3ro 4。因此，所提出的OTA虽然是单极点结构，但是能够提供近似为三级放大的电压增益。
上文中，偏置电路中除了偏置电流源IB1、IB2和IB3之外，均为必须的常规偏置结构。电阻R1和电阻R2为偏置电阻，电阻R3、电阻R4、电阻R5为稳定电阻，可提高偏置电流源IB1、IB2和IB3的稳定性，避免其输出电阻呈现负阻特性。以第一偏置电流源IB1为例，P13-P14管和P15-P16管提供相等的偏置电流(Iref)，N18管和N20管的尺寸也相同，但是N19管和N17管的尺寸比例大于1，设为K，那么该偏置电路提供的偏置电流等于(K-1)Iref。通过电路分析可知，该结构仅需一个比Vdsat稍大的压降，就可以得到与共源共栅电流源同一量级的输出电阻，其值为：
参见图7所示，为在本发明的套筒式OTA的基础上叠加传统的增益提高技术的电路结构图，即加入第三辅助放大器A3，可见，本发明提出的增益提升技术与传统增益提高技术并不冲突，可以叠加使用以进一步提高直流电压增益。
参见图8所示，为采用折叠式、套筒式、应用增益提高技术的套筒式、本发明的OTA、电流源负载应用增益提高技术的本发明OTA的电路性能仿真结果的对比。对比的五个案例均在180nm COMS工艺和1.8V标称电源电压下搭建电路并进行仿真，输入共模电压设置为750mV，主运放偏置电流为1mA，负载为1pF。
通过对比，可以清晰的看到本发明的OTA的直流电压增益达到119dB，如果再叠加加上传统的增益提高技术，直流增益可达153dB，远高于传统的套筒式、折叠式OTA。同时，对于1mA主运放电流，1pF负载，其增益带宽积接近500MHz。如果进一步增加电流，还可以实现更高的增益带宽积。
参见图9所示，为使用传统尾电流源、主从控制尾电流源和本发明的电流源的共模增益的对比图，通过对比，可以清晰的看到使用本发明的电流源的差分对的共模增益最低。这是本发明能够压缩尾电流源的压降以保证输入差分对管具有充足的漏源电压的关键。
当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种高增益高功耗效率的套筒式OTA，其特征在于：包括套筒式OTA电路、以及连接在套筒式OTA电路一侧的第一辅助放大器A1和第二辅助放大器A2；
所述套筒式OTA电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，所述第一PMOS管P1的源极经第二偏置电流源IB2连接到电压源VDD，所述第一PMOS管P1的栅极经第二偏置电压源VB2连接到第二PMOS管P2的栅极，所述第一PMOS管P1的漏极连接到第三NMOS管N3的漏极并作为套筒式OTA电路的反相输出端，所述第三NMOS管N3的栅极连接到第一辅助放大器A1的输出端，所述第三NMOS管N3的源极分别连接到第一辅助放大器A1的输入端和第一NMOS管N1的漏极，所述第一NMOS管N1的栅极作为套筒式OTA电路的同相输入端，所述第一NMOS管N1的源极经第一偏置电流源IB1接地，所述第二PMOS管P2的源极经第三偏置电流源IB3连接到电压源VDD，所述第二PMOS管P2的漏极连接到第四NMOS管N4的漏极并作为套筒式OTA电路的同相输出端，所述第四NMOS管N4的栅极连接到第二辅助放大器A2的输出端，所述第四NMOS管N4的源极分别连接到第二辅助放大器A2的输入端和第二NMOS管N2的漏极，所述第二NMOS管N2的栅极作为套筒式OTA电路的反相输入端，所述第二NMOS管N2的源极经第一偏置电流源IB1接地。
2.根据权利要求1所述的高增益高功耗效率的套筒式OTA，其特征在于：所述第一辅助放大器A1包括第一辅助PMOS管P1A、第二辅助PMOS管P2A、第一辅助NMOS管N1A和第二辅助NMOS管N2A，所述第一辅助PMOS管P1A的源极连接到电压源VDD，所述第一辅助PMOS管P1A的栅极连接到第一偏置电压源VB1，所述第一辅助PMOS管P1A的的漏极连接到第二辅助PMOS管P2A的源极，所述第二辅助PMOS管P2A栅极连接到第二偏置电压源VB2，所述第二辅助PMOS管P2A的漏极连接到第一辅助NMOS管N1A的漏极并作为第一辅助放大器A1的输出端，所述第一辅助NMOS管N1A的栅极连接到第三偏置电压源VB3，所述第一辅助NMOS管N1A的源极连接到第二辅助NMOS管N2A的漏极，所述第二辅助NMOS管N2A的栅极作为第一辅助放大器A1的输入端，所述第二辅助NMOS管N2A的源极接地。
3.根据权利要求1所述的高增益高功耗效率的套筒式OTA，其特征在于：所述第二辅助放大器A2包括第三辅助PMOS管P3A、第四辅助PMOS管P4A、第三辅助NMOS管N3A和第四辅助NMOS管N4A，所述第三辅助PMOS管P3A的源极连接到电压源VDD，所述第三辅助PMOS管P3A的栅极连接到第一偏置电压源VB1，所述第三辅助PMOS管P3A的的漏极连接到第四辅助PMOS管P4A的源极，所述第四辅助PMOS管P4A栅极连接到第二偏置电压源VB2，所述第四辅助PMOS管P4A的漏极连接到第三辅助NMOS管N3A的漏极并作为第二辅助放大器A2的输出端，所述第三辅助NMOS管N3A的栅极连接到第三偏置电压源VB3，所述第三辅助NMOS管N3A的源极连接到第四辅助NMOS管N4A的漏极，所述第四辅助NMOS管N4A的栅极作为第二辅助放大器A2的输入端，所述第四辅助NMOS管N4A的源极接地。
4.根据权利要求1所述的高增益高功耗效率的套筒式OTA，其特征在于：所述第一偏置电流源IB1所对应的电压VIB1不超过150mV。
CN202110060264.6A 2021-01-18 2021-01-18 一种高增益高功耗效率的套筒式ota Active CN112865732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110060264.6A CN112865732B (zh) 2021-01-18 2021-01-18 一种高增益高功耗效率的套筒式ota

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110060264.6A CN112865732B (zh) 2021-01-18 2021-01-18 一种高增益高功耗效率的套筒式ota

Publications (2)

Publication Number Publication Date
CN112865732A CN112865732A (zh) 2021-05-28
CN112865732B true CN112865732B (zh) 2024-02-20

Family

ID=76005945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110060264.6A Active CN112865732B (zh) 2021-01-18 2021-01-18 一种高增益高功耗效率的套筒式ota

Country Status (1)

Country Link
CN (1) CN112865732B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554403B1 (en) * 2008-02-27 2009-06-30 National Semiconductor Corporation Gainboost biasing circuit for low voltage operational amplifier design
CN101741329A (zh) * 2009-12-16 2010-06-16 清华大学 互补输入的循环折叠增益自举跨导运算放大器
EP2372485A1 (en) * 2010-04-01 2011-10-05 ST-Ericsson SA Voltage regulator
CN103368509A (zh) * 2012-03-26 2013-10-23 上海华虹Nec电子有限公司 跨导运算放大器
CN104796102A (zh) * 2015-02-12 2015-07-22 太原理工大学 一种流水线adc中宽带电流型运算放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554403B1 (en) * 2008-02-27 2009-06-30 National Semiconductor Corporation Gainboost biasing circuit for low voltage operational amplifier design
CN101741329A (zh) * 2009-12-16 2010-06-16 清华大学 互补输入的循环折叠增益自举跨导运算放大器
EP2372485A1 (en) * 2010-04-01 2011-10-05 ST-Ericsson SA Voltage regulator
CN103368509A (zh) * 2012-03-26 2013-10-23 上海华虹Nec电子有限公司 跨导运算放大器
CN104796102A (zh) * 2015-02-12 2015-07-22 太原理工大学 一种流水线adc中宽带电流型运算放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种用于高速ADC的采样保持电路的设计;林佳明;戴庆元;谢詹奇;倪丹;;半导体技术(第02期);全文 *
一种高增益宽频带的增益自举运算放大器;王晋雄;刘力源;李冬梅;半导体技术;第35卷(第10期);全文 *

Also Published As

Publication number Publication date
CN112865732A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
CN100553124C (zh) 运算放大器
CN110011627B (zh) 一种宽输入范围高共模抑制比运算跨导放大器
CN110311636B (zh) 应用于包络跟踪电源调制器的高带宽高摆幅线性放大器
US5451909A (en) Feedback amplifier for regulated cascode gain enhancement
CN202503479U (zh) 高增益高电源抑制比ab类运算放大器
CN106160683B (zh) 运算放大器
CN107508567B (zh) 一种低电压跨导恒定轨到轨差分放大器
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
EP1980017B1 (en) Amplifier circuit
CN105991099B (zh) 运算放大器及使用该运算放大器进行放大的方法
Ahmed et al. An improved recycling folded cascode amplifier with gain boosting and phase margin enhancement
CN104901643B (zh) 共模抑制放大器
CN112865732B (zh) 一种高增益高功耗效率的套筒式ota
CN112865710B (zh) 一种折叠式共源共栅结构全差分运算放大器
CN201323554Y (zh) 增益辅助放大电路
CN114900139B (zh) 一种全差分运算放大器的共模反馈电路
CN102570989B (zh) 运算放大电路
CN112506259B (zh) 一种具有低输出电阻的cmos参考电压缓冲器
CN112511110B (zh) 一种高线性度可编程增益放大器
JP6338807B1 (ja) Ａｂ級アンプおよびオペアンプ
CN110690865A (zh) 高跨导低输入电容轨到轨运放
CN115225047A (zh) 0.9v内核电压供电的全差分推挽输出运算放大器
CN114584083A (zh) 面向δ∑adc的小信号处理低开销运算放大器
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
CN104218907A (zh) 衬底驱动低电压轨到轨运算放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant