CN112864001A - 半导体结构、自支撑氮化镓层及其制备方法 - Google Patents

半导体结构、自支撑氮化镓层及其制备方法 Download PDF

Info

Publication number
CN112864001A
CN112864001A CN202011637943.7A CN202011637943A CN112864001A CN 112864001 A CN112864001 A CN 112864001A CN 202011637943 A CN202011637943 A CN 202011637943A CN 112864001 A CN112864001 A CN 112864001A
Authority
CN
China
Prior art keywords
layer
gallium nitride
nitride layer
gallium
patterned mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011637943.7A
Other languages
English (en)
Inventor
刘仁锁
特洛伊·乔纳森·贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiate Semiconductor Technology Shanghai Co ltd
Original Assignee
Jiate Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiate Semiconductor Technology Shanghai Co ltd filed Critical Jiate Semiconductor Technology Shanghai Co ltd
Priority to CN202011637943.7A priority Critical patent/CN112864001A/zh
Publication of CN112864001A publication Critical patent/CN112864001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请具体涉及一种半导体结构、自支撑氮化镓层及其制备方法，包括：提供衬底；于衬底上形成第一氮化镓层；于第一氮化镓层上形成图形化掩膜层，图形化掩膜层内具有若干个开口；于图形化掩膜层的上表面和/或开口暴露出第一氮化镓层的上表面形成碳化硅层或石墨烯层；于开口内及碳化硅层的上表面或石墨烯层的上表面形成第二氮化镓层。上述实施例中的半导体结构的制备方法中，通过先在图形化掩膜层的上表面形成碳化硅层或石墨烯层，而后再形成第二氮化镓层，可以减少位错、缺陷，改善晶体质量，使第二氮化镓层更容易从图形化掩膜层上剥离。

Description

半导体结构、自支撑氮化镓层及其制备方法
技术领域
本申请属于半导体技术领域，具体涉及一种半导体结构、自支撑氮化镓层及其制备方法。
背景技术
与传统衬底材料相比，氮化镓具有禁带宽度大、击穿电压高、热导率大、电子饱和漂移速度高、抗辐射能力强和良好的化学稳定性等优越特性，是迄今理论上电光、光电转换效率最高的材料体系。
由于缺乏同质衬底，氮化镓、氮化铝等半导体长期以来是在蓝宝石、碳化硅、硅、砷化镓等异质衬底上生长的，而氮化镓、氮化铝等半导体与异质衬底之间存在着较大的晶格失配和热膨胀系数的失配，使得外延晶体产生了大量的位错和微裂纹，这些严重影响了晶体的质量，进而影响了氮化镓、氮化铝等半导体基器件的性能，所以氮化镓、氮化铝等半导体同质衬底的获得就成为解决晶体质量和提高器件性能有效途径。
HVPE法(Hydride Vapor Phase Epitaxy,氢化物气相外延法)以较高的生长速率和较低的设备成本成为量产氮化物衬底的优选方法，采用HVPE法在异质衬底上生长厚度超过200微米的氮化物，然后将异质衬底去掉，就得到自支撑氮化物衬底。但由于该氮化物层仍是在异质衬底上生长，再加上部分产品生长过程中引入掺杂，使得质量较差，产品性能难以满足要求。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种能够解决上述问题的半导体结构、自支撑氮化镓层及其制备方法。
本申请的一方面提供一种半导体结构的制备方法，包括：
提供衬底；
于所述衬底上形成第一氮化镓层；
于所述第一氮化镓层上形成图形化掩膜层，所述图形化掩膜层内具有若干个开口，所述开口暴露出所述第一氮化镓层；
于所述图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面形成碳化硅层或石墨烯层；
于所述开口内及所述碳化硅层的上表面或所述石墨烯层的上表面形成第二氮化镓层。
上述实施例中的半导体结构的制备方法中，通过先在图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面形成碳化硅层或石墨烯层，而后再形成第二氮化镓层，碳化硅与二氧化硅或者其他非氮化镓材料(如蓝宝石、硅等)相比，与氮化镓之间具有更小的晶格失配和热失配，晶格失配率仅为3.4％，同时碳化硅也具有很好的导电性与导热性，在图形化掩膜层与第二氮化镓层之间形成一层碳化硅薄膜，有利于减少两者接触界面产生的位错、缺陷，改善晶体质量，使第二氮化镓层更容易从图形化掩膜层上剥离；石墨烯层可以减少第二氮化镓层与图形化掩膜层表面或开口底部接触界面应力，有利于第二氮化镓层成核，减少相邻氮化镓在图形化掩膜层表面弥合过程中产生的缺陷，进而提高晶体质量，同时有助于第二氮化镓层剥离。
在其中一个实施例中，于所述衬底上形成所述第一氮化镓层之前还包括于所述衬底的上表面形成缓冲层的步骤，所述第一氮化镓层形成于所述缓冲层的上表面。
在其中一个实施例中，所述图形化掩膜层包括氧化硅层，所述氧化硅层为所述图形化掩膜层的顶部；对所述图形化掩膜层进行碳化处理，以于所述图形化掩膜层的上表面形成碳化硅层。
在其中一个实施例中，形成的所述第二氮化镓层为掺杂有石墨烯的氮化镓层。
石墨烯为二维材料，氮化镓为三维材料，在上述实施例中，通过在第二氮化镓层内掺杂石墨烯，即在三维材料中使用二维材料进行填充或者取代，得到的第二氮化镓层的质量显著高于未掺杂的第二氮化镓层，位错、缺陷密度会保持在较低水平，有助于提高载流子迁移率。
在其中一个实施例中，于所述开口内及所述碳化硅层的上表面或所述石墨烯层的上表面形成所述第二氮化镓层包括如下步骤：
将形成所述图形化掩膜层后所得的结构置于氢化物气相外延设备中，所述氢化物气相外延设备内包括镓舟区及衬底区，形成所述图形化掩膜层后所得的结构位于所述衬底区，所述镓舟区放置有液态金属镓；
向所述镓舟区通入氯化氢，所述氯化氢与所述液体金属镓反应生成氯化镓；向所述衬底区通入氨气，所述氨气与所述氯化镓反应于所述开口内形成所述成核层；
向所述镓舟区通入氯化氢及碳源，所述氯化氢与所述液态金属镓反应生成氯化镓，所述碳源与所述液态金属镓接触生成石墨烯；向所述衬底区通入氨气；所述氯化镓带动所述石墨烯至所述衬底区，所述氨气与所述氯化镓反应以于所述成核层的上表面及所述碳化硅层的上表面或所述石墨烯层的上表面形成氮化镓层，所述氮化镓层与所述成核层共同构成所述第二氮化镓层。
本申请的还提供一种半导体结构，包括：
衬底；
第一氮化镓层，位于所述衬底上；
图形化掩膜层，位于所述第一氮化镓层的上表面，所述图形化掩膜层内具有若干个开口，所述开口暴露出所述第一氮化镓层；
碳化硅层或石墨烯层，位于所述图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面；
第二氮化镓层，位于所述开口内及所述碳化硅层的上表面或所述石墨烯层的上表面。
上述实施例中的半导体结构中，通过在图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面形成碳化硅层或石墨烯层，碳化硅与二氧化硅或者其他非氮化镓材料(如蓝宝石、硅等)相比，与氮化镓之间具有更小的晶格失配和热失配，晶格失配率仅为3.4％，同时碳化硅也具有很好的导电性与导热性，在图形化掩膜层与第二氮化镓层之间形成一层碳化硅薄膜，有利于减少两者接触界面产生的位错、缺陷，改善晶体质量，使第二氮化镓层更容易从图形化掩膜层上剥离；石墨烯层可以减少第二氮化镓层与图形化掩膜层表面或开口底部接触界面应力，有利于第二氮化镓层成核，减少相邻氮化镓在图形化掩膜层表面弥合过程中产生的缺陷，进而提高晶体质量，同时有助于第二氮化镓层剥离。
在其中一个实施例中，还包括缓冲层，所述缓冲层位于所述衬底的上表面，所述第一氮化镓层位于所述缓冲层的上表面。
在其中一个实施例中，所述图形化掩膜层的上表面形成有碳化硅层时，所述图形化掩膜层的顶层为氧化硅层，所述碳化硅层位于所述氧化硅层的上表面。
在其中一个实施例中，所述第二氮化镓层为掺杂有石墨烯的氮化镓层。
本申请的还提供一种自支撑氮化镓层的制备方法，包括：
采用如上述任一方案中所述的半导体结构的制备方法制备所述半导体结构；
将所述半导体结构进行降温处理，使得所述第二氮化镓层自动剥离，以得到自支撑氮化镓层。
本申请的还提供一种自支撑氮化镓层，所述自支撑氮化镓层采用如上所述的制备方法制备而得到。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的半导体结构的制备方法的流程图；
图2为本申请一实施例中提供的半导体结构的制备方法中步骤S10所得结构的截面结构示意图；
图3为本申请一实施例中提供的半导体结构的制备方法中步骤S20所得结构的截面结构示意图；
图4为本申请一实施例中提供的半导体结构的制备方法中步骤S30所得结构的截面结构示意图；
图5至图10为本申请一实施例中提供的半导体结构的制备方法中步骤S40所得结构的截面结构示意图；
图11至图16为本申请一实施例中提供的半导体结构的制备方法中步骤S50所得结构的截面结构示意图；其中，图11至图16亦为本申请另一实施例中提供的半导体结构的截面结构示意图；
图17为本申请又一实施例中提供的自支撑氮化镓层的制备方法中得到的自支撑氮化镓层的截面结构示意图；其中，图17亦为本申请又一实施例中提供的自支撑氮化镓层的截面结构示意图。
附图标记说明：10、衬底；11、第一氮化镓层；12、图形化掩膜层；121、开口；13、石墨烯层；14、碳化硅层；15、第二氮化镓层；151、成核层；152、氮化镓层；16、自支撑氮化镓层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
在一个实施例中，请参考图1，本申请提供一种存储单元结构的制备方法，包括如下步骤：
S10：提供衬底；
S20：于衬底上形成第一氮化镓层；
S30：于第一氮化镓层上形成图形化掩膜层，图形化掩膜层内具有若干个开口，开口暴露出所述第一氮化镓层；
S40：于图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面形成碳化硅层或石墨烯层；
S50：于开口内及碳化硅层的上表面或石墨烯层的上表面形成第二氮化镓层。
上述实施例中的半导体结构的制备方法中，通过先在图形化掩膜层的上表面形成碳化硅层或石墨烯层，而后再形成第二氮化镓层，碳化硅与二氧化硅或者其他非氮化镓材料(如蓝宝石、硅等)相比，与氮化镓之间具有更小的晶格失配和热失配，晶格失配率仅为3.4％，同时碳化硅也具有很好的导电性与导热性，在图形化掩膜层与第二氮化镓层之间形成一层碳化硅薄膜，有利于减少两者接触界面产生的位错、缺陷，改善晶体质量，使第二氮化镓层更容易从图形化掩膜层上剥离；石墨烯层可以减少第二氮化镓层与图形化掩膜层表面或开口底部接触界面应力，有利于第二氮化镓层成核，减少相邻氮化镓在图形化掩膜层表面弥合过程中产生的缺陷，进而提高晶体质量，同时有助于第二氮化镓层剥离。
在步骤S10中，请参阅图1中的S10步骤及图2，提供衬底10。
在一个示例中，衬底10可以为硅衬底、蓝宝石衬底、碳化硅衬底、砷化镓衬底或氮化铝衬底中的任一种。
在一个示例中，提供衬底之后且在衬底10上形成第一氮化镓层11之前，还可以包括于衬底10的上表面形成缓冲层(未示出)的步骤。具体的，可以采用但不仅限于MOCVD(金属有机化学气相沉积)工艺、HVPE(金属源化学气相沉积)工艺或MBE(分子束外延)工艺等形成缓冲层。缓冲层用于在衬底10与后续生长的第一氮化镓层11的材料不同时二者存在的晶格失配。
在一个示例中，缓冲层的生长工艺条件可以为：生长压力为200Torr(托)～600Torr；生长温度为400℃～800℃；载气包括氮气及氢气，氮气的气体流量为20slm(标准升每分钟)～80slm，氢气的气体流量为10slm～60slm；反应气体为氨气，氨气的气体流量为20slm～70slm；镓源的气体流量为10sccm(标准毫升每分钟)～100sccm。具体的，缓冲层的生长工艺条件中，生长压力可以为200Torr、300Torr、400Torr、500Torr或600Torr等等；生长温度可以为400℃、500℃、600℃、700℃或800℃等等；氮气的气体流量可以为20slm、50slm或80slm等等；氢气的气体流量为10slm、30slm或60slm等等；镓源的气体流量为10sccm、40sccm、60sccm或100sccm等等。
在一个示例中，缓冲层的厚度可以根据实际需要进行设定，具体的，缓冲层的厚度可以为10nm～50nm；更为具体的，缓冲层的厚度可以为10nm、20nm、30nm、40nm或50nm等等。
在步骤S20中，请参阅图1中的S20步骤及图3，于衬底10上形成第一氮化镓层11。
在一个示例中,可以采用但不仅限于MOCVD(金属有机化学气相沉积)工艺、HVPE(金属源化学气相沉积)工艺或MBE(分子束外延)工艺等形成第一氮化镓层11。
在一个示例中，第一氮化镓层11的生长工艺条件可以为：生长压力为100Torr～500Torr；生长温度为800℃～1200℃；载气包括氮气及氨气，氮气的气体流量为20slm～80slm，氢气的气体流量为10slm～60slm；反应气体为氨气，氨气的气体流量为20slm～70slm；镓源的气体流量为10sccm～100sccm。具体的，第一氮化镓层11的生长工艺条件中，生长压力可以为100Torr、300Torr、400Torr或500Torr等等；生长温度可以为800℃、900℃、1000℃、1100℃或1200℃等等；氮气的气体流量可以为20slm、50slm或80slm等等；氢气的气体流量为10slm、30slm或60slm等等；镓源的气体流量为10sccm、40sccm、60sccm或100sccm等等。
在一个示例中，第一氮化镓层11的厚度可以根据实际需要进行设定，具体的，第一氮化镓层11的厚度可以为1μm～6μm；更为具体的，第一氮化镓层11的厚度可以为1μm、2μm、3μm、4μm、5μm或6μm等等。
在步骤S30中，请参阅图1中的S30步骤及图4，于第一氮化镓层11上形成图形化掩膜层12，图形化掩膜层12内具有若干个开口121，开口121暴露出第一氮化镓层11。
在一个示例中，图形化掩膜层12可以为单层结构，此时，图形化掩膜层12可以为金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩膜层、金属氧化物掩膜层或金属氮化物掩膜层。图形化掩膜层12的厚度可以根据实际需要进行设定，具体的，图形化掩膜层12的厚度可以为但不仅限于1nm～1000nm；更为具体的，可以为50nm～700nm；本实施例中，图形化掩膜层12的厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm等等。
在另一个示例中，图形化掩膜层12也可是多层结构，此时，每层图形化掩膜层均可以金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩膜层、金属氧化物掩膜层或金属氮化物掩膜层。每层图形化掩膜层的厚度可以根据实际需要进行设定，具体的，每层图形化掩膜层的厚度可以为但不仅限于1nm～1000nm；更为具体的，可以为50nm～700nm；本实施例中，每层图形化掩膜层的厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm等等。
需要说明的是，若图形化掩膜层12包括为多层结构，图形化掩膜层12中各层图形原则上一致，即使用同一图形的掩膜版进行制作图形化掩膜层，但可以根据工艺允许其各层图形与所用掩膜版图形有不超过20％的形变量为合格。
在一个示例中，开口121的形状可以根据实际需要进行设定，开口121的形状可以为圆形、椭圆形或变数大于3的等边形。
在一个示例中，图形化掩膜层12内可以包括多个开口121，多个开口121可以规则排布，譬如，可以呈矩阵排列或六边形阵列排列等等。在一个示例中，相邻各开口121的中心距离可以均相等，具体可以为1μm～100μm，更为具体的，可以为1μm、20μm、50μm、80μm或100μm等等；在另一个示例中，也可以为相邻各开口121中心的横向距离相同，且相邻各开口121中心的纵向距离相同，但横向距离与纵向距离可以为不同；在又一个示例中，开口121的形状可以呈条状开口，条状开口的宽度可以为1μm～10μm，具体可以为1μm、5μm或10μm，相邻开口121之间的间距可以为1μm～10μm，具体可以为1μm、5μm或10μm。
在一个示例中，图形化掩膜层12中，开口121的面积占图形化掩膜层12总面积的30％～90％，本实施例中，开口121的面积占图形化掩膜层12总面积的40％～80％，具体可以为40％、50％或60％。
在一个示例中，步骤S30可以包括如下步骤：
S301：于第一氮化镓层11上形成掩膜层(未示出)；具体的，可以采用但不仅限于蒸镀或溅射等工艺形成掩膜层；
S302：对掩膜层进行光刻刻蚀以得到图形化掩膜层12。
在一个示例中，如图5所示，图形化掩膜层12包括氧化硅层(未示出)，即图形化掩膜层12的顶层为氧化硅层。
在步骤S40中，请参阅图1中的S40步骤及图5至图10，于图形化掩膜层12的上表面和/或开口121暴露出第一氮化镓层11的上表面形成碳化硅层14或石墨烯层13。
在一个实施例中，于图形化掩膜层12的上表面形成碳化硅层，如图8所示；此时，图形化掩膜层12的顶部为氧化硅层，可以通过对图形化掩膜层12进行碳化处理，以于图形化掩膜层12的上表面形成碳化硅层14。氧化硅层的厚度可以为100nm～2000nm，具体可以为100nm、500nm、1000nm、1500nm或2000nm。
在一个示例中，碳化处理的温度可以为1000℃～1500℃，具体的，碳化处理的温度可以为1000℃、1100℃、1200℃、1300℃、1400℃或1500℃等等；碳化处理的时间可以为5min～20min，具体的，碳化处理的时间可以为5min、10min或20min等等。
在一个示例中，可以通过向图形化掩膜层12通入碳源对所述图形化掩膜层12进行碳化处理。碳源可以包括甲烷、乙烷、乙炔和丙烷中的至少一种。
在另一个示例中，于开口121暴露出第一氮化镓层11的上表面形成碳化硅层14，如图9所示。具体的，可以通过向开口121暴露出的第一氮化镓层11的上表面通入碳源及硅烷，碳源与硅烷反应形成碳化硅层14。
在又一个示例中，还可以于图形化掩膜层12的上表面和开口121暴露出第一氮化镓层11的上表面均形成碳化硅层14，如图10所示。
在又一个实施例中，于图形化掩膜层12的上表面形成石墨烯层13，如图5所示；具体的，可以包括如下步骤：
将形成图形化掩膜层12后所得的结构置于氢化物气相外延设备(未示出)中，氢化物气相外延设备内包括镓舟区及衬底区，形成图形化掩膜层12后所得的结构位于衬底区，镓舟区放置有液态金属镓；
向所述镓舟区通入碳源，所述碳源与所述液体金属镓反应生成石墨烯；所述石墨烯在载气的带动下至所述衬底区，以于图形化掩膜层12的上表面形成石墨烯层13。
在又一个示例中，还可以于开口121暴露出第一氮化镓层11的上表面形成石墨烯层13，如图6所示。
在又一个示例中，还可以于图形化掩膜层12的上表面和开口121暴露出第一氮化镓层11的上表面均形成石墨烯层13，如图7所示。
在步骤S50中，请参阅图1中的S50步骤及图11至图16，于开口121内及碳化硅层14的上表面或石墨烯层13的上表面形成第二氮化镓层15。
在一个示例中，于开口121内及碳化硅层14的上表面或石墨烯层13的上表面形成第二氮化镓层15可以包括如下步骤：
S501：将形成图形化掩膜层12后所得的结构置于氢化物气相外延设备中；需要说明是，该步骤中的氢化物气相外延设备与步骤S40中的氢化物气相外延设备为同一个；步骤S40中若于氢化物气相外延设备中在图形化掩膜层12的上表面形成石墨烯层13，则步骤S501可以省去而直接执行步骤S502；
S502：向镓舟区通入氯化氢，氯化氢与液体金属镓反应生成氯化镓；向衬底区通入氨气，氨气与所述氯化镓反应于开口121内形成成核层151；
S503：向镓舟区通入氯化氢及碳源，氯化氢与液态金属镓反应生成氯化镓，碳源与液态金属镓接触生成石墨烯；向衬底区通入氨气；由于氮化镓具有较大的比表面积，随着气流氯化镓带动石墨烯至衬底区，氨气与氯化镓反应以于成核层151的上表面及氮化硅层13的上表面或石墨烯层14的上表面形成氮化镓层152，氮化镓层152与成核层151共同构成第二氮化镓层15。
在一个示例中，步骤S503中碳源与氯化氢的流量比可以为1:1～10:1，譬如，可以为1:1、5:1或10:1等等。
在一个示例中，碳源的流量可以为10sccm～5000sccm，具体的，碳源的流量可以为10sccm、100sccm、200sccm、500sccm、1000sccm、2000sccm、2500sccm或5000sccm等等。
具体的，硫化氢的流量可以根据碳源与氯化氢的流量比及碳源的流量进行对应设置，譬如，碳源与氯化氢的流量比为1:1时，可以为碳源的流量为10sccm且氯化氢的流量为10sccm，也可以为碳源的流量为100sccm且氯化氢的流量为100sccm，还可以为碳源的流量为200sccm且氯化氢的流量为200sccm，还可以为碳源的流量为500sccm且氯化氢的流量为500sccm；碳源与氯化氢的流量比为5:1时，可以为碳源的流量为50sccm且氯化氢的流量为10sccm，也可以为碳源的流量为500sccm且氯化氢的流量为100sccm，还可以为碳源的流量为1000sccm且氯化氢的流量为200sccm，还可以为碳源的流量为2500sccm且氯化氢的流量为500sccm；碳源与氯化氢的流量比为10:1时，可以为碳源的流量为100sccm且氯化氢的流量为10sccm，也可以为碳源的流量为1000sccm且氯化氢的流量为100sccm，还可以为碳源的流量为2000sccm且氯化氢的流量为200sccm，还可以为碳源的流量为5000sccm且氯化氢的流量为500sccm。
在一个示例中，碳源可以包括甲烷、乙烷、乙炔和丙烷中的至少一种。
在一个示例中，步骤S503中形成氮化镓层152的生长工艺条件可以为：生长压力为500Torr～1000Torr；生长温度为1000℃～1500℃；生长气氛可以包括载气及反应气体，载气包括氮气及氨气，氮气的气体流量为5slm～30slm，氢气的气体流量为0slm～20slm；反应气体为氨气、碳源、氯化氢及金属镓，氨气的气体流量为1slm～15slm；碳源的气体流量为10sccm～5000sccm；氯化氢的气体流量为10sccm～500sccm。具体的，氮化镓层152的生长工艺条件中，生长压力可以为500Torr、600Torr、700Torr、800Torr、900Torr或1000Torr等等；生长温度可以为1000℃、1100℃、1200℃、1300℃、1400℃或1500℃等等；氮气的气体流量可以为5slm、10slm、20slm或30slm等等；氢气的气体流量为0slm、10slm或20slm等等；氨气的气体流量为1sccm、5sccm、10sccm或15sccm等等；碳源的气体流量为10slm、500slm、1000slm、2000slm、3000slm、4000slm或5000slm等等；氯化氢的气体流量为10sccm、100sccm、200sccm、300sccm、400sccm或500sccm等等。
在一个示例中，氮化镓层152的厚度可以根据实际需要进行设定，氮化镓层152的厚度可以为200μm～2000μm，具体的，可以为200μm、500μm、1000μm、1500μm或2000μm。
在一个示例中，步骤S503中，氯化氢及碳源与液态金属镓表面接触时的温度可以为700℃～1200℃，具体可以为700℃、800℃、900℃、1000℃、1100℃或1200℃。
在一个示例中，第二氮化镓层15可以采用但不仅限于MOCVD、HVPE或MBE等工艺形成；本实施例中，采用HVPE工艺形成第二氮化镓层15。
在一个示例中，步骤S502中形成成核层151的过程中并没有通入碳源，这是由于形成成核层151时需要先形成晶种，需要以较慢的生长速率进行，如果此时通入碳源会破坏晶种的形成，进而影响到后续形成的氮化镓层152的晶体质量。
在一个示例中，成核层151的厚度小于等于图形化掩膜层12的厚度，本实施例中，成核层151的厚度等于图形化掩膜层12的厚度。
在一个示例中，步骤S503中形成氮化镓层152的过程中通入碳源，形成氮化镓层152为掺杂有石墨烯的氮化镓层。在形成第二氮化镓层152之前形成石墨烯层13，步骤S503中通入碳源，这是因为步骤S503中开始形成氮化镓层152时，开口121内的晶种开始沿侧向弥合，侧向弥合过程中容易产生大量的位错和缺陷，由于形成氮化镓层152之前图形化掩膜层12的上表面形成有石墨烯层13，侧向弥合在石墨烯表面进行，位错和缺陷会显著降低，同时有助于后续第二氮化镓层15从图形化掩膜层12上剥离。
请继续参阅图11至图16，本申请还提供一种半导体结构，包括：衬底10；第一氮化镓层11，第一氮化镓层11位于衬底10上；图形化掩膜层12，图形化掩膜层12位于第一氮化镓层11的上表面，图形化掩膜层12内具有若干个开口121，开口121暴露出第一氮化镓层11；碳化硅层14或石墨烯层13，碳化硅层14或石墨烯层13位于图形化掩膜层12的上表面和/或开口121暴露出的第一氮化镓层11；第二氮化镓层15，第二氮化镓层15位于开口121内及碳化硅层14的上表面或石墨烯层15的上表面。
上述实施例中的半导体结构中，通过在图形化掩膜层12与第二氮化镓层15之间设置碳化硅层14或石墨烯层13，碳化硅与二氧化硅或者其他非氮化镓材料(如蓝宝石、硅等)相比，与氮化镓之间具有更小的晶格失配和热失配，晶格失配率仅为3.4％，同时碳化硅也具有很好的导电性与导热性，在图形化掩膜层12与第二氮化镓层15之间形成一层碳化硅薄膜，有利于减少两者接触界面产生的位错、缺陷，改善晶体质量，使第二氮化镓层15更容易从图形化掩膜层12上剥离；石墨烯层13可以减少第二氮化镓层15与图形化掩膜层12表面或开口121底部接触界面应力，有利于第二氮化镓层15成核，减少相邻氮化镓在图形化掩膜层12表面弥合过程中产生的缺陷，进而提高晶体质量，同时有助于第二氮化镓层15剥离。
在一个示例，衬底10可以为硅衬底、蓝宝石衬底、碳化硅衬底、砷化镓衬底或氮化铝衬底中的任一种。
在一个示例中，还包括缓冲层(未示出)，还包括缓冲层，缓冲层位于衬底10的上表面，11第一氮化镓层位于缓冲层的上表面。
在一个示例中，缓冲层的厚度可以根据实际需要进行设定，具体的，缓冲层的厚度可以为10nm～50nm；更为具体的，缓冲层的厚度可以为10nm、20nm、30nm、40nm或50nm等等。
在一个示例中，第一氮化镓层11的厚度可以根据实际需要进行设定，具体的，第一氮化镓层11的厚度可以为1μm～6μm；更为具体的，第一氮化镓层11的厚度可以为1μm、2μm、3μm、4μm、5μm或6μm等等。
在一个示例中，图形化掩膜层12可以为单层结构，此时，图形化掩膜层12可以为金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩膜层、金属氧化物掩膜层或金属氮化物掩膜层。图形化掩膜层12的厚度可以根据实际需要进行设定，具体的，图形化掩膜层12的厚度可以为但不仅限于1nm～1000nm；更为具体的，可以为50nm～700nm；本实施例中，图形化掩膜层12的厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm等等。
在另一个示例中，图形化掩膜层12也可是多层结构，此时，每层图形化掩膜层均可以金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩膜层、金属氧化物掩膜层或金属氮化物掩膜层。每层图形化掩膜层的厚度可以根据实际需要进行设定，具体的，每层图形化掩膜层的厚度可以为但不仅限于1nm～1000nm；更为具体的，可以为50nm～700nm；本实施例中，每层图形化掩膜层的厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm等等。
需要说明的是，若图形化掩膜层12包括为多层结构，图形化掩膜层12中各层图形原则上一致，即使用同一图形的掩膜版进行制作图形化掩膜层，但可以根据工艺允许其各层图形与所用掩膜版图形有不超过20％的形变量为合格。
在一个示例中，开口121的形状可以根据实际需要进行设定，开口121的形状可以为圆形、椭圆形或变数大于3的等边形。
在一个示例中，图形化掩膜层12内可以包括多个开口121，多个开口121可以规则排布，譬如，可以呈矩阵排列或六边形阵列排列等等。在一个示例中，相邻各开口121的中心距离可以均相等，具体可以为1μm～100μm，更为具体的，可以为1μm、20μm、50μm、80μm或100μm等等；在另一个示例中，也可以为相邻各开口121中心的横向距离相同，且相邻各开口121中心的纵向距离相同，但横向距离与纵向距离可以为不同；在又一个示例中，开口121的形状可以呈条状开口，条状开口的宽度可以为1μm～10μm，具体可以为1μm、5μm或10μm，相邻开口121之间的间距可以为1μm～10μm，具体可以为1μm、5μm或10μm。
在一个示例中，图形化掩膜层12中，开口121的面积占图形化掩膜层12总面积的30％～90％，本实施例中，开口121的面积占图形化掩膜层12总面积的40％～80％，具体可以为40％、50％或60％。
在一个示例中，第二氮化镓层15可以包括成核层151及氮化镓层152；成核层151位于开口121内，氮化镓层152位于图形化掩膜层12及成核层151的上表面。
在一个示例中，成核层151的厚度小于等于图形化掩膜层12的厚度，本实施例中，成核层151的厚度等于图形化掩膜层12的厚度。
在一个示例中，氮化镓层152的厚度可以根据实际需要进行设定，氮化镓层152的厚度可以为200μm～2000μm，具体的，可以为200μm、500μm、1000μm、1500μm或2000μm。
在一个示例中，氮化镓层152为掺杂有石墨烯的氮化镓层。
在又一个实施例中，请结合图1至图16参阅图17，本申请还提供一种自支撑氮化镓层的制备方法，包括：
采用如任一方案中所述的半导体结构的制备方法制备所述半导体结构；制备半导体结构的具体方法请参阅前述实施例，此处不再累述；
将半导体结构进行降温处理，使得第二氮化镓层15自动剥离，以得到自支撑氮化镓层16，如图17所示。
在一个示例中，可以将半导体结构自然降至室温，在降温过程中，使第二氮化镓层15自动剥离，以得到自支撑氮化镓层16。
在一个示例中，可以将半导体结构以5℃/min～30℃/min的降温速率降至室温，在降温过程中，使第二氮化镓层15自动剥离，以得到自支撑氮化镓层16。具体的，降温速率可以为5℃/min、10℃/min、15℃/min、20℃/min、25℃/min或30℃/min。
在一个示例中，得到自支撑氮化镓层16以后，还可以将自支撑氮化镓层16进行研磨、抛光的工艺处理。
在又一个实施例中，请继续参阅图17，本申请还提供一种自支撑氮化镓层16，自支撑氮化镓层16为采用如上述自支撑氮化镓层的制备方法制备而得到。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底上形成第一氮化镓层；
于所述第一氮化镓层上形成图形化掩膜层，所述图形化掩膜层内具有若干个开口，所述开口暴露出所述第一氮化镓层；
于所述图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面形成碳化硅层或石墨烯层；
于所述开口内及所述碳化硅层的上表面或所述石墨烯层的上表面形成第二氮化镓层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述衬底上形成所述第一氮化镓层之前还包括于所述衬底的上表面形成缓冲层的步骤，所述第一氮化镓层形成于所述缓冲层的上表面。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述图形化掩膜层包括氧化硅层，所述氧化硅层为所述图形化掩膜层的顶部；对所述图形化掩膜层进行碳化处理，以于所述图形化掩膜层的上表面形成碳化硅层。
4.根据权利要求1至3中任一项所述的半导体结构的制备方法，其特征在于，形成的所述第二氮化镓层为掺杂有石墨烯的氮化镓层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，于所述开口内及所述碳化硅层的上表面或所述石墨烯层的上表面形成所述第二氮化镓层包括如下步骤：
将形成所述图形化掩膜层后所得的结构置于氢化物气相外延设备中，所述氢化物气相外延设备内包括镓舟区及衬底区，形成所述图形化掩膜层后所得的结构位于所述衬底区，所述镓舟区放置有液态金属镓；
向所述镓舟区通入氯化氢，所述氯化氢与所述液体金属镓反应生成氯化镓；向所述衬底区通入氨气，所述氨气与所述氯化镓反应于所述开口内形成所述成核层；
向所述镓舟区通入氯化氢及碳源，所述氯化氢与所述液态金属镓反应生成氯化镓，所述碳源与所述液态金属镓接触生成石墨烯；向所述衬底区通入氨气；所述氯化镓带动所述石墨烯至所述衬底区，所述氨气与所述氯化镓反应以于所述成核层的上表面及所述碳化硅层的上表面或所述石墨烯层的上表面形成氮化镓层，所述氮化镓层与所述成核层共同构成所述第二氮化镓层。
6.一种半导体结构，其特征在于，包括：
衬底；
第一氮化镓层，位于所述衬底上；
图形化掩膜层，位于所述第一氮化镓层的上表面，所述图形化掩膜层内具有若干个开口，所述开口暴露出所述第一氮化镓层；
碳化硅层或石墨烯层，位于所述图形化掩膜层的上表面和/或所述开口暴露出所述第一氮化镓层的上表面；
第二氮化镓层，位于所述开口内及所述碳化硅层的上表面或所述石墨烯层的上表面。
7.根据权利要求6所述的半导体结构，其特征在于，还包括缓冲层，所述缓冲层位于所述衬底的上表面，所述第一氮化镓层位于所述缓冲层的上表面。
8.根据权利要求6所述的半导体结构，其特征在于，所述图形化掩膜层的上表面形成有碳化硅层时，所述图形化掩膜层的顶层为氧化硅层，所述碳化硅层位于所述氧化硅层的上表面。
9.根据权利要求6至8中任一项所述的半导体结构，其特征在于，所述第二氮化镓层为掺杂有石墨烯的氮化镓层。
10.一种自支撑氮化镓层的制备方法，其特征在于，包括：
采用如权利要求1至5中任一项所述的半导体结构的制备方法制备所述半导体结构；
将所述半导体结构进行降温处理，使得所述第二氮化镓层自动剥离，以得到自支撑氮化镓层。
11.一种自支撑氮化镓层，其特征在于，所述自支撑氮化镓层采用如权利要求10所述的制备方法制备而得到。
CN202011637943.7A 2020-12-31 2020-12-31 半导体结构、自支撑氮化镓层及其制备方法 Pending CN112864001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011637943.7A CN112864001A (zh) 2020-12-31 2020-12-31 半导体结构、自支撑氮化镓层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011637943.7A CN112864001A (zh) 2020-12-31 2020-12-31 半导体结构、自支撑氮化镓层及其制备方法

Publications (1)

Publication Number Publication Date
CN112864001A true CN112864001A (zh) 2021-05-28

Family

ID=76000413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011637943.7A Pending CN112864001A (zh) 2020-12-31 2020-12-31 半导体结构、自支撑氮化镓层及其制备方法

Country Status (1)

Country Link
CN (1) CN112864001A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434482A (zh) * 2003-02-18 2003-08-06 华南师范大学 氮化镓晶体的制造方法
US20090068822A1 (en) * 2007-09-11 2009-03-12 Kim Yong-Jin Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
US20100102307A1 (en) * 2006-04-25 2010-04-29 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
US9064698B1 (en) * 2014-03-30 2015-06-23 International Business Machines Corporation Thin-film gallium nitride structures grown on graphene
CN106783553A (zh) * 2017-02-24 2017-05-31 苏州大学 石墨烯/介质材料为复合衬底的三族氮化物微米柱结构及制备方法
CN106960781A (zh) * 2017-03-28 2017-07-18 刘志斌 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法
CN107180747A (zh) * 2017-06-26 2017-09-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN207116374U (zh) * 2017-03-28 2018-03-16 刘志斌 一种氮化镓薄膜和石墨烯薄膜
US20180158672A1 (en) * 2015-06-25 2018-06-07 Tivra Corporation Crystalline Semiconductor Growth on Amorphous and Poly-Crystalline Substrates
RU2683103C1 (ru) * 2018-06-06 2019-03-26 Общество с ограниченной ответственностью "Научно-технический центр "Новые технологии" Способ получения пластины монокристалла нитрида галлия
US20190108999A1 (en) * 2016-03-08 2019-04-11 Xidian University Method for growing gallium nitride based on graphene and magnetron sputtered aluminium nitride
CN110289207A (zh) * 2019-06-21 2019-09-27 西安电子科技大学 在基于图形化蓝宝石衬底的石墨烯上生长氮化镓的方法
CN111223763A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
WO2020228164A1 (zh) * 2019-05-15 2020-11-19 中国电子科技集团公司第五十五研究所 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434482A (zh) * 2003-02-18 2003-08-06 华南师范大学 氮化镓晶体的制造方法
US20100102307A1 (en) * 2006-04-25 2010-04-29 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
US20090068822A1 (en) * 2007-09-11 2009-03-12 Kim Yong-Jin Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
US9064698B1 (en) * 2014-03-30 2015-06-23 International Business Machines Corporation Thin-film gallium nitride structures grown on graphene
US20180158672A1 (en) * 2015-06-25 2018-06-07 Tivra Corporation Crystalline Semiconductor Growth on Amorphous and Poly-Crystalline Substrates
US20190108999A1 (en) * 2016-03-08 2019-04-11 Xidian University Method for growing gallium nitride based on graphene and magnetron sputtered aluminium nitride
CN106783553A (zh) * 2017-02-24 2017-05-31 苏州大学 石墨烯/介质材料为复合衬底的三族氮化物微米柱结构及制备方法
CN106960781A (zh) * 2017-03-28 2017-07-18 刘志斌 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法
CN207116374U (zh) * 2017-03-28 2018-03-16 刘志斌 一种氮化镓薄膜和石墨烯薄膜
CN107180747A (zh) * 2017-06-26 2017-09-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
RU2683103C1 (ru) * 2018-06-06 2019-03-26 Общество с ограниченной ответственностью "Научно-технический центр "Новые технологии" Способ получения пластины монокристалла нитрида галлия
WO2020228164A1 (zh) * 2019-05-15 2020-11-19 中国电子科技集团公司第五十五研究所 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
CN110289207A (zh) * 2019-06-21 2019-09-27 西安电子科技大学 在基于图形化蓝宝石衬底的石墨烯上生长氮化镓的方法
CN111223763A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭睿倩: "《HVPE法生长自支撑GaN单晶及其性质研究》", 31 December 2017, 哈尔滨工业大学出版社, pages: 176 *

Similar Documents

Publication Publication Date Title
JP4223219B2 (ja) 窒化ガリウム半導体層の製造方法
CN101743618B (zh) 外延方法和通过该方法生长的模板
CN102694087B (zh) 电子器件及其制造方法
US6069021A (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
KR20100092932A (ko) 반도체 기판 및 반도체 기판의 제조 방법
CN103952683A (zh) 含有SiNx***层的半极性m面GaN基的半导体器件的制备方法
CN106960781A (zh) 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法
CN111663181B (zh) 一种氧化镓膜的制备方法及其应用
TW201103076A (en) Gallium nitride-based compound semiconductor manufacturing method
EP3251147B1 (en) Semiconductor wafer comprising a monocrystalline group-iiia nitride layer
JPS6344718A (ja) 結晶性堆積膜の形成方法
CN111218643A (zh) 自支撑氮化镓层及其制作方法
US6194744B1 (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
CN115000161A (zh) 半导体外延结构和半导体外延结构的制备方法
CN114883405A (zh) 半导体外延结构、半导体器件及其制备方法
CA1337170C (en) Method for forming crystalline deposited film
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
CN110828291A (zh) 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN112864001A (zh) 半导体结构、自支撑氮化镓层及其制备方法
CA1329756C (en) Method for forming crystalline deposited film
CN113161225B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN111312585B (zh) 一种低位错密度氮化物的外延层生长方法
CN115233309B (zh) 氮化镓衬底、氮化镓单晶层及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination