CN112825261A - 非易失性存储器的擦除方法和非易失性存储器 - Google Patents

非易失性存储器的擦除方法和非易失性存储器 Download PDF

Info

Publication number
CN112825261A
CN112825261A CN201911142933.3A CN201911142933A CN112825261A CN 112825261 A CN112825261 A CN 112825261A CN 201911142933 A CN201911142933 A CN 201911142933A CN 112825261 A CN112825261 A CN 112825261A
Authority
CN
China
Prior art keywords
erased
block
erasing
blocks
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911142933.3A
Other languages
English (en)
Inventor
朱长峰
李琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronic Co ltd
GigaDevice Semiconductor Beijing Inc
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Shanghai Geyi Electronic Co ltd
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Geyi Electronic Co ltd, Beijing Zhaoyi Innovation Technology Co Ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Shanghai Geyi Electronic Co ltd
Priority to CN201911142933.3A priority Critical patent/CN112825261A/zh
Publication of CN112825261A publication Critical patent/CN112825261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例公开了一种非易失性存储器的擦除方法和非易失性存储器。所述方法包括:获取至少两个待擦除块;对各所述待擦除块同时进行擦除操作;根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态;若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。本发明实施例提供的非易失性存储器的擦除方法,可减少多个存储块的擦除时间,提高了非易失性存储器的擦除效率。

Description

非易失性存储器的擦除方法和非易失性存储器
技术领域
本发明实施例涉及时序电路技术领域,尤其涉及一种非易失性存储器的擦除方法和非易失性存储器。
背景技术
随着数字化时代的到来,时序电路技术成为发展的数字化发展的重要领域,非易失性存储器得到了广泛的应用。非易失性存储器可以多次进行编程操作,但是在编程操作之前必须对非易性存储器进行擦除操作。
现有技术中,非易失性存储器的擦除操作是以存储块为单位,当需要擦除多个存储块时,一般按照顺序依次对存储块进行擦除,图1是现有技术的擦除示意图,参见图1,非易失性存储器的块擦除主要包括擦除Erase和验证EV(Erase verify,擦除验证)两个阶段,先对待擦除块进行Erase,再进行EV,如果EV验证失败,那么进行下一个循环Loop,待擦除块擦除成功或者Loop达到最大数值,停止对待擦除块的擦除,图2是现有技术的实现流程图,如图2所示,当待擦除的存储块数量较多时,需要按照顺序一个一个的擦除待擦除块,当待擦除块总数较大时,由于擦除时间与待擦除块的总数成正比,需要花费大量擦除时间,非易失性存储器的擦除效率较低。
发明内容
本发明提供一种非易失性存储器的擦除方法和非易失性存储器,以提高非易失性存储器的擦除效率。
第一方面,本发明实施例提供了一种非易失性存储器的擦除方法,包括:
获取至少两个待擦除块;
对各所述待擦除块同时进行擦除操作;
根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态;
若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
可选的,所述获取至少两个待擦除块,包括:
基于选通电路选择要擦除目标存储块;
将所述目标存储块标记为未擦除状态,并将标记后的目标存储块作为待擦除块。
可选的,所述对各所述待擦除块同时进行擦除操作,包括:
同时对各所述待擦除块施加擦除电压以实现擦除操作。
可选的,所述根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态,包括:
针对每个待擦除块,获取所述待擦除块的阈值电压;
若所述阈值电压小于电平阈值,则将所述待擦除块的标记为已擦除状态。
可选的,所述若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除,包括:
获取各所述待擦除块对应的标记符;
若各所述标记符均为已擦除状态,确定各所述待擦除块完成擦除。
可选的,所述方法,还包括:
如果存在擦除状态不符合预设条件的剩余待擦除块,则将所述剩余待擦除块作为新的待擦除块,返回执行擦除操作。
可选的,将所述剩余待擦除块作为新的待擦除块之前,还包括:
统计执行上电擦除指令的执行次数;
若所述执行次数大于设定次数,则结束擦除。
第二方面,本发明实施例还提供了一种控制装置,配置于非易失性存储器,包括:
获取模块,用于获取至少两个待擦除块;
擦除模块,用于对各所述待擦除块同时进行擦除操作;
验证模块,用于根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态;
确定模块,用于若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
可选的,所述获取模块包括:选取单元,用于基于选通电路选择要擦除目标存储块;
标记单元,用于将标记符为未擦除状态的目标存储块作为待擦除块。
可选的,所述擦除模块,包括:
擦除单元,用于同时对各所述待擦除块施加擦除电压以实现擦除操作。
本发明实施例提供了一种非易失性存储器的擦除方法,通过获取至少两个待擦除块,对各待擦除块同时进行擦除操作,根据各待擦除块的阈值电压及预设的电平阈值,确定各待擦除块的擦除状态,如果各擦除状态符合预设条件则确定各待擦除块的完成擦除;使得非易失性存储器同时对多个待擦除块进行擦除操作,减少待擦除块的擦除时间,可提高非易性失性存储器的擦除效率。
附图说明
图1是现有技术的擦除示意图;
图2是现有技术的实现流程图;
图3是本发明实施例一提供的一种非易失性存储器的擦除方法的流程示意图;
图4是本发明实施例二提供的一种非易失性存储器的擦除方法的流程示意图;
图5是本发明实施例二提供的一种非易失性存储存储器擦除方法的时序示意图;
图6是本发明实施例三提供的一种非易失性存储器的控制装置的结构示意图;
图7是本发明实施例三提供的一种非易失性存储器的功能模块示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构,此外,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
实施例一
图3是本发明实施例一提供的一种非易失性存储器的擦除方法的流程示意图,本实施例可适用于提高非易失性存储器擦除效率的情况,该方法可以由控制装置来执行,该装置可以采用硬件和/或软件的方式来实现,并一般配置在非易失性存储器种,在本实施例中的非易失性存储器可以包括NAND FLASH。
在本实施例中的非易失性存储器的擦除方法可以由控制单元,即本发明实施例所述的控制装置来执行,如图3所示,本发明实施例提供的一种非易失性存储器的擦除方法如下步骤:
步骤101、获取至少两个待擦除块。
在本实施例中待擦除块可以理解为非易失性存储器中将要进行擦除的数据块,可以是非易失性存储器中进行擦除操作的基础单元,待擦除块可以由多个数据页组成,可以是用于存储数据的物理介质。
在非易失性存储器进行擦除时,本步骤可以先获取到将要进行擦除的多个数据块,获取待擦除块的数量可以根据具体情况进行选择,至少要获取到一个待擦除数据块,例如当控制装置中标记位的个数为多个时,可以根据标记位的个数获取到对应数量的待擦除块,也可以根据性能要求选取对应数量的待擦除块,例如当选择8个待擦除块时,非易失性存储器擦除的最大效率,那么可以选择8个待擦除块。
可以理解的是,本发明实施例不对获取待擦除块的方式进行限定,只要能够获取到待擦除块即可,示例性的,本步骤可以根据用户的擦除指令获取目的地址的数据块,可以将目的地址的数据块作为待擦除块;还可以根据由控制装置自动选择数据块作为待擦除块,可以通过行选通电路选择待擦除数据块。
步骤102、对各所述待擦除块同时进行擦除操作。
非易失性存储器的擦除操作可以是对待擦除块施加电压,使得待擦除块中的浮动电荷移动,将待擦除块的状态由编程状态变为擦除状态的操作。
在本实施例中可以同时对获取到的待擦除块施加电压,可以使得各待擦除块中的浮动电荷移动,可以使得个待擦除块由编程状态变为擦除状态,各待擦除块可以同时进行操作操作,进一步的,同时对待擦除块施加电压具体可以指向各待擦除块的控制栅极同时施加低压,与此同时可以在各待擦除块的P型衬底中施加正高电压,使得浮动栅极中的电荷向P型衬底上移动,可以将各待擦除块由编程状态变为擦除状态。
步骤103、根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态。
阈值电压可以是各待擦除块经过擦除操作后的生成状态电平,可以通过对各待擦除块施加电压获取;预设的电平阈值可以是用于确定待擦除块是否处于擦除阶段的电平临界值,例如,当待擦除块的阈值电压小于电平阈值时,待擦除块可以认为确定完成擦除操作;擦除状态可以是本实施中用于表征待擦除块所属擦除阶段的状态描述,可以包括已擦除状态和未擦除状态等,具体可以通过标记位来实现,例如,在待擦除块对应的标记位中标记1,可以认为对应的待擦除块为已擦除状态,在待擦除块对应的标记位中标记0,可以认为对应的待擦除块为未擦除状态。
示例性的,在本实施例中可以使用多个状态寄存器分别存储各待擦除块的擦除状态,可以根据待擦除块的阈值电压和预设的电平阈值修改对应的状态寄存器内的擦除状态,可以根据待擦除块的阈值电压与电平阈值的比较结果确定对应待擦除块的状态寄存器存储的擦除状态。
在本实施例中,可以依次对各待擦除块施加阈值电压获取到各待擦除块的擦除电压,可以根据获取到的阈值电压和预设的电平阈值进行对比,如果各待擦除块的阈值电压均符合电平阈值,例如,针对一个待擦除块,该擦除块对应的阈值电压全部小于电平阈值,可以认为该擦除块的阈值电压符合电平阈值,还可以针对一个待擦除块,若该擦除块对应的阈值电压仅有几个不小于电平阈值,并且不小于电平阈值的阈值电压数量占阈值电压总数的比重可以忽略不计,那么也可以认为该擦除块的阈值电压符合电平阈值的要求,可以将该擦除块的擦除状态更改为已擦除状态,基于阈值电压和电平阈值实现确定各待擦除块的擦除状态。
步骤104、若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
其中,预设条件可以是用于判断各待擦除块完成擦除的条件,例如,各擦除状态均为已擦除状态或者各擦除块状态对应的电平均为高电平等条件;完成擦除的确定可以是指确定各待擦除块的擦除状态符合预设条件。
在本发明实施例中,在获取到各待擦除块的擦除状态后,可以基于各擦除状态进行判断确定是否符合预设条件,如果各擦除状态符合预设条件,则确定各待擦除块完成擦除,若擦除状态对应的电平均为高电平则,可以认为各待擦除块完成擦除,还可以对标记擦除状态的状态寄存器进行验证,若各待擦除块的状态寄存器内的擦除状态均为已擦除状态,可以确定各待擦除块完成擦除。
示例性的,可以对各待擦除块对应的状态寄存器发出的电平进行与操作,若进行与操作后的结果为高电平,那么可以确定各待擦除块的擦除状态为已擦除状态,可以认为各擦除状态符合预设条件,确定待擦除块完成擦除,通过状态寄存器存储各待擦除块的擦除状态,方便获取各待擦除块的擦除状态,有利于提高非易失性存储器的擦除效率。
本发明实施例提供的一种非易失性存器的擦除方法,通过获取多个待擦除块,同时对获取到的待擦除块进行擦除操作,然后基于各待擦除块的阈值电压确定擦除状态,若各擦除状态符合预设条件,则确定完成各待擦除块的擦除,同时对各待擦除块进行擦除操作,可缩短擦除操作的时间,提高了非易失性存储器的擦除效率。
实施例二
图4是本发明实施例二提供的一种非易失性存储器的擦除方法的流程示意图,本发明实施例是在上述实施例的基础上进行优化。在本发明实施例中,非易失性存储器的擦除,优化包括:
获取至少两个待擦除块,包括:
基于选通电路选择目标存储块;
将所述目标存储块标记为未擦除状态,并将标记后的目标存储块作为待擦除块。
进一步的,对各所述待擦除块同时进行擦除操作,包括:
同时对各所述待擦除块施加擦除电压以实现擦除操作。
进一步的,根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态,包括:
针对每个待擦除块,获取所述待擦除块的阈值电压;
若所述阈值电压小于电平阈值,则将所述待擦除块标记为已擦除状态。
进一步的,本发明实施例还优化包括:如果存在擦除状态不符合预设条件的剩余待擦除块,则将所述剩余待擦除块作为新的待擦除块,返回执行擦除操作。
如图4所示,本发明实施例二提供的一种非易失性存储器的擦除方法,包括:
步骤201、基于选通电路选择目标存储块。
其中,选通电路可以是用于确定待擦除块的电路,可以是行方向选通电路或列方向选通电路,可以通过发出的片选信号对存储块进行选取;目标存储块可以需要进行擦除的存储块,可以根据用户指令的目的地址获取,还可以根据非易失性存储器的预设程序自动获取。
在本发明实施例中,可以根据选通电路选择目标存储块,示例性的,可以控制选通电路发出多个片选信号,可以根据片选信号选取对应的目标存储块。
步骤202、将所述目标存储块标记为未擦除状态,并将标记后的目标存储块作为待擦除块。
其中,未擦除状态可以是用于标志待擦除块所属擦除阶段的状态标记,可以使用标记位或者状态寄存器进行存储。
具体的,在本发明实施例步骤中,可以为目标存储块分配对应的标记符,可以将标记符标记为未擦除状态,可以将分配有标记符并且标记符被标记为未擦除状态的目标存储块作为待擦除块,示例性的,可以为各目标存储块分配对应的状态寄存器,并在状态寄存器中标记低电平0,分配有状态寄存器,并且状态寄存器中标记有低电平0,可以将该目标存储块作为待擦除块,可以理解的是,标记目标存储块的方式不限制于使用状态寄存器,还可以使用电路作为标记位对目标存储块进行标记。
步骤203、同时对各所述待擦除块施加擦除电压以实现擦除操作。
其中,擦除电压可以是非易失性存储器需要对待擦除块施加的擦除电压,具体可以是正高电压。
在本实施例中,可以控制非易失性存储器中的电压泵同时对所有的待擦除块施加正高电压,使得待擦除块的P-阱和栅极两端所形成电压差,作为擦除待擦除块的操作。
步骤204、针对每个待擦除块,获取所述待擦除块的阈值电压。
其中,阈值电压可以是待擦除块中执行擦除操作后各存储单元的电平信号,可以通过对阈值电压施加电压的方式获得,阈值电压可以是各存储单元的电平信号的集合。
在本实施例中,可以按照待擦除块的编号顺序或者获取顺序,分别针对每个待擦除块获取执行擦除操作后的各存储单元的电平,可以将获取到的电平作为对应各待擦除块的阈值电压。
步骤205、若所述阈值电压小于电平阈值,则将所述待擦除块的标记为已擦除状态。
其中,电平阈值可以是用于验证待擦除块是否完成擦除的电平值,标记待擦除块的方式可以包括标记各待擦除块对应的标记位或者标记各待擦除块的状态寄存器等。
具体的,可以针对每个待擦除块将待擦除块的阈值电压与电平阈值进行对比,如果待擦除块的验证电平小于电平阈值,可以在更改各待擦除块对应的标记位或者状态寄存器,可以将各待擦除块的未擦除状态更改为已擦除状态,如果待擦除块的验证电平不小于电平阈值,那么可以不更改待擦除块的标记位或者状态寄存器,对各待擦除块进行验证的顺序不做限制,可以同时进行,也可以顺序进行。
步骤206、如果存在擦除状态不符合预设条件的剩余待擦除块,则将所述剩余待擦除块作为新的待擦除块,返回执行擦除操作。
其中,剩余待擦除块可以是未完成擦除操作的待擦除块,剩余待擦除块可以通过对应的擦除状态进行判断,例如,若待擦除块的擦除状态为未擦除状态,则该待擦除块可以是剩余擦除块。
具体的,可以对进行过擦除操作的待擦除块的擦除状态进行判断,例如,若待擦除块的擦除状态为未擦除状态,则该待擦块可以为剩余待擦除块,当确定存在剩余待擦除块时,可以将剩余待擦除块作为新的待擦除块重新进行擦除操作,进一步的,可以将所有剩余待擦除块作为新的待擦除块,可以对所有新的待擦除块同时进行擦除操作。
步骤207、若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
在本发明实施例中,当所有待擦除块的擦除状态均为已擦除状态时,可以认为各擦除状态符合预设条件的要求,各擦除状态对应的待擦除块确定完成擦除。
本发明实施例提供的一种非易失性存储器,通过基于选通电路选择要擦除的目标存储块,将目标存储块标记为未擦除状态,并将标记后的目标存储块作为待擦除块,同时对各待擦除块施加电压以实现擦除操作,针对每个待擦除块获取待擦除块的阈值电压,若所属阈值电压小于阈值电平,则将所述待擦除块标记为已擦除状态,若存在剩余待擦除块,则将剩余待擦除块作为新的待擦除块重新执行擦除操作,若不存在剩余待擦除块,各所述擦除状态符合预设条件,确定各待擦除块完成擦除,通过使得待擦除块可同时进行擦除操作,可节省擦除过程的执行时间,提高了非易失性存储器的擦除效率,对剩余待擦除块的检验,可确保待擦除块均被成功擦除,提高了非易失性存储器的擦除成功率。
进一步的,在上述实施例的基础上,各擦除状态符合预设条件确定各待擦除块完成擦除,包括:
获取各所述待擦除块对应的标记符;若各所述标记符均为已擦除状态,确定各所述待擦除块完成擦除。
其中,标记符可以是用于标记待擦除块的标记位,具体可以是非易失性存储器的状态寄存器。
具体的,可以将状态寄存器输出的电平信号作为对应待擦除块的擦除状态,当各状态寄存器中存储的擦除状态均为已擦除状态时,可以确定各擦除块完成擦除。示例性的,可以将状态寄存器输出的电平信号与本发明实施例中控制装置发出的控制电平信号进行与操作,如果最终结果为高电平信号,可以认为各擦除状态为已擦除状态,确定符合预设条件,各擦除状态对应的待擦除块完成擦除,通过标记符标记待擦除块的擦除状态,无需再获取各待擦除块的阈值电压,便于迅速获取各待擦除块的擦除状态,有助于提高非易失性存储器的擦除效率。
进一步的,在上述实施例的基础上,在剩余待擦除块作为新的待擦除块之前,还包括:
统计执行上电擦除指令的执行次数;若所述执行次数大于设定次数,则结束擦除。
其中,上电擦除指令可以是用于控制各待擦除块进行擦除操作的指令;执行次数可以是非易失性存储器在对获取到的各待擦除块已进行擦除操作的总次数,设定阈值可以是为了保障非易失性存储器存储性能而确定的一次擦除中可以执行擦除操作最大次数。
在本发明实施例中,在对剩余待擦除块重新进行擦除操作之前,可以统计已经执行擦除操作的总次数,将总次数与设定的阈值进行对比,若擦除操作已执行的次数大于设定阈值,那么可以结束擦除,不再对剩余擦除块进行擦除,可提高非易失性存储器的存储性能,保护了非易失性存储器耐用性。
示例性的,图5是本发明实施例二提供的一种非易失性存储存储器擦除方法的时序示意图,参见图5,以四个待擦除块BLK1、BLK2、BLK3和BLK4进行擦除为例,四个待擦除块的电平信号分别为BLKsel1、BLKsel2、BLKsel3和BLKsel4,各待擦除块的标记符电平信号分别为Flag1、Flag2、Flag3和Flag4,擦除分为两个阶段擦除Erase和验证EV,一次循环Loop中各待擦除块进行一次Erase和一次EV,各待擦除块的Erase同时进行,各待擦除块的EV顺序进行,如图5中所示,当BLK3的EV验证成功,更改对应的标记符,BLKsel3的电平信号变为高电平,在后续的Loop中不再对BLK3进行Erase和EV,只对剩余擦除块BLK1、BLK2和BLK4进行擦除,直到所有待擦除块完成擦除或者超出最大Loop数,可以算出该方法的N个BLk的Erase时间Ttot=Ln×Tera+M×Tev,其中N是loop数,M是所有的EV的个数,且M<=Ln×N。由于进行Erase时间Tera主要受衬底的建立时间限制,因此N个BLK同时Erase的Tera和单个BlockErase的Tera差距很小。综上所述,本发明的多Block的Erase方法能极大减少非易失性存储器擦除时间,提高擦除速度。
实施例三
图6是本发明实施例三提供的一种非易失性存储器的控制装置的结构示意图,该装置可以适用于提高非易失性存储器擦除效率的情况,其中,该控制装置可由软件和/或硬件实现,并一般配置于非易失性存储器上。如图6所示,该装置包括:获取模块301、擦除模块302、验证模块303和确定模块304。
其中,获取模块301,用于获取至少两个待擦除块。
擦除模块302,用于对各所述待擦除块同时进行擦除操作。
验证模块303,用于根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态。
确定模块304,用于若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
本发明实施例提供的非易失性存储器包括的控制装置通过获取模块获取至少两个待擦除块,擦除模块对各待擦除块同时进行擦除操作,验证模块根据各待擦除块的阈值电压及预设的电平阈值,确定各待擦除块的擦除状态,确定模块判定各擦除状态符合预设条件则确定各待擦除块的完成擦除;使得非易失性存储器同时对多个待擦除块进行擦除操作,减少待擦除块的擦除时间,可提高非易性失性存储器的擦除效率。
进一步的,获取模块301,包括:
选取单元,用于基于选通电路选择要擦除目标存储块;
标记单元,用于将标记符为未擦除状态的目标存储块作为待擦除块。
进一步的,擦除模块302,包括:
擦除单元,用于同时对各所述待擦除块施加擦除电压以实现擦除操作。
进一步的,验证模块303,包括:
电平获取单元,用于针对每个待擦除块,获取所述待擦除块的阈值电压。
状态标记单元,用于若所述阈值电压小于电平阈值,则将所述待擦除块的标记为已擦除状态。
进一步的,确定模块304,包括:
标记符单元,用于获取各所述待擦除块对应的标记符。
标记符标记单元,用于若各所述标记符均为已擦除状态,确定各所述待擦除块完成擦除。
进一步的,控制装置还包括:
返回模块,用于如果存在擦除状态不符合预设条件的剩余待擦除块,则将所述剩余待擦除块作为新的待擦除块,返回执行擦除操作。
进一步的,控制装置还包括:
统计模块,用于统计执行上电擦除指令的执行次数。
结束模块,用于若所述执行次数大于设定次数,则结束擦除。
示例性的,图7是本发明实施例三提供的一种非易失性存储器的功能模块示意图,参见图7,擦除多个待擦除块为例,其中控制装置产生控制信号,寄存器模块里有N个寄存器,记录N个待擦除块的EV擦除状态信息,选通电路产生N个待擦除块的块选信号1~n,阈值电压验证模块是检查选中待擦除块的EV是否验证成功,并将擦除状态信息传给控制装置。
上述控制装置可执行本发明任意实施例所提供的非易失性存储器的编程方法,具备执行方法相应的功能模块和有益效果。
值得注意的是,上述控制装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种非易失性存储器的擦除方法,其特征在于,包括:
获取至少两个待擦除块;
对各所述待擦除块同时进行擦除操作;
根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态;
若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
2.根据权利要求1所述的方法,其特征在于,所述获取至少两个待擦除块,包括:
基于选通电路选择目标存储块;
将所述目标存储块标记为未擦除状态,并将标记后的目标存储块作为待擦除块。
3.根据权利要求1所述的方法,其特征在于,所述对各所述待擦除块同时进行擦除操作,包括:
同时对各所述待擦除块施加擦除电压以实现擦除操作。
4.根据权利要求1所述的方法,其特征在于,所述根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态,包括:
针对每个待擦除块,获取所述待擦除块的阈值电压;
若所述阈值电压小于电平阈值,则将所述待擦除块的标记为已擦除状态。
5.根据权利要求4所述的方法,其特征在于,所述若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除,包括:
获取各所述待擦除块对应的标记符;
若各所述标记符均为已擦除状态,确定各所述待擦除块完成擦除。
6.根据权利要求1所述的方法,其特征在于,所述方法,还包括:
如果存在擦除状态不符合预设条件的剩余待擦除块,则将所述剩余待擦除块作为新的待擦除块,返回执行擦除操作。
7.根据权利要求6所述的方法,其特征在于,将所述剩余待擦除块作为新的待擦除块之前,还包括:
统计执行上电擦除指令的执行次数;
若所述执行次数大于设定次数,则结束擦除。
8.一种非易失性存储器,其特征在于,包括:控制装置,其中,
所述控制装置包括:
获取模块,用于获取至少两个待擦除块;
擦除模块,用于对各所述待擦除块同时进行擦除操作;
验证模块,用于根据各所述待擦除块的阈值电压及预设的电平阈值,确定各所述待擦除块的擦除状态;
确定模块,用于若各所述擦除状态符合预设条件则确定各所述待擦除块完成擦除。
9.根据权利要求8所述的装置,其特征在于,所述获取模块包括:
选取单元,用于基于选通电路选择要擦除目标存储块;
标记单元,用于将标记符为未擦除状态的目标存储块作为待擦除块。
10.根据权利要求8所述的装置,其特征在于,所述擦除模块,包括:
擦除单元,用于同时对各所述待擦除块施加擦除电压以实现擦除操作。
CN201911142933.3A 2019-11-20 2019-11-20 非易失性存储器的擦除方法和非易失性存储器 Pending CN112825261A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911142933.3A CN112825261A (zh) 2019-11-20 2019-11-20 非易失性存储器的擦除方法和非易失性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911142933.3A CN112825261A (zh) 2019-11-20 2019-11-20 非易失性存储器的擦除方法和非易失性存储器

Publications (1)

Publication Number Publication Date
CN112825261A true CN112825261A (zh) 2021-05-21

Family

ID=75907065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911142933.3A Pending CN112825261A (zh) 2019-11-20 2019-11-20 非易失性存储器的擦除方法和非易失性存储器

Country Status (1)

Country Link
CN (1) CN112825261A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043394A (ja) * 1990-04-20 1992-01-08 Citizen Watch Co Ltd 半導体不揮発性記憶装置
CN101271731A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 存储器的擦除方法
CN101800078A (zh) * 2009-02-11 2010-08-11 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN101923900A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
US20150255161A1 (en) * 2014-03-04 2015-09-10 Byung-Ki Lee Nonvolatile memory system and method of operating the same
CN106653085A (zh) * 2015-10-30 2017-05-10 爱思开海力士有限公司 储存器件、具有储存器件的存储***及其操作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043394A (ja) * 1990-04-20 1992-01-08 Citizen Watch Co Ltd 半導体不揮発性記憶装置
CN101271731A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 存储器的擦除方法
CN101800078A (zh) * 2009-02-11 2010-08-11 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN101923900A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
US20150255161A1 (en) * 2014-03-04 2015-09-10 Byung-Ki Lee Nonvolatile memory system and method of operating the same
CN106653085A (zh) * 2015-10-30 2017-05-10 爱思开海力士有限公司 储存器件、具有储存器件的存储***及其操作方法

Similar Documents

Publication Publication Date Title
KR101959567B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US9754672B2 (en) Nonvolatile semiconductor memory device which performs improved erase operation
US10096357B2 (en) Data storage device and data writing method thereof
EP2033195B1 (en) Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices
KR100878479B1 (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
TWI622986B (zh) 用於在半導體記憶裝置執行抹除操作之方法及半導體記憶裝置
CN102543192B (zh) 非易失性存储器件的编程方法
CN107146639B (zh) 半导体存储装置及存储器***
US9747045B2 (en) Sub-sector wear leveling in memories
CN109584915B (zh) 将数据写入至闪存的方法及相关的记忆装置与闪存
CN111916130B (zh) 擦除具有极少编程页面的区块的***与方法
US8266368B2 (en) Memory controller, memory system, and control method for memory system
EP2115594A1 (en) Memory system
US9734912B2 (en) Reprogramming single bit memory cells without intervening erasure
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
US20170147235A1 (en) Memory system controlling interleaving write to memory chips
US20100254193A1 (en) Wiriting method of a nonvolatile memory device
US20100128527A1 (en) Nonvolatile memory device
KR20180132357A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20210026557A1 (en) Dynamic memory address write policy translation based on performance needs
US20140281678A1 (en) Memory controller and memory system
CN110462585B (zh) 用于更新程序的方法和设备
JP4661191B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
CN112825261A (zh) 非易失性存储器的擦除方法和非易失性存储器
CN115470052A (zh) 存储芯片的坏块检测方法、检测装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230601 No.368 Qinghua Road, Hefei Economic and Technological Development Zone, Anhui Province

Applicant after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Applicant after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Address before: 230601 No.368 Qinghua Road, Hefei Economic and Technological Development Zone, Anhui Province

Applicant before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Applicant before: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20210521

RJ01 Rejection of invention patent application after publication