CN112820778A - 一种新型的高压vdmos器件及其制备方法 - Google Patents
一种新型的高压vdmos器件及其制备方法 Download PDFInfo
- Publication number
- CN112820778A CN112820778A CN202110336336.5A CN202110336336A CN112820778A CN 112820778 A CN112820778 A CN 112820778A CN 202110336336 A CN202110336336 A CN 202110336336A CN 112820778 A CN112820778 A CN 112820778A
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- region
- type
- type heavily
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000005855 radiation Effects 0.000 description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- -1 aluminum ion Chemical class 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种新型的高压VDMOS器件及其制备方法，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，N型重掺杂源极区，P型重掺杂源极区，NISI源极区，高K绝缘层，栅极多晶硅区，NISI漏极区，栅极电极，源极电极和漏极电极；NISI漏极区设在N型重掺杂衬底下表面，NISI漏极区下表面形成漏极电极，N型重掺杂衬底上设有N型轻掺杂缓冲区，N型轻掺杂缓冲区上设有两个P型阱区，P型阱区上设有N型重掺杂源极区和P型重掺杂源极区，N型重掺杂源极区和P型重掺杂源极区上表面设有NISI源极区，P型阱区和N型轻掺杂缓冲区上设有高K绝缘层，高K绝缘层上设有栅极多晶硅区，栅极多晶硅区上设有栅极电极，N型重掺杂源极区和P型重掺杂源区上设有源极电极。
Description
技术领域
本发明涉及半导体功率技术领域，具体涉及一种新型的高压VDMOS器件及其制备方法。
背景技术
功率VDMOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子***，主要包括开关电源和电机驱动等。阈值电压和比导通电阻为功率VDMOS的两个主要参数，其中随着功率器件的阈值电压的增大，其比导通电阻也急剧增加，对于高压VDMOS器件更加明显。
碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。目前，碳化硅电子器件会受到周围环境的干扰，使得电子器件受到不同程度的损害，影响其电气性能，甚至使器件永久失效，如：辐射信号的影响。
因此，亟待一种新型的高压VDMOS器件，可以实现降低辐射信号对器件的影响。
发明内容
本发明所要解决的技术问题是：提供一种新型的高压VDMOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行VDMOS器件的制备，采用N型沟道的VDMOS，可以有效地实现降低辐射信号对器件的阈值电压和比导通电阻的影响，还可以在高频条件下提高开关速度。
为了解决上述技术问题，本发明的技术方案具体如下：
一种新型的高压VDMOS器件，包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，N型重掺杂源极区，P型重掺杂源极区，NISI源极区，高K绝缘层，栅极多晶硅区，NISI漏极区，栅极电极，源极电极和漏极电极。
进一步地，其中所述NISI漏极区形成在所述N型重掺杂衬底的下表面，在所述NISI漏极区的下表面形成所述漏极电极，在所述N型重掺杂衬底的上表面设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区的上表面设有两个P型阱区，所述两个P型阱区之间设有间隔，所述两个P型阱区是以所述器件的中心线对称，在每个所述P型阱区的上表面设有两个N型重掺杂源极区和一个P型重掺杂源极区，所述P型重掺杂源极区设置在两个N型重掺杂源极区之间，且所述N型重掺杂源极区和所述P型重掺杂源极区彼此连接，在所述N型重掺杂源极区和所述P型重掺杂源极区的上表面设有NISI源极区，所述N型重掺杂源极区的侧边与所述P型阱区的侧边设有间隔。
进一步地，在两个所述P型阱区和所述N型轻掺杂缓冲区的上表面设有高K绝缘层，所述高K绝缘层的两个侧边设在靠近所述器件中心线的两个所述N型重掺杂源极区上，所述高K绝缘层的上表面设有所述栅极多晶硅区，所述栅极多晶硅区的上表面设有栅极电极，两个所述N型重掺杂源极区和一个所述P型重掺杂源区的上表面设有所述源极电极。
进一步地，所述N型轻掺杂缓冲区的厚度小于所述N型重掺杂衬底的厚度。
进一步地，所述N型轻掺杂缓冲区的厚度大于所述P型阱区的厚度。
进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
进一步地，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，半导体衬底材料为半导体SiC基材料。
一种新型的高压VDMOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将半导体衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底定义的掩膜版和激光器曝光，显影后形成N型重掺杂衬底的定义；
S2、N型重掺杂衬底和N型轻掺杂缓冲区的形成：通过离子注入方式，在所述半导体衬底中形成所述N型重掺杂衬底，在所述N型重掺杂衬底的上表面形成所述N型轻掺杂缓冲区；
S3、P型阱区的定义：去除N型重掺杂衬底定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区定义的掩膜版和激光器曝光，显影后形成所述P型阱区的定义；
S4、P型阱区的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区上形成所述P型阱区；
S5、N型重掺杂源极区的定义：去除P型阱区定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源极区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源极区的定义；
S6、N型重掺杂源极区的形成，通过离子注入方式，在所述半导体衬底中，且在所述P型阱区上形成所述N型重掺杂源极区；
S7、P型重掺杂源极区的定义：去除N型重掺杂源极区定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源极区定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区的定义；
S8、P型重掺杂源极区的形成，通过离子注入方式，在所述半导体衬底中，且在所述P型阱区上形成所述P型重掺杂源极区；
S9、高K绝缘层的形成：去除P型重掺杂源极区定义的光刻胶，在所述半导体衬底的上表面沉积一层高K绝缘层；
S10、栅极多晶硅层的形成：在所述高K绝缘层的上表面沉积一层栅极多晶硅材料，形成所述栅极多晶硅层；
S11、栅极结构的定义：在所述栅极多晶硅层上涂一层光刻胶，采用有所述栅极结构定义的掩膜版和激光器曝光，显影后形成所述栅极结构的定义；
S12、栅极结构的形成：所述栅极结构包括高K绝缘层和栅极多晶硅区，采用刻蚀技术，蚀刻出栅极结构，去除所述栅极结构定义的光刻胶；
S13、NISI源极区的定义：在步骤S12形成的半导体基片上表面涂一层光刻胶，采用有所述NISI源极区定义的掩膜版和激光器曝光，显影后形成所述NISI源极区的定义；
S14、NISI源极区的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂源极区和P型重掺杂源极区上形成所述NISI源极区；
S15、N型重掺杂衬底的暴露：去除所述NISI源极区定义的光刻胶，对所述半导体衬底的下表面采用激光切除法，切除掉多余的半导体衬底，暴露出所述N型重掺杂衬底；
S16、NISI漏极区的形成：在所述步骤S15的半导体衬底下表面上，涂一层新的光刻胶，采用有所述NISI漏极区定义的掩膜版和激光器曝光，显影后形成所述NISI漏极区的定义，通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂衬底上形成所述NISI漏极区；
S17、电极的形成：在所述栅极多晶硅区的上表面沉积金属电极，在所述NISI源极区的上表面沉积金属电极，在所述NISI漏极区的下表面沉积金属电极。
有益效果
本发明专利为一种新型的高压VDMOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行VDMOS器件的制备，采用N型沟道的VDMOS，可以有效地实现降低辐射信号对器件的阈值电压和比导通电阻的影响，还可以在高频条件下提高开关速度。
附图说明
图1为本发明一种新型的高压VDMOS器件的结构示意图。
图2为本发明一种新型的高压VDMOS器件的制备流程图。
图3为本发明一种新型的高压VDMOS器件在5MeV的能量辐射下，不同的质子量对Vgs-Igs的影响。
图4为本发明一种新型的高压VDMOS器件在5MeV的能量辐射下，不同的质子量对Vth和Ron的影响。
附图标号：1、N型重掺杂衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、N型重掺杂源极区；5、P型重掺杂源极区；6、NISI源极区；7、高K绝缘层；8、栅极多晶硅区；9、NISI漏极区；S、源极电极；D、漏极电极；G、栅极电极；11、辐射1曲线；12、辐射2曲线；13、辐射3曲线；101、Ron曲线；201、Vth曲线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1所示，图1为本发明一种新型的高压VDMOS器件的结构示意图。
本发明提供的一种新型的高压VDMOS器件，包括：N型重掺杂衬底1，N型轻掺杂缓冲区2，P型阱区3，N型重掺杂源极区4，P型重掺杂源极区5，NISI源极区6，高K绝缘层7，栅极多晶硅区8，NISI漏极区9，栅极电极G，源极电极S和漏极电极D；
其中所述NISI漏极区9形成在所述N型重掺杂衬底1的下表面，在所述NISI漏极区9的下表面形成所述漏极电极D，在所述N型重掺杂衬底1的上表面设有所述N型轻掺杂缓冲区2，在所述N型轻掺杂缓冲区2的上表面设有两个P型阱区3，所述两个P型阱区3之间设有间隔，所述两个P型阱区3是以所述器件的中心线对称，在每个所述P型阱区3的上表面设有两个N型重掺杂源极区4和一个P型重掺杂源极区5，所述P型重掺杂源极区5设置在两个N型重掺杂源极区4之间，且所述N型重掺杂源极区4和所述P型重掺杂源极区5彼此连接，在所述N型重掺杂源极区4和所述P型重掺杂源极区5的上表面设有NISI源极区6，所述N型重掺杂源极区4的侧边与所述P型阱区3的侧边设有间隔；
在两个所述P型阱区3和所述N型轻掺杂缓冲区2的上表面设有高K绝缘层7，所述高K绝缘层7的两个侧边设在靠近所述器件中心线的两个所述N型重掺杂源极区4上，所述高K绝缘层7的上表面设有所述栅极多晶硅区8，所述栅极多晶硅区8的上表面设有栅极电极G，两个所述N型重掺杂源极区4和一个所述P型重掺杂源区5的上表面设有所述源极电极S。
实施例一
所述N型重掺杂衬底1的厚度为350μm，所述N型轻掺杂区2的厚度为10μm，且其掺杂氮浓度为5.8×1015cm-3；所述P型阱区3的厚度为3μm，且其掺杂铝离子浓度为3.9×1017cm-3；所述两个沟道宽度都是2μm；所述高K绝缘层7的厚度为75nm；所述栅极多晶硅区8的厚度为0.5μm，且其宽度为6μm；所述两个P型阱区3之间的距离为2μm；所述NISI源极区6为200nm，所述NISI漏极区9为200nm。
参阅图2，一种新型的高压VDMOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将半导体衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底1定义的掩膜版和激光器曝光，显影后形成N型重掺杂衬底1的定义；
S2、N型重掺杂衬底1和N型轻掺杂缓冲区2的形成：通过离子注入方式，在所述半导体衬底中形成所述N型重掺杂衬底1，在所述N型重掺杂衬底1的上表面形成所述N型轻掺杂缓冲区2；
S3、P型阱区3的定义：去除N型重掺杂衬底1定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区3定义的掩膜版和激光器曝光，显影后形成所述P型阱区3的定义；
S4、P型阱区3的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区2上形成所述P型阱区3；
S5、N型重掺杂源极区4的定义：去除P型阱区3定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源极区4定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源极区4的定义；
S6、N型重掺杂源极区4的形成，通过离子注入方式，在所述半导体衬底中，且在所述P型阱区3上形成所述N型重掺杂源极区4；
S7、P型重掺杂源极区5的定义：去除N型重掺杂源极区4定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源极区5定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区5的定义；
S8、P型重掺杂源极区5的形成，通过离子注入方式，在所述半导体衬底中，且在所述P型阱区3上形成所述P型重掺杂源极区5；
S9、高K绝缘层的形成：去除P型重掺杂源极区5定义的光刻胶，在所述半导体衬底的上表面沉积一层高K绝缘层；
S10、栅极多晶硅层的形成：在所述高K绝缘层的上表面沉积一层栅极多晶硅材料，形成所述栅极多晶硅层；
S11、栅极结构的定义：在所述栅极多晶硅层上涂一层光刻胶，采用有所述栅极结构定义的掩膜版和激光器曝光，显影后形成所述栅极结构的定义；
S12、栅极结构的形成：所述栅极结构包括高K绝缘层7和栅极多晶硅区8，采用刻蚀技术，蚀刻出栅极结构，去除所述栅极结构定义的光刻胶；
S13、NISI源极区6的定义：在步骤S12形成的半导体基片上表面涂一层光刻胶，采用有所述NISI源极区6定义的掩膜版和激光器曝光，显影后形成所述NISI源极区6的定义；
S14、NISI源极区6的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂源极区4和P型重掺杂源极区5上形成所述NISI源极区6；
S15、N型重掺杂衬底1的暴露：去除所述NISI源极区6定义的光刻胶，对所述半导体衬底的下表面采用激光切除法，切除掉多余的半导体衬底，暴露出所述N型重掺杂衬底1；
S16、NISI漏极区9的形成：在所述步骤S15的半导体衬底下表面上，涂一层新的光刻胶，采用有所述NISI漏极区9定义的掩膜版和激光器曝光，显影后形成所述NISI漏极区9的定义，通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂衬底1上形成所述NISI漏极区9；
S17、电极的形成：在所述栅极多晶硅区8的上表面沉积金属电极，在所述NISI源极区6的上表面沉积金属电极，在所述NISI漏极区9的下表面沉积金属电极。
基于实施例一，所述高压VDMOS器件可以实现1.2KV电压，参阅图3所示，为辐射质子量和导通电阻Ron曲线101和阈值电压Vth曲线201的关系图，随着辐射质子量的增加，导通电阻Ron和阈值电压Vth的值都减小；参阅图4所示，为不同的辐射质子量对Vth和Ron的影响，其中辐射1曲线11为质子量5×1012p/cm2，辐射2曲线12为质子量5×1013p/cm2，辐射3曲线13为质子量5×1014p/cm2，不同的辐射质子量对Igs几乎没有影响。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种新型的高压VDMOS器件，其特征在于，包括：N型重掺杂衬底(1)，N型轻掺杂缓冲区(2)，P型阱区(3)，N型重掺杂源极区(4)，P型重掺杂源极区(5)，NISI源极区(6)，高K绝缘层(7)，栅极多晶硅区(8)，NISI漏极区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；
其中所述NISI漏极区(9)形成在所述N型重掺杂衬底(1)的下表面，在所述NISI漏极区(9)的下表面形成所述漏极电极(D)，在所述N型重掺杂衬底(1)的上表面设有所述N型轻掺杂缓冲区(2)，在所述N型轻掺杂缓冲区(2)的上表面设有两个P型阱区(3)，所述两个P型阱区(3)之间设有间隔，所述两个P型阱区(3)是以所述器件的中心线对称，在每个所述P型阱区(3)的上表面设有两个N型重掺杂源极区(4)和一个P型重掺杂源极区(5)，所述P型重掺杂源极区(5)设置在两个N型重掺杂源极区(4)之间，且所述N型重掺杂源极区(4)和所述P型重掺杂源极区(5)彼此连接，在所述N型重掺杂源极区(4)和所述P型重掺杂源极区(5)的上表面设有NISI源极区(6)，所述N型重掺杂源极区(4)的侧边与所述P型阱区(3)的侧边设有间隔；
在两个所述P型阱区(3)和所述N型轻掺杂缓冲区(2)的上表面设有高K绝缘层(7)，所述高K绝缘层(7)的两个侧边设在靠近所述器件中心线的两个所述N型重掺杂源极区(4)上，所述高K绝缘层(7)的上表面设有所述栅极多晶硅区(8)，所述栅极多晶硅区(8)的上表面设有栅极电极(G)，两个所述N型重掺杂源极区(4)和一个所述P型重掺杂源区(5)的上表面设有所述源极电极(S)。
2.根据权利要求1所述的一种新型的高压VDMOS器件，其特征在于，所述N型轻掺杂缓冲区(2)的厚度小于所述N型重掺杂衬底(1)的厚度。
3.根据权利要求1所述的一种新型的高压VDMOS器件，其特征在于，所述N型轻掺杂缓冲区(2)的厚度大于所述P型阱区(3)的厚度。
4.根据权利要求1所述的一种新型的高压VDMOS器件，其特征在于，所述高K绝缘层(7)为一种单质或者化合物的高K绝缘材料。
5.根据权利要求1所述的一种新型的高压VDMOS器件，其特征在于，所述源极电极(S)、栅极电极(G)和漏极电极(D)的材料为铜材料或者铝材料。
6.根据权利要求1所述的一种新型的高压VDMOS器件，其特征在于，半导体衬底材料为半导体SiC基材料。
7.一种新型的高压VDMOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：将半导体衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型重掺杂衬底(1)定义的掩膜版和激光器曝光，显影后形成N型重掺杂衬底(1)的定义；
S2、N型重掺杂衬底(1)和N型轻掺杂缓冲区(2)的形成：通过离子注入方式，在所述半导体衬底中形成所述N型重掺杂衬底(1)，在所述N型重掺杂衬底(1)的上表面形成所述N型轻掺杂缓冲区(2)；
S3、P型阱区(3)的定义：去除N型重掺杂衬底(1)定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区(3)定义的掩膜版和激光器曝光，显影后形成所述P型阱区(3)的定义；
S4、P型阱区(3)的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区(2)上形成所述P型阱区(3)；
S5、N型重掺杂源极区(4)的定义：去除P型阱区(3)定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源极区(4)定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源极区(4)的定义；
S6、N型重掺杂源极区(4)的形成，通过离子注入方式，在所述半导体衬底中，且在所述P型阱区(3)上形成所述N型重掺杂源极区(4)；
S7、P型重掺杂源极区(5)的定义：去除N型重掺杂源极区(4)定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源极区(5)定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区(5)的定义；
S8、P型重掺杂源极区(5)的形成，通过离子注入方式，在所述半导体衬底中，且在所述P型阱区(3)上形成所述P型重掺杂源极区(5)；
S9、高K绝缘层的形成：去除P型重掺杂源极区(5)定义的光刻胶，在所述半导体衬底的上表面沉积一层高K绝缘层；
S10、栅极多晶硅层的形成：在所述高K绝缘层的上表面沉积一层栅极多晶硅材料，形成所述栅极多晶硅层；
S11、栅极结构的定义：在所述栅极多晶硅层上涂一层光刻胶，采用有所述栅极结构定义的掩膜版和激光器曝光，显影后形成所述栅极结构的定义；
S12、栅极结构的形成：所述栅极结构包括高K绝缘层(7)和栅极多晶硅区(8)，采用刻蚀技术，蚀刻出栅极结构，去除所述栅极结构定义的光刻胶；
S13、NISI源极区(6)的定义：在步骤S12形成的半导体基片上表面涂一层光刻胶，采用有所述NISI源极区(6)定义的掩膜版和激光器曝光，显影后形成所述NISI源极区(6)的定义；
S14、NISI源极区(6)的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂源极区(4)和P型重掺杂源极区(5)上形成所述NISI源极区(6)；
S15、N型重掺杂衬底(1)的暴露：去除所述NISI源极区(6)定义的光刻胶，对所述半导体衬底的下表面采用激光切除法，切除掉多余的半导体衬底，暴露出所述N型重掺杂衬底(1)；
S16、NISI漏极区(9)的形成：在所述步骤S15的半导体衬底下表面上，涂一层新的光刻胶，采用有所述NISI漏极区(9)定义的掩膜版和激光器曝光，显影后形成所述NISI漏极区(9)的定义，通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂衬底(1)上形成所述NISI漏极区(9)；
S17、电极的形成：在所述栅极多晶硅区(8)的上表面沉积金属电极，在所述NISI源极区(6)的上表面沉积金属电极，在所述NISI漏极区(9)的下表面沉积金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110336336.5A CN112820778A (zh) | 2021-03-29 | 2021-03-29 | 一种新型的高压vdmos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110336336.5A CN112820778A (zh) | 2021-03-29 | 2021-03-29 | 一种新型的高压vdmos器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112820778A true CN112820778A (zh) | 2021-05-18 |
Family
ID=75863528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110336336.5A Pending CN112820778A (zh) | 2021-03-29 | 2021-03-29 | 一种新型的高压vdmos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820778A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123271A (zh) * | 2006-08-11 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102683210A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102751332A (zh) * | 2012-07-20 | 2012-10-24 | 杭州士兰微电子股份有限公司 | 耗尽型功率半导体器件及其制造方法 |
| CN102770949A (zh) * | 2010-11-16 | 2012-11-07 | 住友电气工业株式会社 | 碳化硅半导体器件 |
| CN103077895A (zh) * | 2012-12-19 | 2013-05-01 | 上海宏力半导体制造有限公司 | Ldmos晶体管及其形成方法 |
| CN103247684A (zh) * | 2012-02-13 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 具有低衬底漏电的绝缘栅双极型晶体管结构 |
| US20190221560A1 (en) * | 2016-08-31 | 2019-07-18 | Csmc Technologies Fab2 Co., Ltd. | Device integrated with depletion-mode junction fielf-effect transistor and method for manufacturing the same |
| CN111048580A (zh) * | 2019-12-20 | 2020-04-21 | 中国科学院微电子研究所 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
| CN212810309U (zh) * | 2020-09-11 | 2021-03-26 | 厦门芯一代集成电路有限公司 | 一种平面型***栅的igbt半导体功率器件 |
-
2021
- 2021-03-29 CN CN202110336336.5A patent/CN112820778A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123271A (zh) * | 2006-08-11 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102770949A (zh) * | 2010-11-16 | 2012-11-07 | 住友电气工业株式会社 | 碳化硅半导体器件 |
| CN102683210A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103247684A (zh) * | 2012-02-13 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 具有低衬底漏电的绝缘栅双极型晶体管结构 |
| CN102751332A (zh) * | 2012-07-20 | 2012-10-24 | 杭州士兰微电子股份有限公司 | 耗尽型功率半导体器件及其制造方法 |
| CN103077895A (zh) * | 2012-12-19 | 2013-05-01 | 上海宏力半导体制造有限公司 | Ldmos晶体管及其形成方法 |
| US20190221560A1 (en) * | 2016-08-31 | 2019-07-18 | Csmc Technologies Fab2 Co., Ltd. | Device integrated with depletion-mode junction fielf-effect transistor and method for manufacturing the same |
| CN111048580A (zh) * | 2019-12-20 | 2020-04-21 | 中国科学院微电子研究所 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
| CN212810309U (zh) * | 2020-09-11 | 2021-03-26 | 厦门芯一代集成电路有限公司 | 一种平面型***栅的igbt半导体功率器件 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464837B (zh) | 一种超结功率器件 | |
| CN112701151B (zh) | SiC MOSFET器件的制造方法及SiC MOSFET器件 | |
| JP2001135831A (ja) | 半導体装置 | |
| US20200006494A1 (en) | Silicon carbide semiconductor device | |
| JP5003598B2 (ja) | 半導体装置 | |
| CN116504841B (zh) | 一种高可靠性碳化硅mosfet器件及其形成方法 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| CN109713035B (zh) | 一种平面栅双极型晶体管及其制作方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| US11721755B2 (en) | Methods of forming semiconductor power devices having graded lateral doping | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN112820778A (zh) | 一种新型的高压vdmos器件及其制备方法 | |
| CN114220860A (zh) | 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法 | |
| CN112838131B (zh) | 基于碳化硅平面型mos结构的肖特基二极管 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型***栅SiC MOSFET器件及其制备方法 | |
| JPH0548117A (ja) | 静電誘導半導体装置 | |
| CN110047931B (zh) | 碳化硅平面垂直型场效应晶体管及其制作方法 | |
| CN116779537B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| CN118136677B (zh) | 平面栅型功率金属-氧化物场效应晶体管以及功率器件 | |
| CN114927565B (zh) | 集成开基区pnp晶体管碳化硅mosfet器件及制备方法 | |
| CN214542246U (zh) | 一种新型的高压vdmos器件 | |
| US20220246723A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210518 |