CN112765077A - 一种pci密码卡主控异步调度***及方法 - Google Patents
一种pci密码卡主控异步调度***及方法 Download PDFInfo
- Publication number
- CN112765077A CN112765077A CN202110062114.9A CN202110062114A CN112765077A CN 112765077 A CN112765077 A CN 112765077A CN 202110062114 A CN202110062114 A CN 202110062114A CN 112765077 A CN112765077 A CN 112765077A
- Authority
- CN
- China
- Prior art keywords
- main control
- algorithm
- module
- channel
- service
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012544 monitoring process Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 4
- 238000013461 design Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
- G06F21/34—User authentication involving the use of external additional devices, e.g. dongles or smart cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种PCI密码卡主控异步调度***及方法,该***应用单个主控芯片,用于管理PCI密码卡内部的所有资源,包括PCI密码卡内部的多个算法核和多个通道;所述多个算法核与多个通道一一对应,所述多个通道与上层多个驱动一一对应;该调度***包括:主控数据接收模块、主控数据发送模块、主控业务解析模块和主控算法调用模块;能够在主控芯片内部异步的访问PCIE多通道,异步接收数据、异步发送数据、异步读取密钥及调用算法核。通过该发明充分发挥PCIE传输速率和算法核的性能,达到PCIE密码卡的密码运算性能成倍提升的效果。
Description
技术领域
本发明涉及信息安全领域,特别涉及一种PCI密码卡主控异步调度***及方法。
背景技术
PCI密码卡是以PCI局部总线或者PCI Express为接口,具有密码运算功能、密钥管理功能、物理随机数产生功能和设备自身安全保护措施的密码设备,PCI密码卡可以应用在需要密码运算和密钥管理等安全功能的、具有PCI局部总线或者PCI Express的通信设备、计算机设备、安全保密设备上,例如:虚拟专网(VPN)设备、证书中心(CA)***的有关设备、网络密码机、安全服务器、安全终端、安全管理中心、密钥管理设备等。PCI密码卡作为部署在应用端的重要安全设备,实现密钥生成、管理、保护、高速签名、验证、加密和解密操作,是信息安全产业链中最基本的、不可缺少的密码设备。
PCI密码卡主控负责管理PCI密码卡内部的所有资源,包括PCI密码卡内部密钥、算法核、RAM资源、存储资源、权限分配等。国家密码管理局发布的《PCI密码卡技术规范》中明确的要求PCI密码卡必须有密钥管理功能,能够有效的管理和保护密钥。主控在PCI密码卡的整体架构中具有举足轻重的地位。目前,国产PCI密码卡主控一般采用DSP、嵌入式处理器等。因考虑板卡的布局设计和PCI密码卡易于管理等因素,PCI密码卡的主控一般配置一个。
应用程序访问PCI密码卡的密码服务需要调用PCI密码卡的应用编程接口。应用编程接口实现各种密码服务请求并封装命令帧数据,然后调用驱动程序。驱动程序通过总线接口传输命令帧数据给PCI密码卡主控。PCI密码卡主控接收到命令帧数据后,解析得到请求的业务功能和参数并调用相应的业务模块执行业务操作,然后对业务操作的结果进行封装得到应答数据。应答数据通过总线接口、驱动程序、应用编程接口逐级返回给应用程序。由此可见,应用程序访问PCI密码卡串行操作太多进而影响PCI密码卡密码运算性能。
随着信息安全行业对高性能密码运算需求的逐步增多,越来越多的PCI密码卡采用了多算法核的设计。PCIE传输的设计也多样化,如采用多通道技术、XDMA、SG-DMA、QDMA等,目的是最大化发挥PCIE传输速率。
但目前PCIE传输速率并未完全最大化的发挥其性能,还存在改进的空间。
发明内容
本发明的主要目的在于提供一种至少部分解决上述技术问题的PCI密码卡主控异步调度***及方法,能够使多样化的PCIE传输技术结合多算法核,最终目的使上层应用得到更高的密码运算性能,满足客户需求。
为实现上述目的,本发明采取的技术方案为:
第一方面,本发明实施例提供一种PCI密码卡主控异步调度***,应用单个主控芯片,用于管理PCI密码卡内部的所有资源,包括PCI密码卡内部的多个算法核和多个通道;所述多个算法核与多个通道一一对应,所述多个通道与上层多个驱动一一对应;
该调度***包括:主控数据接收模块、主控数据发送模块、主控业务解析模块和主控算法调用模块;
所述主控数据接收模块,用于侦听和接收来自对应驱动、对应通道的数据;
所述主控业务解析模块,用于解析所述主控数据接收模块收到的数据,根据预先约定的格式解析任务命令字、密码算法标识、密钥的索引和待运算数据;
所述主控算法调用模块,用于根据所述主控业务解析模块的解析结果,调用相应的算法核;根据所述算法核标识启动相应的密码算法进行运算;
所述主控数据发送模块,用于将所述主控算法调用模块的运算结果,通过所述对应通道发送给驱动程序。
第二方面,本发明实施例还提供一种PCI密码卡主控异步调度方法,使用如上述实施例所述的PCI密码卡主控异步调度***,调度和管理任意多个通道及多个算法核;该调度方法包括:
主控数据接收模块监视多个通道中的第一驱动、第一通道的数据;
判断所述第一通道是否有业务完成;
当有业务完成时,则调用主控数据发送模块依次通过所述第一通道、第一驱动将数据发送出去;下达发送命令后,执行监视下一通道的操作;
当没有业务完成时,判断所述第一通道是否有业务达到,当没有业务达到则执行监视下一通道的操作;
当有业务达到时,则调用主控业务解析模块判断权限状态、解析命令、解析密钥,并启动主控算法调用模块调用对应的第一算法核;
下达第一算法核运算指令后,不等待算法核运算结束,立即返回,执行监视下一通道的操作。
与现有技术相比,本发明具有如下有益效果:
本发明提供的一种PCI密码卡主控异步调度***,能够在主控芯片内部异步的访问PCIE多通道,异步接收数据、异步发送数据、异步读取密钥及调用算法核。通过该发明充分发挥PCIE传输速率和算法核的性能,达到PCIE密码卡的密码运算性能成倍提升的效果。
附图说明
图1为本发明实施例提供的单主控多通道多算法架构密码卡结构图;
图2为本发明实施例提供的PCI密码卡主控异步调度***结构图;
图3为本发明实施例提供的PCI密码卡主控异步调度方法流程图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
在本发明的描述中,需要说明的是,术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“设置有”、“连接”等,应做广义理解,例如“连接”,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
实施例1:
本发明提供的PCI密码卡主控异步调度***,应用单主控多通道多算法架构密码卡,该单主控多通道多算法架构密码卡结构如图1所示,包括:主控模块、多个算法核、多个通道、多个驱动和接口模块。PCI密码卡主控负责管理、调度PCIE传输和多算法核,PCI密码卡主控程序必须将PCIE传输和多算法核两技术有效结合起来并发挥最优性能。
其中,主控模块负责管理PCI密码卡内部的所有资源,包括PCI密码卡内部密钥、算法核、RAM资源、存储资源、权限分配等。主控异步调度***运行在单个PCI密码卡主控芯片内部,密码卡支持多通道多算法核模式。
主控异步调度***可以调度和管理任意多个的通道及算法核,通道及算法核个数与密码卡硬件逻辑资源大小有关。如果PCIE接收数据时间、密码运算时间、PCI发送数据时间相等,最佳实现方案是三驱动、三通道、三算法核,如图1所示。
算法核与通道一一对应,通道和上层驱动一一对应。接口模块负责负载均衡,负责业务调度和管理驱动程序。数据在接口模块组织,接口模块检查每个驱动负载情况并将业务分配至空闲驱动,每个驱动通过对应的通道将数据传输至主控模块。主控模块检查各通道数据,调用对应的算法核进行密码运算;算法核运算完成后运算数据通过对应通道和驱动,返回接口模块。
上述PCI密码卡主控异步调度***的主控模块具体为主控芯片,其中在主控芯片内部设计了主控数据接收模块、主控数据发送模块、主控业务解析模块、主控算法调用模块。为了便于描述和理解,下述PCIE传输技术采用多通道模式。
如图2所示,该PCI密码卡主控异步调度***包括:
主控数据接收模块:主控数据接收模块主要负责侦听和接收来自对应驱动程序的数据。该设计中数据接收模块的个数可以根据通道个数和算法核个数进行灵活的配置。原则上数据接收模块与通道个数和算法核个数一一对应。比如第一主控数据接收模块侦听和接收第一通道的数据,使用第一算法核进行密码运算。多通道多算法核模式下,其他主控数据接收模块的工作原理与第一主控数据接收模块相同。
主控业务解析模块:主控业务解析模块主要负责解析主控数据接收模块收到的数据,根据预先约定的格式解析任务命令字、密码算法标识、密钥的索引、待运算数据等。根据解析结果组织运算数据包,如:判断当前通道是否有操作权限,根据密钥索引加载对应的密钥等,运算数据包组织完成后启动主控算法调用模块。
主控算法调用模块:主控算法调用模块主要负责密码算法的调用,根据密码算法标识启动相应的密码算法进行运算。主控算法调用模块由两个子模块组成。第一子模块负责主控算法启动,第二子模块负责算法数据回收。
主控数据发送模块:主控数据发送模块主要负责聚集数据和发送数据,数据通过驱动程序发给上层应用。该设计中主控数据发送模块的个数可以根据通道个数和算法核个数进行灵活的配置。比如,第一主控数据发送模块聚集第一算法核的运算结果数据,并通过第一通道将数据发送给驱动程序。多通道多算法核模式下,其他主控数据发送模块的工作原理与第一主控数据发送模块相同。
本实施例中,该主控异步调度***负责调度主控数据接收模块、主控业务解析模块、主控算法调用模块和主控数据发送模块。调度***调用主控数据接收模块,响应DMA数据传输信号异步接收PCIE数据,解析命令字,完成主控算法启动,异步回收运算数据,异步调用主控数据发送模块将数据发送PCI密码卡驱动。
该***解决了单主控芯片多算法核密码卡,因单主控串行操作导致的不能发挥多算法核性能的问题。通过该***上层数据可以并行通过PCIE传输至主控芯片内部,多算法核能够并行进行密码运算。最终可形成同一时刻PCIE向主控传输数据、算法核正在工作、PCIE向PCI驱动发送数据三种状态并行的情况,充分发挥PCIE全双工和多算法核性能。
实施例2:
本发明提供的PCI密码卡主控异步调度方法,使用如实施例1的PCI密码卡主控异步调度***,可调度和管理任意多个通道及多个算法核;该调度方法如图3所示,包括:
步骤1:主控数据接收模块监视多个通道中的第一驱动、第一通道的数据;
步骤2:判断所述第一通道是否有业务完成;
步骤3:当有业务完成时,则调用主控数据发送模块依次通过所述第一通道、第一驱动将数据发送出去;下达发送命令后,执行监视下一通道的操作;
步骤4:当没有业务完成时,判断所述第一通道是否有业务达到,当没有业务达到则执行监视下一通道的操作;
步骤5:当有业务达到时,则调用主控业务解析模块判断权限状态、解析命令、解析密钥,并启动主控算法调用模块调用对应的第一算法核;
步骤6:下达第一算法核运算指令后,执行监视下一通道的操作。
本实施例中,密码运算采用异步流程进行密码运算,大大提升密码运算性能。因密码模块支持多通道,流程复杂,可参照图3所示,工作流程采用2通道、2算法核为例。主控异步调度***是不间断一直在运行的。
1)主控数据接收模块监视通道1,接收通道1密码运算指令及参数。
2)判断通道1是否有业务完成,是则直接调用主控数据发送模块,将运算结果送出密码卡。
3)判断是否有业务达到,如果没有业务到达,直接监视通道2。
4)如果有业务到达则启动主控业务分析模块,组织数据启动密码算法调用模块调用算法核1,启动密码算法后立刻监视通道2,不等待算法核1完成。
5)主控数据接收模块监视通道2,接收通道2密码运算指令及参数。
6)判断通道2是否有业务完成,是则直接调用主控数据发送模块,将运算结果送出密码卡。
7)判断是否有业务达到,如果没有业务到达,直接监视通道1。
8)如果有业务到达则启动主控业务分析模块,组织数据启动密码算法调用模块调用算法核2,启动密码算法后立刻监视通道1,不等待算法核2完成。
9)如此一直运行。
该方法实施过程中,主控异步调度***调度和管理多个主控数据接收模块、主控数据发送模块、主控业务解析模块、主控算法调用模块。
每个主控数据接收模块负责接收来自对应驱动、对应通道的数据;判断对应通道是否有业务完成,如果有业务完成则直接调用主控数据发送模块通过对应通道、对应驱动将数据发送出去,下达发送命令后继续监视下一通道。
当没有业务完成时,则判断对应通道是否有业务到达;如果没有业务到达则监视下一个通道。如果有业务到达,则调用主控业务解析模块判断权限状态、解析命令、解析密钥并启动主控算法调用模块调用相应的算法核,下达算法核运算指令后立刻转向监视下一个通道。下一通道可处于PCIE接收数据、密码运算或PCIE发送数据等状态中,多个通道是并行操作。
该方法中没有任何等待操作,避免了一个通道等待另一个通道,密码运算等待接收数据,发送模块等待密码运算完成等情况。本发明实施例提供的方法实施过程,比如在单主控三通道三算法核密码卡实现时,采用该方法能够安全的管理和保护密钥的同时密码运算的性能是单算法核性能的三倍。经测试同一时间内可以达到第一个通道向PCIE密码卡传输明文数据,第二个算法核正在进行密码运算,第三通道向驱动层发送密文数据三状态并行的效果。该方法完全发挥了PCIE全双工且增加了多算法核的并行度,大大提升了密码卡的密码运算性能。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (2)
1.一种PCI密码卡主控异步调度***,其特征在于:应用单个主控芯片,用于管理PCI密码卡内部的所有资源,包括PCI密码卡内部的多个算法核和多个通道;所述多个算法核与多个通道一一对应,所述多个通道与上层多个驱动一一对应;
该调度***包括:主控数据接收模块、主控数据发送模块、主控业务解析模块和主控算法调用模块;
所述主控数据接收模块,用于侦听和接收来自对应驱动、对应通道的数据;
所述主控业务解析模块,用于解析所述主控数据接收模块收到的数据,根据预先约定的格式解析任务命令字、密码算法标识、密钥的索引和待运算数据;
所述主控算法调用模块,用于根据所述主控业务解析模块的解析结果,调用相应的算法核;根据所述算法核标识启动相应的密码算法进行运算;
所述主控数据发送模块,用于将所述主控算法调用模块的运算结果,通过所述对应通道发送给驱动程序。
2.一种PCI密码卡主控异步调度方法,其特征在于:使用如权利要求1所述的PCI密码卡主控异步调度***,调度和管理任意多个通道及多个算法核;该调度方法包括:
主控数据接收模块监视多个通道中的第一驱动、第一通道的数据;
判断所述第一通道是否有业务完成;
当有业务完成时,则调用主控数据发送模块依次通过所述第一通道、第一驱动将数据发送出去;下达发送命令后,执行监视下一通道的操作;
当没有业务完成时,判断所述第一通道是否有业务达到,当没有业务达到则执行监视下一通道的操作;
当有业务达到时,则调用主控业务解析模块判断权限状态、解析命令、解析密钥,并启动主控算法调用模块调用对应的第一算法核;
下达第一算法核运算指令后,执行监视下一通道的操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110062114.9A CN112765077B (zh) | 2021-01-18 | 2021-01-18 | 一种pci密码卡主控异步调度*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110062114.9A CN112765077B (zh) | 2021-01-18 | 2021-01-18 | 一种pci密码卡主控异步调度*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112765077A true CN112765077A (zh) | 2021-05-07 |
CN112765077B CN112765077B (zh) | 2024-01-26 |
Family
ID=75702712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110062114.9A Active CN112765077B (zh) | 2021-01-18 | 2021-01-18 | 一种pci密码卡主控异步调度*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112765077B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114172644A (zh) * | 2021-12-03 | 2022-03-11 | 三未信安科技股份有限公司 | 一种pci密码卡的优化椭圆曲线公钥密码的方法及*** |
CN114266035A (zh) * | 2022-03-02 | 2022-04-01 | 北京密码云芯科技有限公司 | 一种高性能密码卡及配置方法 |
CN114691584A (zh) * | 2022-04-01 | 2022-07-01 | 广州万协通信息技术有限公司 | 一种基于pcie接口高速数据流的sm1加解密装置 |
CN116226940A (zh) * | 2022-12-08 | 2023-06-06 | 广州万协通信息技术有限公司 | 一种基于pcie的数据安全处理方法以及数据安全处理*** |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100322104A1 (en) * | 2009-06-22 | 2010-12-23 | Tushar Kanekar | Systems and methods for distributing crypto cards to multiple cores |
CN203759722U (zh) * | 2013-12-31 | 2014-08-06 | 深圳市吉芯微半导体有限公司 | 一种射频读写器及射频识别*** |
WO2017177686A1 (zh) * | 2016-04-14 | 2017-10-19 | 深圳市中兴微电子技术有限公司 | 同时实现rsa/ecc加解密算法的装置 |
CN109906595A (zh) * | 2016-10-10 | 2019-06-18 | 思杰***有限公司 | 用于跨不同类型的处理硬件执行密码操作的***和方法 |
CN111163102A (zh) * | 2019-12-31 | 2020-05-15 | 奇安信科技集团股份有限公司 | 数据处理方法及装置、网络设备、可读存储介质 |
CN112035388A (zh) * | 2020-08-12 | 2020-12-04 | 北京数盾信息科技有限公司 | 一种基于PCI-e通道的高性能加解密方法 |
-
2021
- 2021-01-18 CN CN202110062114.9A patent/CN112765077B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100322104A1 (en) * | 2009-06-22 | 2010-12-23 | Tushar Kanekar | Systems and methods for distributing crypto cards to multiple cores |
CN203759722U (zh) * | 2013-12-31 | 2014-08-06 | 深圳市吉芯微半导体有限公司 | 一种射频读写器及射频识别*** |
WO2017177686A1 (zh) * | 2016-04-14 | 2017-10-19 | 深圳市中兴微电子技术有限公司 | 同时实现rsa/ecc加解密算法的装置 |
CN109906595A (zh) * | 2016-10-10 | 2019-06-18 | 思杰***有限公司 | 用于跨不同类型的处理硬件执行密码操作的***和方法 |
CN111163102A (zh) * | 2019-12-31 | 2020-05-15 | 奇安信科技集团股份有限公司 | 数据处理方法及装置、网络设备、可读存储介质 |
CN112035388A (zh) * | 2020-08-12 | 2020-12-04 | 北京数盾信息科技有限公司 | 一种基于PCI-e通道的高性能加解密方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114172644A (zh) * | 2021-12-03 | 2022-03-11 | 三未信安科技股份有限公司 | 一种pci密码卡的优化椭圆曲线公钥密码的方法及*** |
CN114172644B (zh) * | 2021-12-03 | 2023-04-25 | 三未信安科技股份有限公司 | 一种pci密码卡的优化椭圆曲线公钥密码的方法及*** |
CN114266035A (zh) * | 2022-03-02 | 2022-04-01 | 北京密码云芯科技有限公司 | 一种高性能密码卡及配置方法 |
CN114691584A (zh) * | 2022-04-01 | 2022-07-01 | 广州万协通信息技术有限公司 | 一种基于pcie接口高速数据流的sm1加解密装置 |
CN114691584B (zh) * | 2022-04-01 | 2023-10-27 | 广州万协通信息技术有限公司 | 一种基于pcie接口高速数据流的sm1加解密装置 |
CN116226940A (zh) * | 2022-12-08 | 2023-06-06 | 广州万协通信息技术有限公司 | 一种基于pcie的数据安全处理方法以及数据安全处理*** |
CN116226940B (zh) * | 2022-12-08 | 2024-04-26 | 广州万协通信息技术有限公司 | 一种基于pcie的数据安全处理方法以及数据安全处理*** |
Also Published As
Publication number | Publication date |
---|---|
CN112765077B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112765077B (zh) | 一种pci密码卡主控异步调度*** | |
CN105099711B (zh) | 一种基于zynq的小型密码机及数据加密方法 | |
CN106571978B (zh) | 数据包捕获方法及装置 | |
CN103827842B (zh) | 向控制器存储器空间写入消息 | |
CN109768939A (zh) | 一种支持优先级的标签化网络栈方法和*** | |
CN104951688B (zh) | 适用于Xen虚拟化环境下的专用数据加密方法及加密卡 | |
CN101854353A (zh) | 一种基于fpga的多芯片并行加密方法 | |
CN106127059B (zh) | 一种arm平台上可信密码模块的实现和服务方法 | |
CN112035899B (zh) | 一种基于密码卡的数据通信***及方法 | |
CN112052483B (zh) | 一种密码卡的数据通信***及方法 | |
CN109104275A (zh) | 一种hsm设备 | |
US20230071723A1 (en) | Technologies for establishing secure channel between i/o subsystem and trusted application for secure i/o data transfer | |
CN106034120A (zh) | 一种多进程访问可信应用的方法和*** | |
CN106959929A (zh) | 一种多端口访问的存储器及其工作方法 | |
CN109729063A (zh) | 应用于加密机的信息处理方法及信息处理*** | |
CN107025146A (zh) | 一种文件生成方法、装置和*** | |
CN101442439B (zh) | 一种上报中断的方法和pci总线*** | |
CN212413188U (zh) | 一种车载安全网关 | |
CN106656484A (zh) | 一种pci密码卡驱动***及其实现方法 | |
CN111277594B (zh) | 一种适用于网络加密认证环境的配电主站测试***及方法 | |
CN211293972U (zh) | 一种加密卡 | |
CN107643938A (zh) | 数据传输方法、装置及存储介质 | |
CN116628717A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
CN109726564A (zh) | 应用于加密机的信息处理方法及信息处理*** | |
CN114979058A (zh) | 一种can多邮箱复用处理方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |