CN112652661A - 一种晶体管及其制备方法 - Google Patents
一种晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112652661A CN112652661A CN201910959540.5A CN201910959540A CN112652661A CN 112652661 A CN112652661 A CN 112652661A CN 201910959540 A CN201910959540 A CN 201910959540A CN 112652661 A CN112652661 A CN 112652661A
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- epitaxial layer
- metal
- layer
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 152
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 239000011229 interlayer Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000006798 recombination Effects 0.000 abstract description 19
- 238000005215 recombination Methods 0.000 abstract description 12
- 238000011084 recovery Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 6
- 150000001875 compounds Chemical class 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 229910052697 platinum Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种晶体管及其制备方法，包括依次贴合连接的金属漏极、衬底和外延层以及嵌设于所述外延层的正面结构；所述外延层内设有金属夹层，所述正面结构从所述外延层的正面向内延伸至穿过所述金属夹层。通过在外延层内设置金属夹层，金属夹层作为杂质原子掺杂在外延层内，而且正面结构嵌设入外延层内后穿过金属夹层，因此杂质原子可以形成复合中心，复合中心使晶体管内的非平衡载流子的复合过程从传统的直接复合改变为间接复合，这样减少了载流子的复合时间，进而减小了晶体管的反向恢复时间。
Description
技术领域
本发明涉及功率半导体器件技术领域，尤其涉及一种晶体管及其制备方法。
背景技术
功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)是一种用于处理高功率水平的特殊MOSFET,广泛应用于小于600V电压领域的开关器件。超结MOSFET在功率MOSFET上发展而来，采用超结的方法，大大提升MOSFET的击穿电压，同时降低其导通电阻。超结MOSFET一般采用多重外延、注入的方法制作，或者采用挖深槽的工艺制作，但是现有的超结MOSFET的自身二极管的反向恢复时间过长。
因此，需要提供一种晶体管及其制备方法来解决现有技术的不足。
发明内容
为了解决现有技术中晶体管的反向恢复时间过长的问题，本发明提供了一种晶体管及其制备方法。
本发明提供一种晶体管，包括依次贴合连接的金属漏极、衬底和外延层以及嵌设于所述外延层的正面结构；
所述外延层内设有金属夹层，所述正面结构从所述外延层的正面向内延伸至穿过所述金属夹层。
进一步的，所述外延层包括多个外延分层，相邻两个所述外延分层间均设有所述金属夹层，所述正面结构依次穿过全部的所述金属夹层；多个所述外延分层的掺杂类型和掺杂浓度均相同。
进一步的，所述外延层包括两个所述外延分层，两个所述外延分层间设有一个所述金属夹层。
进一步的，所述正面结构包括多个传导柱、多个栅极和多个源极；多个所述传导柱分别嵌设于所述外延层内，每个所述传导柱的正面均嵌设有一个所述源极，所述源极的正面、所述传导柱的正面和所述外延层的正面平齐，所述源极的正面、所述传导柱的正面和所述外延层的正面形成第一平面；多个所述栅极分别设于所述第一平面上，每个所述栅极连接两个所述源极；
所述传导柱的传导类型和所述外延层的掺杂类型相异。
进一步的，多个所述传导柱均匀分布于所述外延层内。
进一步的，所述正面结构还包括多个传导阱，多个所述传导阱一一对应地设于所述传导柱的周围，所述传导阱的正面与所述第一平面平齐，所述传导阱嵌设入所述外延层的深度小于所述传导柱嵌设入所述外延层的深度。
基于同一发明构思，本发明提供了一种晶体管制备方法，包括下述步骤：
金属夹层制备：于衬底的正面或外延分层的正面生长一个外延分层，从外延分层的正面扩散金属以形成嵌设于该外延分层内的金属夹层，从外延分层的正面填充传导分柱；
若金属夹层的个数满足预设要求，则进行下述外延分层制备的步骤，否则，重复一次或多次金属夹层制备的步骤直至金属夹层的个数满足预设要求后，进行下述外延分层制备的步骤，所述外延分层制备的步骤为：
于外延分层的正面生长一个新的外延分层，从新的外延分层的正面填充传导分柱。
进一步的，所述从外延分层的正面扩散金属以形成嵌设于该外延分层内的金属夹层包括：
通过磁控溅射工艺在外延分层的正面生长一个金属层；
通过酸刻蚀工艺将所述金属层进行清洗；
通过高温扩散工艺使外延分层上残留的金属扩散入外延分层的正面内以形成金属夹层。
进一步的，所述填充传导分柱包括：于所述外延分层的正面刻蚀一个或多个传导槽，分别向所述传导槽内填充半导体材料以形成传导分柱；
其中，于与衬底连接的外延分层上刻蚀的传导槽贯穿所述金属夹层且深度小于该外延分层的厚度，于其他外延分层上刻蚀的传导槽贯穿该外延分层；
其中，多个所述外延分层上的传导分柱的布置位置是相互一致的，多个外延分层上的同一位置处的传导分柱组成一个传导柱，多个所述外延分层组成外延层。
进一步的，所述外延分层制备的步骤之后，还包括：
分别于每个所述传导柱的周围注射、推阱半导体材料，形成传导阱；
于所述传导阱、传导柱和外延层的表面组成的第一平面上制备源极和栅极；
从所述衬底的背面做减薄处理至满足厚度要求，并于所述衬底的背面制备金属漏极。
本发明的技术方案与最接近的现有技术相比具有如下优点：
本发明提供的技术方案提供的晶体管，通过在外延层内设置金属夹层，金属夹层作为杂质原子掺杂在外延层内，而且正面结构嵌设入外延层内后穿过金属夹层，因此杂质原子可以形成复合中心，复合中心使晶体管内的非平衡载流子的复合过程从传统的直接复合改变为间接复合，这样减少了载流子的复合时间，进而减小了晶体管的反向恢复时间，当本发明提供的晶体管具体为超结MOSFET时，其自身二极管的反向恢复时间大大被缩短了。
附图说明
图1-10是本发明一个实施例提供的晶体管制备方法中各步骤的状态图。
其中，1-衬底；2-外延分层；3-金属夹层；4-传导槽；5-传导分柱；6-传导阱；7-源极；8-栅极；9-金属漏极。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图1-10并结合实施例来详细说明本申请。图1-10是本发明提供的晶体管制备方法中各步骤的状态图，图1-10所示的晶体管制备方法中的晶体管包括一个金属夹层；其中图10为晶体管制备完成的状态图，也就是晶体管的结构图。
如图10所示，本发明提供了一种晶体管，具体可为一种功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)，其包括依次贴合连接的金属漏极9、衬底1和外延层以及嵌设于外延层的正面结构；外延层内设有金属夹层3，正面结构从外延层的正面向内延伸至穿过金属夹层3。
晶体管内的非平衡载流子的复合主要为直接复合和间接复合两种形式，其中的直接复合是电子在导带和价带之间直接跃迁，引起电子和空穴的复合，其中的间接符合是电子和空穴通过禁带的能级即复合中心进行复合，晶体管内的杂质和缺陷在禁带中可以形成一定的能级，即复合中心的能级，本发明在外延层内设置金属夹层3，金属夹层3作为杂质原子掺杂在外延层内，而且正面结构嵌设入外延层内后穿过金属夹层3，因此杂质原子可以形成复合中心，复合中心使晶体管内的非平衡载流子的复合过程从传统的直接复合改变为间接复合，这样减少了载流子的复合时间，进而减小了晶体管的反向恢复时间，当本发明提供的晶体管具体为超结MOSFET时，其自身二极管的反向恢复时间大大被缩短了；金属夹层优选为铂层，且铂层通过扩散和热推进掺杂于外延层内。
在本发明的一些实施例中，外延层包括多个外延分层2，相邻两个外延分层2间均设有金属夹层3，正面结构依次穿过全部的金属夹层3；多个外延分层2的掺杂类型和掺杂浓度均相同。外延层内设置有一个或多个金属夹层3，设置一个金属夹层3时，则外延层被金属夹层3切割为两个外延分层2，设置多个金属夹层3时，则外延层被多个金属夹层3切割为至少三个外延分层2，而且当设置多个金属夹层3时，正面结构嵌设的深度足以依次穿过每个金属夹层3，多个外延分层2和其间的金属夹层3在生长时逐层生长，且多个金属夹层3均为同一金属(例如均为铂)，而且多个金属夹层3的厚度和浓度均相同，多个外延分层2的掺杂类型相同(例如掺杂类型均为N型，同时衬底1亦为N型衬底1)，掺杂浓度相同。
在本发明的一些实施例中，外延层包括两个外延分层，两个外延分层间设有一个金属夹层3。设置一层金属夹层3能够形成复合中心，减少载流子的复合时间，减小晶体管的反向恢复时间，而且不会过多增加晶体管的厚度，而且相较于传统的外延层所增加的制备工作量也不是很多，基本在原来的成本和效率的基础上，可以完成减小晶体管的反向恢复时间的效果。
在本发明的一些实施例中，正面结构包括多个传导柱、多个栅极8和多个源极7；多个传导柱分别嵌设于外延层内，每个传导柱的正面均嵌设有一个源极7，源极7的正面、传导柱的正面和外延层的正面平齐，源极7的正面、传导柱的正面和外延层的正面形成第一平面；多个栅极8分别设于第一平面上，每个栅极8连接两个源极7；传导柱的传导类型和外延层的掺杂类型相异。传导柱即为填充于外延层的槽内的具有一定传导类型的半导体材料，而且其传导类型与外延层相异，例如外延层为N型传导类型的半导体材料时，则传导柱为填充的P型传导类型的半导体材料，传导柱的结构与布置位置、源极7的结构与布置位置和栅极8的结构与布置位置以及上述这些机构间的连接关系均可参考现有技术中的晶体管，而且上述技术内容均为本领域的普通技术人员可知的，在此不在做过多的赘述。
在本发明的一些实施例中，多个传导柱均匀分布于外延层内。传导柱均匀布置，能够进一步降低其导通电阻，提升其击穿电压。
在本发明的一些实施例中，正面结构还包括多个传导阱6，多个传导阱6一一对应地设于传导柱的周围，传导阱6的正面与第一平面平齐，传导阱6嵌设入外延层的深度小于传导柱嵌设入外延层的深度。传导阱6为从外延层注入并推阱的半导体材料，其环绕布置在传导柱的周围，其推阱的深度小于传导柱，不接触金属夹层3，而且形成其的半导体材料与传导柱的半导体材料为同一传导类型。
根据上述实施例的晶体管还可以包括其他的必要组件或结构，并且对应的布置位置和连接关系均可参考现有技术中的晶体管，各未述及结构的连接关系、操作及工作原理对于本领域的普通技术人员来说是可知的，在此不再详细描述。
基于同一发明构思，本发明提供了一种晶体管制备方法，包括下述步骤：
S1:如图1至图4所示为金属夹层3制备的步骤：于衬底1的正面或外延分层2的正面生长一个外延分层2(如图1所示)，从外延分层2的正面扩散金属以形成嵌设于该外延分层2内的金属夹层3(如图2所示)，从外延分层2的正面填充传导分柱5(如图3和图4所示)；
其中，本步骤实施前还需要准备N+衬底1，其掺杂浓度在1e15以上，厚度大于500um，其中掺杂有磷；本步骤中生成外延分层2通过化学气象外延的工艺进行生长；
本步骤中，从外延分层2的正面扩散金属以形成嵌设于该外延分层2内的金属夹层3具体包括：
首先，通过磁控溅射工艺在外延分层2的正面生长一个厚度为100-200埃的金属层；
然后，使用王水、通过酸刻蚀工艺将金属层进行清洗，清洗之后设于外延层上的金属被去除，但会有一些金属(5％-20％)残留于外延层内或表面上，残留的这一部分金属作为后续扩散的金属源；
最后，通过高温扩散工艺使外延分层2上残留的金属扩散入外延分层2的正面内，由于金属(尤其铂)在硅(外延层的主要成分为单晶硅)中的扩散速度非常快，所以需要先将金属(例如铂)去除然后进行金属扩散工艺；此时扩散温度应控制在800-900℃，时间控制在20-40min，其中温度在850℃扩散效果最佳，时间控制在30min效果最佳；扩铂完成后，形成于外延分层2内的金属夹层3就会在外延分层2内引入深复合中心；
本步骤中，填充传导分柱5具体包括：于外延分层2的正面刻蚀一个或多个传导槽4(如图3所示)，分别向传导槽4内填充半导体材料以形成传导分柱5(如图4所示)；其中，于与衬底1连接的外延分层2上刻蚀的传导槽4贯穿金属夹层3且深度小于该外延分层2的厚度，于其他外延分层2上刻蚀的传导槽4贯穿该外延分层2；其中，多个外延分层2上的传导分柱5的布置位置是相互一致的，多个外延分层2上的同一位置处的传导分柱5组成一个传导柱，多个外延分层2组成外延层；其中，刻蚀传导槽4的操作选用干法刻蚀工艺，传导槽4即为用于填充半导体材料的预设槽；其中，填充半导体材料以形成传导分柱5具体可以为通过在传导槽4内填充P型半导体材料形成P型传导分柱(或简称为P分柱)，这些P型传导分柱与外延分层间隔形成超结结构。
S2:若金属夹层3的个数满足预设要求，则进行如图5至7所示的外延分层2制备的步骤(图1至图10所示的制备方法即为此情况)，否则，重复一次或多次金属夹层3制备的步骤直至金属夹层3的个数满足预设要求后，进行如图5至7所示的外延分层2制备的步骤，外延分层2制备的步骤为：于外延分层2的正面生长一个新的外延分层2(如图5所示)，从新的外延分层2的正面填充传导分柱5(如图6和图7所示)。
如图8至10所示，外延分层2制备的步骤之后，还包括：分别于每个传导柱的周围注射、推阱半导体材料，形成传导阱6(如图8所示)；于传导阱6、传导柱和外延层的表面组成的第一平面上制备源极7和栅极8(如图9所示)；从衬底1的背面做减薄处理至满足厚度要求，并于衬底1的背面制备金属漏极9(如图10所示)。
根据上述实施例的晶体管的制备方法中提到的化学气象外延的工艺、磁控溅射工艺、酸刻蚀工艺、高温扩散工艺、高温扩散工艺、填充半导体材料的工艺、注射和推阱半导体材料的工艺、制备源极7、栅极8和金属漏极9的工艺均为本领域的常见的成熟的工艺，本领域普通技术人员可参照现有技术进行实行，在此不在做详细描述。
根据上述实施例的晶体管的制备方法还可以包括其他的必要步骤，并且对应的步骤实现方式和顺序均可参考现有技术，对于本领域的普通技术人员来说是可知的，在此不再详细描述。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种晶体管，其特征在于，包括依次贴合连接的金属漏极(9)、衬底(1)和外延层以及嵌设于所述外延层的正面结构；
所述外延层内设有金属夹层(3)，所述正面结构从所述外延层的正面向内延伸至穿过所述金属夹层(3)。
2.根据权利要求1所述的晶体管，其特征在于，所述外延层包括多个外延分层(2)，相邻两个所述外延分层(2)间均设有所述金属夹层(3)，所述正面结构依次穿过全部的所述金属夹层(3)；多个所述外延分层(2)的掺杂类型和掺杂浓度均相同。
3.根据权利要求2所述的晶体管，其特征在于，所述外延层包括两个所述外延分层，两个所述外延分层间设有一个所述金属夹层(3)。
4.根据权利要求1所述的晶体管，其特征在于，所述正面结构包括多个传导柱、多个栅极(8)和多个源极(7)；多个所述传导柱分别嵌设于所述外延层内，每个所述传导柱的正面均嵌设有一个所述源极(7)，所述源极(7)的正面、所述传导柱的正面和所述外延层的正面平齐，所述源极(7)的正面、所述传导柱的正面和所述外延层的正面形成第一平面；多个所述栅极(8)分别设于所述第一平面上，每个所述栅极(8)连接两个所述源极(7)；
所述传导柱的传导类型和所述外延层的掺杂类型相异。
5.根据权利要求4所述的晶体管，其特征在于，多个所述传导柱均匀分布于所述外延层内。
6.根据权利要求4所述的晶体管，其特征在于，所述正面结构还包括多个传导阱(6)，多个所述传导阱(6)一一对应地设于所述传导柱的周围，所述传导阱(6)的正面与所述第一平面平齐，所述传导阱(6)嵌设入所述外延层的深度小于所述传导柱嵌设入所述外延层的深度。
7.一种晶体管制备方法，其特征在于，包括下述步骤：
金属夹层(3)制备：于衬底(1)的正面或外延分层(2)的正面生长一个外延分层(2)，从外延分层(2)的正面扩散金属以形成嵌设于该外延分层(2)内的金属夹层(3)，从外延分层(2)的正面填充传导分柱(5)；
若金属夹层(3)的个数满足预设要求，则进行下述外延分层(2)制备的步骤，否则，重复一次或多次所述金属夹层(3)制备的步骤直至金属夹层(3)的个数满足预设要求后，进行下述外延分层(2)制备的步骤，所述外延分层(2)制备的步骤为：
于外延分层(2)的正面生长一个新的外延分层(2)，从新的外延分层(2)的正面填充传导分柱(5)。
8.根据权利要求7所述的晶体管制备方法，其特征在于，所述从外延分层(2)的正面扩散金属以形成嵌设于该外延分层(2)内的金属夹层(3)包括：
通过磁控溅射工艺在外延分层(2)的正面生长一个金属层；
通过酸刻蚀工艺将所述金属层进行清洗；
通过高温扩散工艺使外延分层(2)上残留的金属扩散入外延分层(2)的正面内以形成金属夹层(3)。
9.根据权利要求7所述的晶体管制备方法，其特征在于，所述填充传导分柱(5)包括：于所述外延分层(2)的正面刻蚀一个或多个传导槽(4)，分别向所述传导槽(4)内填充半导体材料以形成传导分柱(5)；
其中，于与衬底(1)连接的外延分层(2)上刻蚀的传导槽(4)贯穿所述金属夹层(3)且深度小于该外延分层(2)的厚度，于其他外延分层(2)上刻蚀的传导槽(4)贯穿该外延分层(2)；
其中，多个所述外延分层(2)上的传导分柱(5)的布置位置是相互一致的，多个外延分层(2)上的同一位置处的传导分柱(5)组成一个传导柱，多个所述外延分层(2)组成外延层。
10.根据权利要求9所述的晶体管制备方法，其特征在于，所述外延分层(2)制备的步骤之后，还包括：
分别于每个所述传导柱的周围注射、推阱半导体材料，形成传导阱(6)；
于所述传导阱(6)、传导柱和外延层的表面组成的第一平面上制备源极(7)和栅极(8)；
从所述衬底(1)的背面做减薄处理至满足厚度要求，并于所述衬底(1)的背面制备金属漏极(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910959540.5A CN112652661A (zh) | 2019-10-10 | 2019-10-10 | 一种晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910959540.5A CN112652661A (zh) | 2019-10-10 | 2019-10-10 | 一种晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112652661A true CN112652661A (zh) | 2021-04-13 |
Family
ID=75343431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910959540.5A Pending CN112652661A (zh) | 2019-10-10 | 2019-10-10 | 一种晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652661A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283799A1 (en) * | 2008-05-13 | 2009-11-19 | Infineon Technologies Ag | Reduced Free-Charge Carrier Lifetime Device |
| CN103035676A (zh) * | 2011-09-28 | 2013-04-10 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| CN104934465A (zh) * | 2015-05-12 | 2015-09-23 | 电子科技大学 | 一种超结结构的制备方法 |
| CN105122458A (zh) * | 2013-09-18 | 2015-12-02 | 富士电机株式会社 | 半导体装置及其制造方法 |
| CN106062966A (zh) * | 2014-09-04 | 2016-10-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN107408576A (zh) * | 2015-09-16 | 2017-11-28 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US20190074352A1 (en) * | 2007-08-02 | 2019-03-07 | Infineon Technologies Austria Ag | Method for Producing a Semiconductor Body Having a Recombination Zone, Semiconductor Component Having a Recombination Zone, and Method for Producing such a Semiconductor Component |
| CN109994383A (zh) * | 2017-12-18 | 2019-07-09 | 英飞凌科技股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
-
2019
- 2019-10-10 CN CN201910959540.5A patent/CN112652661A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190074352A1 (en) * | 2007-08-02 | 2019-03-07 | Infineon Technologies Austria Ag | Method for Producing a Semiconductor Body Having a Recombination Zone, Semiconductor Component Having a Recombination Zone, and Method for Producing such a Semiconductor Component |
| US20090283799A1 (en) * | 2008-05-13 | 2009-11-19 | Infineon Technologies Ag | Reduced Free-Charge Carrier Lifetime Device |
| CN103035676A (zh) * | 2011-09-28 | 2013-04-10 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| CN105122458A (zh) * | 2013-09-18 | 2015-12-02 | 富士电机株式会社 | 半导体装置及其制造方法 |
| CN106062966A (zh) * | 2014-09-04 | 2016-10-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN104934465A (zh) * | 2015-05-12 | 2015-09-23 | 电子科技大学 | 一种超结结构的制备方法 |
| CN107408576A (zh) * | 2015-09-16 | 2017-11-28 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN109994383A (zh) * | 2017-12-18 | 2019-07-09 | 英飞凌科技股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102804386B (zh) | 半导体器件 | |
| US8129783B2 (en) | Lateral power MOSFET with high breakdown voltage and low on-resistance | |
| US9455345B2 (en) | Method and apparatus for power device with depletion structure | |
| TWI588990B (zh) | 含有利用傾斜注入工藝製備的超級結結構的半導體器件 | |
| CN102947928B (zh) | 半导体器件及其制造方法 | |
| US20060006458A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP6864288B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| WO2011033550A1 (ja) | 半導体装置 | |
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| JP2008053397A (ja) | 半導体装置及びその製造方法 | |
| CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN102354685A (zh) | 包括功率二极管的集成电路 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| JP6766522B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN112652661A (zh) | 一种晶体管及其制备方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN104979214B (zh) | 一种超结结构的制备方法 | |
| JP6092680B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210413 |
|
| RJ01 | Rejection of invention patent application after publication |