CN112559428A - 一种基于PCIe的HDLC控制器的FPGA芯片 - Google Patents

一种基于PCIe的HDLC控制器的FPGA芯片 Download PDF

Info

Publication number
CN112559428A
CN112559428A CN202011519806.3A CN202011519806A CN112559428A CN 112559428 A CN112559428 A CN 112559428A CN 202011519806 A CN202011519806 A CN 202011519806A CN 112559428 A CN112559428 A CN 112559428A
Authority
CN
China
Prior art keywords
hdlc
fpga
pcie
hdlc controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011519806.3A
Other languages
English (en)
Inventor
黄毅
李明远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Easy Electronic Technology Co Ltd
Original Assignee
Suzhou Easy Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Easy Electronic Technology Co Ltd filed Critical Suzhou Easy Electronic Technology Co Ltd
Priority to CN202011519806.3A priority Critical patent/CN112559428A/zh
Publication of CN112559428A publication Critical patent/CN112559428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种基于PCIe的HDLC控制器的FPGA芯片，HDLC控制器采用FPGA实现，FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯；本发明的有益效果是，能够替代ASIC芯片在HDLC控制器中的使用，使用效果好，并且能够支持多路相互独立的通讯，通信方式更佳，能够在不耽误工作的前提下，多路通讯不同的内容。

Description

一种基于PCIe的HDLC控制器的FPGA芯片
技术领域
本发明涉及FPGA芯片技术领域，特别是一种基于PCIe的HDLC控制器的FPGA芯片。
背景技术
HDLC协议是通信领域中应用最广泛的协议之一,它是面向bit的高级数据链路控制规程，具有差错检测功能强大、高效和同步传输的特点,HDLC控制器目前使用的是ASIC芯片，但是该芯片存在开发时间长的缺陷，并且芯片在使用过程中一旦出现技术缺陷，该缺陷解决起来也比较困难；
鉴于上述情况，有必要对现有的HDLC控制器的使用芯片加以改进，使其能够适应现在对HDLC控制器正常使用的需要。
发明内容
由于目前HDLC控制器使用的芯片通常为ASIC芯片，该芯片虽然能够达到相关目的，但是其存在开发时间长以及检修困难的问题，因此我们在现有技术缺陷的基础上设计了一种FPGA芯片，能够解决HDLC控制器的功能，并且能够支持多路相互独立的通讯，便于人们进行使用。
实现上述目的本发明的技术方案为，一种基于PCIe的HDLC控制器的FPGA芯片，HDLC控制器采用FPGA实现，FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：
(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；
(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯。
对本技术方案的进一步补充，FPGA芯片工作包括以下步骤：首先通过HDLC协议传输单元实现DMA访问，然后通过数据缓存单元能够接收或取出数据；接着数据通过bit处理，转成多路相互独立的通讯，然后时隙映射，最后串口发送。
对本技术方案的进一步补充，步骤(2)中，FPGA能够将PCIe总线转成4路相互独立的E1通讯。
对本技术方案的进一步补充，FPGA采用紫光同传的28ns制程的logos2。
对本技术方案的进一步补充，FPGA采用Xilinx的A7系列。
其有益效果在于，能够替代ASIC芯片在HDLC控制器中的使用，使用效果好，并且能够支持多路相互独立的通讯，通信方式更佳，能够在不耽误工作的前提下，多路通讯不同的内容；采用模块化设计，使得各模块移植到新的总线接口上更简单，重复使用起来更为方便。
附图说明
图1是本发明的整体工作流程示意图；
图2是本发明FPGA芯片工作流程示意图；
具体实施方式
目前由于市场上正常使用HDLC控制器时通常应用的是ASIC的芯片，但是该种芯片使用起来一些缺陷，比如开发时间长，并且维修困难，通讯只能单路，人们使用起来较为不便，因此我们设计了一种基于PCIe的HDLC控制器的FPGA芯片，能够支持多路相互独立的通讯，通信方式更佳。
为了便于本领域技术人员对本技术方案更加清楚，下面将详细阐述本发明的技术方案：一种基于PCIe的HDLC控制器的FPGA芯片，HDLC控制器采用FPGA实现，目前人们对于FPGA常采用的是Xilinx的A7系列，使用效果比较好，但是该系列是国外技术，并且是长期垄断的过程；为了在不影响HDLC控制器的正常使用时，我们设计了一种新型的FPGA芯片，其能够替代国外的技术，并且避免国外FPGA的垄断，即FPGA采用紫光同传的28ns制程的logos2，能够基本实现国外FPGA芯片的技术，不影响HDLC的正常使用；FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：
(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；
(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯。
对本技术方案的进一步补充，FPGA芯片工作包括以下步骤：首先通过HDLC协议传输单元实现DMA访问，然后通过数据缓存单元能够接收或取出数据；接着数据通过bit处理，转成多路相互独立的通讯，然后时隙映射，最后串口发送。
对本技术方案的进一步补充，步骤(2)中，FPGA能够将PCIe总线转成4路相互独立的E1通讯。
上述技术方案仅体现了本发明技术方案的优选技术方案，本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理，属于本发明的保护范围之内。

Claims (5)

1.一种基于PCIe的HDLC控制器的FPGA芯片，其特征在于，HDLC控制器采用FPGA实现，FPGA包括包括HDLC协议传输单元、数据缓存单元和主控单元；HDLC协议传输单元包括HDLC数据发送模块和HDLC数据接收模块；HDLC控制器工作时包括以下步骤：
(1)HDLC控制模块中断信号申请上位机相应,其中PCIe与上位机、HDLC控制器相连，用于将内部总线行为转换到PCIe总线行为；
(2)FPGA为转换芯片，将PCIe总线转成多路相互独立的E1通讯。
2.根据权利要求1所述的一种基于PCIe的HDLC控制器的FPGA芯片，其特征在于，FPGA芯片工作包括以下步骤：首先通过HDLC协议传输单元实现DMA访问，然后通过数据缓存单元能够接收或取出数据；接着数据通过bit处理，转成多路相互独立的通讯，然后时隙映射，最后串口发送。
3.根据权利要求2所述的一种基于PCIe的HDLC控制器的FPGA芯片，其特征在于，步骤(2)中，FPGA能够将PCIe总线转成4路相互独立的E1通讯。
4.根据权利要求1所述的一种基于PCIe的HDLC控制器的FPGA芯片，其特征在于，FPGA采用紫光同传的28ns制程的logos2。
5.根据权利要求1所述的一种基于PCIe的HDLC控制器的FPGA芯片，其特征在于，FPGA采用Xilinx的A7系列。
CN202011519806.3A 2020-12-21 2020-12-21 一种基于PCIe的HDLC控制器的FPGA芯片 Pending CN112559428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011519806.3A CN112559428A (zh) 2020-12-21 2020-12-21 一种基于PCIe的HDLC控制器的FPGA芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011519806.3A CN112559428A (zh) 2020-12-21 2020-12-21 一种基于PCIe的HDLC控制器的FPGA芯片

Publications (1)

Publication Number Publication Date
CN112559428A true CN112559428A (zh) 2021-03-26

Family

ID=75031638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011519806.3A Pending CN112559428A (zh) 2020-12-21 2020-12-21 一种基于PCIe的HDLC控制器的FPGA芯片

Country Status (1)

Country Link
CN (1) CN112559428A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258146A (zh) * 1998-07-24 2000-06-28 休斯电子公司 时分复用缓冲
CN1467970A (zh) * 2002-07-08 2004-01-14 华为技术有限公司 在通讯中央处理器上实现多种协议处理的方法
CN1984148A (zh) * 2006-05-15 2007-06-20 华为技术有限公司 实现高层数据链路控制的装置及方法
CN101051879A (zh) * 2007-04-06 2007-10-10 华为技术有限公司 低速业务复用及解复用的方法和装置
CN102510351A (zh) * 2011-09-26 2012-06-20 迈普通信技术股份有限公司 一种数据通信总线的收发数据方法
CN102611615A (zh) * 2012-02-16 2012-07-25 珠海市佳讯实业有限公司 一种基于fpga的一体化***
CN202503528U (zh) * 2012-03-28 2012-10-24 广东宜通世纪科技股份有限公司 信令链路接入和识别的装置
CN105262659A (zh) * 2015-11-02 2016-01-20 日立永济电气设备（西安）有限公司 基于fpga芯片的hdlc协议控制器
CN105302753A (zh) * 2015-11-13 2016-02-03 中国电子科技集团公司第五十四研究所 一种基于fpga和fifo芯片的多通道hdlc数据处理装置
CN110224789A (zh) * 2019-06-10 2019-09-10 哈尔滨工业大学 一种基于fpga的多模式hdlc控制器
CN110932810A (zh) * 2019-11-28 2020-03-27 江苏久高电子科技有限公司 一种基于fpga的数字复分方法及数字复分***

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258146A (zh) * 1998-07-24 2000-06-28 休斯电子公司 时分复用缓冲
CN1467970A (zh) * 2002-07-08 2004-01-14 华为技术有限公司 在通讯中央处理器上实现多种协议处理的方法
CN1984148A (zh) * 2006-05-15 2007-06-20 华为技术有限公司 实现高层数据链路控制的装置及方法
CN101051879A (zh) * 2007-04-06 2007-10-10 华为技术有限公司 低速业务复用及解复用的方法和装置
CN102510351A (zh) * 2011-09-26 2012-06-20 迈普通信技术股份有限公司 一种数据通信总线的收发数据方法
CN102611615A (zh) * 2012-02-16 2012-07-25 珠海市佳讯实业有限公司 一种基于fpga的一体化***
CN202503528U (zh) * 2012-03-28 2012-10-24 广东宜通世纪科技股份有限公司 信令链路接入和识别的装置
CN105262659A (zh) * 2015-11-02 2016-01-20 日立永济电气设备（西安）有限公司 基于fpga芯片的hdlc协议控制器
CN105302753A (zh) * 2015-11-13 2016-02-03 中国电子科技集团公司第五十四研究所 一种基于fpga和fifo芯片的多通道hdlc数据处理装置
CN110224789A (zh) * 2019-06-10 2019-09-10 哈尔滨工业大学 一种基于fpga的多模式hdlc控制器
CN110932810A (zh) * 2019-11-28 2020-03-27 江苏久高电子科技有限公司 一种基于fpga的数字复分方法及数字复分***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘卓才等: "大容量SDH信令采集的FPGA实现", 《信息通信》 *

Similar Documents

Publication Publication Date Title
CN103905281A (zh) 可互换实现网络控制器与网络终端功能的fc-ae-1553总线节点卡
CN103178872B (zh) 通过以太网延长usb***传输距离的方法及装置
CN203224621U (zh) 基于pci-e总线的天气雷达高速数据传输装置
CN106528486A (zh) 一种串口数据交换的方法
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN111131933B (zh) 一种fc双冗余交换机配置管理装置及配置管理方法
CN107579894B (zh) 一种基于fpga的ebr1553总线协议实现装置
CN108039041A (zh) 一种高速4g集中器通信模块、用电信息采集***及方法
CN202111737U (zh) 网管增强型e1/eth协议转换器
CN112559428A (zh) 一种基于PCIe的HDLC控制器的FPGA芯片
CN101702839B (zh) Ir接口主备链路倒换功能实现装置及方法
CN108132898A (zh) 多路通讯控制方法及通讯盒
CN102023959A (zh) 一种基于usb-hid协议的通信转换桥接装置
CN108845516A (zh) 一种信息采集及数据智能转换装置
CN212183548U (zh) 一种IEC61850协议与Modbus协议转接板
CN203522744U (zh) 多业务光接入设备
CN112637197A (zh) 一种基于hdlc控制器的多通路复用
CN203933026U (zh) 基于fpga和rs485通信的tsc***
CN214067776U (zh) 一种新型多用途通信转换接口
CN206863938U (zh) 一种带断点续传的数据通讯机
CN112187766A (zh) Modbus协议转换终端配置方法及Modbus协议转换终端
CN109818941A (zh) 实现10ge接口设备支持25ge接口的***及方法
CN219246070U (zh) 一种usb host转rs232串口转换装置
CN203596924U (zh) 应用于移动通信的网络适配器
CN214253208U (zh) 一种双冗余串口控制器ip核

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210326

RJ01 Rejection of invention patent application after publication