CN112543349B - 一种多端口高速数据同步传输方法 - Google Patents

Abstract

一种多端口高速数据同步传输方法，属于吉比特高速数据传输技术领域。该方法包括以下步骤：1、根据有效载荷数据量和传输速率对数据帧结构进行设计；2、建立传输帧结构中的链路开销码字；3、计算一个数据传输帧的字节长度；4、利用同步信号进行多端口同步发送处理。该方法能够实现多种数据传输帧类型判决和多端口数据同步发送能力，由于采用了自定义的轻量级传输协议，从而具有较高的有效载荷数据占比率，且帧结构中有效载荷数据量和开销码字等参数配置灵活，适用于传输速率不同、端口数量不同的高速数据传输***，应用范围广。

Description

一种多端口高速数据同步传输方法

技术领域

本发明涉及一种多端口高速数据同步传输方法，特别涉及一种多端口高速数据同步传输方法，可应用在数字透明处理器***、高通量卫星***，以及各种多点对多点的高速数据传输***中，属于吉比特高速数据传输技术领域。

背景技术

数字透明处理器***相比于模拟透明处理器***，具有端口数据量多、单端口带宽大、单端口信道化子带规模大、子带交换灵活性强等特点，能够支持任意子信道间子带数据交换的功能。这些特点使得多端口超大容量子带路由交换过程中存在交换数据量大、数据速率高的特点，传输的数据总量高达几十，甚至上百Gbps。目前的硬件水平难以在单端口内承担如此庞大规模的数据传输，往往是将其拆分到多端口后，再完成数据传输。为了满足产品小型化要求，需要尽可能减少拆分后的数据链路数量，这就要求尽可能提高每条数据链路上的传输能力，因此设计稳健性高的链路传输帧格式非常重要。在数字透明处理器的多端***换过程中，来自外部输入的子带传输数据具有多种不同的帧类型，在传输过程中，需要严格确保接收端帧类型的顺序与发送端保持一致，这样才能保证交换前后子带顺序不会出现错位等异常状态。在交换端接收的多端口子带数据必须来自同一帧的发送数据，为了保证多端口接收的子带数据同步，需要进行多端口的同步接收处理。数据传输过程中，造成多端口数据接收不同步的原因主要分为两部分：一是发送端多端口不同步；二是多端口数据传输路径中时延不一致。针对多端口链路接收不同步问题，可以在接收端采用同步机制进行处理，但同步机制的处理能力有限，为了降低接收端同步机制的复杂度，需要尽可能地保证多端口的数据在发送端保持同步。数字透明处理器***中的数据传输过程存在帧类型判决和多端口同步两个问题，为了降低链路传输帧结构的开销和发送端缓存区的存储空间，以达到提高链路有效数据传输速率和降低***功耗的目的，本专利给出了一种多端口高速数据同步传输方法，能够在不增加开销码字的情况下将帧类型判决与链路码字同步同时完成，并且具备多端口数据发送同步能力，极大地降低了接收端同步处理的复杂度，减少了链路传输过程中的额外开销。现有的高速数据传输方法大多采用主流的数据帧格式，无法完美契合数字透明处理器的***需求，导致***的硬件结构设计具有较多冗余，从而使得硬件平台的通用性较低，缩小了***的适用范围。

文献1：“板间高速数据传输接口的设计与实现”(滑莎，李锋，无线电工程，2017年第47卷11期)给出了基于aurora串行传输协议的板间高速率数据传输方法，能够满足数据传输过程中的大容量和高速率需求。然而aurora协议对于数字透明处理器***而言具有较大的链路开销，该协议在XILINX公司的FPGA平台上具有较好的通用性，而在ASIC等平台无法适用。aurora协议本身对数据帧类型不加区分，需要增加额外的开销码进行帧类型判决，因此在数字透明处理器***中的协议有效率较低。

文献2：“一种板间高速传输***的设计与实现”(刘丽格，李天保，无线电通信技术，2011年第37卷4期)给出了高速并行数据传输总线的实现原理和具体方案，该方法采用并行传输线，在高传输速率下对硬件设计提出了严格的等长布线要求，且硬件连线多，不易实现产品小型化。该方法适用于点对点数据传输，无法应用在多端口的数据传输***中。

文献3：“基于FPGA的多通道高速传输链路的实现”(贾建超，西安电子科技大学，2014年)给出了基于PCI Express总线结构的高速数据传输方法，该方法侧重考虑物理层并串转换模块的具体实现，对链路层数据帧格式、数据帧类型判决以及多端口数据同步等问题没有进行详细分析。

文献4：一种基于SPI串行外设接口协议实现板间通信的***(CN201520537432.6)给出了一种基于SPI协议的传输***，该方法通过第三方主控板实现数据传输，该架构与数字透明处理器***中的数据传输应用场景不同。

以上4个现有技术的文献给出了在不同场景、不同硬件平台、采用不同的传输协议时高速数据的传输方法，都是采用了现有的主流通信协议，且没有数据帧类型判决和多端口同步的应用需求。例如文献1中是利用aurora协议实现数据传输，但该协议依赖于XILINX公司的FPGA平台，对采用其他硬件平台的***不适用。文献2、4的数据传输应用场景与数字透明处理器***差异较大，文献3侧重分析物理层传输方法，未考虑到链路层数据帧的处理需求。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种多端口高速数据同步传输方法，能够在不增加额外开销的情况下完成数据帧类型判决，并且具备多端口同步发送能力，由于在该方法设计的数据帧格式中增加了补丁码，因此能够适用于任意数据位宽的有效传输载荷。此外，由于该方法不依托于特定的某一种硬件平台，因此能够兼容多种***设计，应用范围广。

本发明的技术解决方案是：一种多端口高速数据同步传输方法，包括如下步骤：

步骤(1)、确定数据传输链路中有效载荷的数据量N和数据位宽B，调整载荷数据补丁的字节长度M；

步骤(2)、根据步骤(1)确定的有效载荷数据量，确定数据传输帧结构；

步骤(3)、确定步骤(2)帧结构中的链路开销码字；

步骤(4)、根据所述数据传输帧结构和链路开销码字计算每帧数据的字节长度；

步骤(5)、根据数据传输速率S计算多端口同步控制信号的周期T；

步骤(6)、根据步骤(2)中的数据传输帧结构完成发送数据的组帧，多个端口的帧数据在同步信号的控制下完成同步发送。

进一步地，所述链路开销码字包括帧头、帧序号、帧尾、校验码、补丁码及空闲码；其中帧序号是当前帧的传输序号；校验码是当前帧数据的校验结果；补丁码用于链路传输位宽匹配；帧头、帧尾及空闲码均为4字节长度，且每帧数据中包含两个空闲码。

进一步地，所述空闲码的编码方式为1个K码加3个D码。

进一步地，所述每帧数据的字节长度中，链路开销码共有24个字节，每帧数据共有L个字节，其中L＝N+M+24。

进一步地，所述多端口同步控制信号的周期T为T＝8L/S。

进一步地，所述调整载荷数据补丁的字节长度M，使得打上补丁后的载荷数据长度满足N+M＝pk，其中k＝1,2,3...，p是以字节为单位的链路传输数据位宽。

进一步地，所述步骤(1)中，有效载荷的数据位宽为任意，在将其组帧到链路传输帧结构中时，根据进行位宽转换后的位宽确定补丁码的长度。

进一步地，所述多个端口的帧数据在同步信号的控制下完成同步发送，具体为：利用同步信号控制多个端口的发送缓存区读取时刻，通过在同步信号的边沿处，即上升沿或者下降沿，同时读取多个端口的发送缓存区，从而完成多个端口的数据同步发送。

本发明与现有技术相比的优点在于：

(1)本发明采用4字节长度的开销码，其中高位的1个字节用于链路码字同步，低位的3个字节用于帧类型的判决，同时具备了链路同步和帧类型判决两个功能；

(2)本发明采用同步控制信号完成了多端口的数据同步发送处理，且传输的数据帧结构与硬件平台不相关，具有较强的平台兼容性和应用场景适应性。

附图说明

图1为本发明设计的数据传输帧结构示意图；

图2为本发明设计的开销码(帧头、帧尾、空闲码)的4字节格式；

图3为本发明中数据发送组帧和数据接收解帧的过程示意图；

图4为本发明中数据帧的发送流程图；

图5为本发明中多端口同步控制信号与端口的关系示意图；

图6为本发明中同步控制信号与数据帧结构的关系示意图。

具体实施方式

为了更好的理解上述技术方案，下面通过附图以及具体实施例对本申请技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

以下结合说明书附图对本申请实施例所提供的一种多端口高速数据同步传输方法做进一步详细的说明，具体实现方式可以包括(如图1～图6所示)：

(1)、确定数据传输链路中有效载荷的数据量N和数据位宽B，然后调整载荷数据补丁的字节长度M，使得打上补丁后的载荷数据长度满足N+M＝pk，其中k＝1,2,3...，p是以字节为单位的链路传输数据位宽，一般p＝2,4,8；

(2)、根据步骤(1)确定的有效载荷数据量，定义数据传输帧结构；

(3)、确定步骤(2)帧结构中的链路开销码字，包括帧头、帧序号、帧尾、校验码、补丁码及空闲码；其中帧序号是当前帧的传输序号；校验码是当前帧数据的校验结果，可以根据实际需求采用校验方式；补丁码用于链路传输位宽匹配，无实际含义；帧头、帧尾及空闲码均为4字节长度，且每帧数据中包含两个空闲码，采用统一的编码格式，即1个K码加3个D码的方式；

(4)、结合步骤(2)和步骤(3)，计算每帧数据的字节长度，其中链路开销码共有24个字节，每帧数据共有L个字节，其中L＝N+M+24；

(5)、根据数据传输速率S(Gbps)计算多端口同步控制信号的周期T(ns)，其中T＝8L/S；

(6)、根据步骤(2)中的传输帧结构完成发送数据的组帧，多个端口的帧数据在同步信号的控制下完成同步发送；

进一步，在本申请实施例所提供的方案中，步骤(1)中，由于在有效载荷数据末尾附加了补丁码，因此有效载荷的数据位宽可以是任意的，在将其组帧到链路传输帧结构中时，仅需要进行位宽转换，并根据转换后的位宽确定补丁码的长度。

进一步，上述的多端口高速数据同步传输方法，在步骤(2)中，定义的数据传输帧结构需要根据实际需求的数据传输速率和数据传输量对载荷数据的字节长度进行相应地调整。

优选的，上述的多端口高速数据同步传输方法，在步骤(3)中，链路的开销码字，即帧头、帧尾、空闲码，采用1个K码附加3个D码的方式，在完成链路码字同步的同时，能够对数据传输帧类型进行判决，理论上3个D码可以支持8种不同类型的帧数据判决。

可选的，上述的多端口高速数据同步传输方法，在步骤(5)中，为实现多端口数据的同步发送，设计的同步控制信号的周期与数据帧长度、数据传输速率存在固定关系式，即T＝8L/S，其中L是以字节为单位的数据帧长度，S是以Gbps为单位的数据传输速率。

进一步，在一种可能实现的方式中，上述的多端口高速数据同步传输方法，在步骤(6)中，同步控制信号与数据帧结构具有特定的发送关系，多个端口的同步控制信号保持一致，在该信号的控制下，多个端口同步进行数据帧的发送处理。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (6)

1.一种多端口高速数据同步传输方法，其特征在于，包括如下步骤：

步骤(1)、确定数据传输链路中有效载荷的数据量N和数据位宽B，调整载荷数据补丁的字节长度M；

步骤(2)、根据步骤(1)确定的有效载荷数据量，确定数据传输帧结构；

步骤(3)、确定步骤(2)帧结构中的链路开销码字；

步骤(4)、根据所述数据传输帧结构和链路开销码字计算每帧数据的字节长度；

步骤(5)、根据数据传输速率S计算多端口同步控制信号的周期T；

步骤(6)、根据步骤(2)中的数据传输帧结构完成发送数据的组帧，多个端口的帧数据在同步信号的控制下完成同步发送；

所述链路开销码字包括帧头、帧序号、帧尾、校验码、补丁码及空闲码；其中帧序号是当前帧的传输序号；校验码是当前帧数据的校验结果；补丁码用于链路传输位宽匹配；帧头、帧尾及空闲码均为4字节长度，且每帧数据中包含两个空闲码；

所述空闲码的编码方式为1个K码加3个D码。

2.根据权利要求1所述的一种多端口高速数据同步传输方法，其特征在于：所述每帧数据的字节长度中，链路开销码共有24个字节，每帧数据共有L个字节，其中L＝N+M+24。

3.根据权利要求1所述的一种多端口高速数据同步传输方法，其特征在于：所述多端口同步控制信号的周期T为T＝8L/S。

4.根据权利要求1所述的一种多端口高速数据同步传输方法，其特征在于：所述调整载荷数据补丁的字节长度M，使得打上补丁后的载荷数据长度满足N+M＝p·k，其中k＝1,2,3...，p是以字节为单位的链路传输数据位宽。

5.根据权利要求1所述的一种多端口高速数据同步传输方法，其特征在于：所述步骤(1)中，有效载荷的数据位宽为任意，在将其组帧到链路传输帧结构中时，根据进行位宽转换后的位宽确定补丁码的长度。

6.根据权利要求1所述的一种多端口高速数据同步传输方法，其特征在于：所述多个端口的帧数据在同步信号的控制下完成同步发送，具体为：利用同步信号控制多个端口的发送缓存区读取时刻，通过在同步信号的边沿处，即上升沿或者下降沿，同时读取多个端口的发送缓存区，从而完成多个端口的数据同步发送。

Images