CN104836754A - 利用高速Serdes实现背板自协商功能的方法及装置 - Google Patents
利用高速Serdes实现背板自协商功能的方法及装置 Download PDFInfo
- Publication number
- CN104836754A CN104836754A CN201510155379.8A CN201510155379A CN104836754A CN 104836754 A CN104836754 A CN 104836754A CN 201510155379 A CN201510155379 A CN 201510155379A CN 104836754 A CN104836754 A CN 104836754A
- Authority
- CN
- China
- Prior art keywords
- data
- serdes
- auto
- border
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
- H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种利用高速Serdes实现背板自协商功能的方法及装置,该方法包括:根据AN的通信速率以及Serdes的传输速率,获取采样倍数N;选取Serdes支持的并行接口位宽M,并行接口位宽M的数值小于采样倍数N的数值;在数据的发送方向上,将发送的数据复制N份后,使其顺序传输进入传输通道;在数据的接收方向上,从传输通道获取每个数据对应的N份中的一份输出到AN上。本发明在数据发送方向上,对数据进行复制,在数据接收方向上,对数据进行采样,进而在不改变高速Serdes通信模式的前提下,支持多种serdes传输速率及并行接口位宽组合,使AN复用与PCS相连的高速Serdes,实现两个设备之间的自协商,降低了***软件的参与度以及减少硬件开销,节约制造及使用成本。
Description
技术领域
本发明涉及网络通信领域,尤其涉及一种利用高速Serdes实现背板自协商功能的方法及装置。
背景技术
IEEE802.3ap定义了针对背板的自协商,使得通过背板连接的具有不同传输速率的以太网设备间,通过自协商选择各自共同支持的最高速率。
如图1所示,介绍了PHY内具体实现AN的框架图,例如:本示例的以太网设备PHY同时支持1G/10G/40G速率,若其与同样支持AN的设备连接,初始化时,两个设备会通过各自的AN模块以DME编码发送各自所具备的能力,同时会解码对端发过来的能力,当两端能协商出同一个最高速率时(例如10GBase-R),则会各自向对端发送协商成功标志。然后每个设备分别配置各自HSS的速率为10GBase-R(10.3125Gbps),选取与内部的10GBase-R PCS相连。进一步的,两个设备上的AN模块会监测各自使能的PCS工作状态,如果在规定时间内都能正确互通,则自协商成功,反之则表示失败再次进行自协商。
根据协议,AN的DME编码传输波特率仅为312.5Mhz,而设备工作状态时的传输速率通常为1G/10G/40G等,如此,AN的DME编码传输波特率与设备工作状态下的传输速率相差甚远,通常情况下,若需要完成对端设备之间的自协商,需要引入高速的Serdes进行速率转换。
现有技术中,对于AN通信时312.5Mhz的波特率,由于高速Serdes无法支持该速率,通常情况下,高速Serdes支持的传输速率会比AN的通信速率高,如此,如图1所示,需要另外搭配一个支持低速Serdes来做串并转换,增加了硬件实现成本以及***实现的复杂度。
发明内容
本发明的目的在于提供一种利用高速Serdes实现背板自协商功能的方法及装置。
为实现上述目的之一,本发明一实施方式的利用高速Serdes实现背板自协商功能的方法,所述方法包括:根据AN的通信速率以及Serdes的传输速率,获取采样倍数N;
选取Serdes支持的并行接口位宽M ,所述并行接口位宽M 的数值小于采样倍数N的数值,M、N均为正整数;
在数据的发送方向上,将发送的数据复制N份后,使其顺序传输进入传输通道;
在数据的接收方向上,从所述传输通道获取每个数据对应的N份中的一份输出到AN上。
作为本发明的进一步改进,所述方法还包括:
所述采样倍数N为所述Serdes的传输速率与所述AN的通信速率的比值。
作为本发明的进一步改进,所述“在数据的发送方向上,对每个数据分别复制N份后,使其顺序传输进入传输通道;”具体包括:
设定一维护指针,当前数据被复制N份后,所述维护指针指向当前数据和下一个数据的分界点,并在检测到所述维护指针出现时,输出发送端有效数据指示命令。
作为本发明的进一步改进,所述“在数据的接收方向上,从所述传输通道获取每份数据对应的N份中的一份输出到AN上”还包括:
设置一边界指针,在数据被复制N份传递过程中,所述边界指针对N份相同数据两侧的边界进行锁定,并在检测到所述边界指针出现时,输出接收端有效数据指示命令。
作为本发明的进一步改进,所述方法还包括:
在两个边界指针维护的有效数据中,对靠前的边界指针向后调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出;
或对靠后的边界指针向前调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出。
为实现上述目的之一,本发明一实施方式的利用高速Serdes实现背板自协商功能的装置,所述装置包括:
AN发送接收模块,用于发送及接收有效数据;
速率转换模块Serdes,用于转换数据传递的速率;
数据处理模块,用于根据AN的通信速率以及Serdes的传输速率,获取采样倍数N;
选取Serdes支持的并行接口位宽M ,所述并行接口位宽M 的数值小于采样倍数N的数值,M、N均为正整数;
所述数据处理模块还包括:数据复制单元及数据提取单元;
所述数据复制单元在数据的发送方向上,将AN发送接收模块发送的数据复制N份后,使其顺序传输进入速率转换模块Serdes;
所述数据提取单元在数据的接收方向上,从所述速率转换模块Serdes获取每个数据对应的N份中的一份输出到AN发送接收模块上。
作为本发明的进一步改进,所述采样倍数N为所述Serdes的传输速率与所述AN的通信速率的比值。
作为本发明的进一步改进,所述数据处理模块中还设置有维护指针,所述数据复制单元对当前数据复制N份后,所述维护指针指向当前数据和下一个数据的分界点,并在检测到所述维护指针出现时,所述数据处理模块输出发送端有效数据指示命令。
作为本发明的进一步改进,所述数据处理模块中还设置有边界指针,在数据被复制N份后在Serdes传递过程中,所述边界指针对N份相同数据两侧的边界进行锁定,并在检测到所述边界指针出现时,所述数据处理模块输出接收端有效数据指示命令。
作为本发明的进一步改进,所述数据提取单元具体用于:在两个边界指针维护的有效数据中,对靠前的边界指针向后调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出;
或对靠后的边界指针向前调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出。
与现有技术相比,本发明的有益效果是:本发明的利用高速Serdes实现背板自协商功能的方法及装置,在数据发送方向上,对数据进行复制,在数据接收方向上,对数据进行采样,进而在不改变高速Serdes通信模式的前提下,支持多种serdes传输速率及并行接口位宽组合,使AN复用与PCS相连的高速Serdes,实现两个设备之间的自协商,该方法及装置降低了***软件的参与度以及减少硬件开销,节约制造及使用成本。
附图说明
图1是本发明现有技术中PHY内现AN的框架图;
图2是本发明一实施方式中利用高速Serdes实现背板自协商功能的方法的流程图;
图3是本发明一实施方式中利用高速Serdes实现背板自协商功能的装置的模块图;
图4是本发明一实施方式中利用高速Serdes实现背板自协商功能的框架图;
图5是对应图4中数据发送方向上数据传递的具体示例图;
图6是对应图4中数据接收方向上数据传递的具体示例图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
结合图2、图4所示,在本发明的一实施方式中,在数据传递过程中,AN直接复用Serdes、且在不改变Serdes的传输速率的情况下,进行数据传递;本实施方式中,在数据的发送及接收方向上,通过对数据进行复制和采样实现数据的传递。
本实施方式中,利用高速Serdes实现背板自协商功能的方法,包括以下步骤:
根据AN的通信速率以及Serdes的传输速率,获取采样倍数的数值;
通常情况下在自协商过程中,AN的通信速率为指定的数值,而连接PCS形态多样,故,所述PCS的传输速率可根据***配置进行设定,进一步的,Serdes的传输速率与所述PCS的传输速率相配合,也可根据***配置进行设定。例如:将AN的通信速率配置为312.5Mhz ,PCS的传输速率配置为10GBase-KX4,对应将Serdes的传输速率灵活配置为3.125GHz,亦或将PCS的传输速率配置为10GBase-KR/40GBase-KR4,对应将Serdes的传输速率灵活配置为10.3125GHz等。
本发明的优选实施方式中,所述采样倍数为所述Serdes的传输速率与所述AN的通信速率的比值。
进一步的,选取Serdes支持的并行接口位宽,所述并行接口位宽的数值小于采样倍数的数值;
本示例中:以N表示采样倍数,M表示Serdes支持的并行接口位宽,即PCS的数据输入位宽,以X表示Serdes的传输速率,以Y表示AN的通信速率,由上述内容可知:N= X/Y,M<N,且所述M、N为正整数。
本实例中,对Serdes支持的并行接口位宽M 进行设定,且设定所述并行接口位宽M 的数值小于采样倍数N的数值,以在数据接收方向上,保证数据接收的准确度。
进一步的,本实施方式中,所述方法还包括:在数据的发送方向上,将发送的数据复制N份后,使其顺序传输进入传输通道;
本发明优选实施方式中,设定一维护指针,当前数据被复制N份后,所述维护指针指向当前数据和下一个数据的分界点;进一步的,在检测到所述维护指针出现时,输出发送端有效数据指示命令,表示当前数据复制完成,并提示可以继续复制下一个数据进行输出。
进一步的,所述方法还包括:在数据的接收方向上,从所述传输通道获取每个数据对应的N份中的一份输出到AN上。
本发明优选实施方式中,设置一边界指针,在数据被复制N份传递过程中,所述边界指针对N份相同数据两侧的边界进行锁定。进一步的,所述方法还包括:在检测到所述边界指针出现时,输出接收端有效数据指示命令,表示当前数据可以进行采样进行输出。
本实施方式中,在数据被接收过程中,相对每个相同的数据有两个边界指针,且发送方向上,相连的两个有效发送数据之间共用一个边界指针,为了方便描述,在数据的输出方向上,将靠近AN端的边界指针以靠前的边界指针表示,将与所述靠前的边界指针对应的另一边界指针以靠后的边界指针表示;为了使至少两个设备的AN进行自协商,同时使AN复用与PCS相连的Serdes,即AN从Serdes中恢复出传递的有效数据,本实施方式中,以靠前的边界指针所在位置为起始点,可以采样第1至N中的任意一个数据作为本次AN接收的有效数据。
进一步的,由于数据在传输过程中,多个相同的数据在其中间位置发生跳变的概率最低,故,本发明的优选实施方式中,在两个边界指针维护的有效数据中,对靠前的边界指针向后调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据输出到AN上;或对靠后的边界指针向前调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据输出到AN上。
进一步的,为了便于理解本发明,以下将列举一具体示例做详细说明。
例如:以AN的传输速率为312.5Mhz,Serdes的传输速率为10.3125GHz为例做具体介绍。
通过N=X/Y可知,N=10.3125GHz/312.5Mhz=33,故本示例中,获取采样倍数N的值为33。
通常情况下,Serdes支持的并行接口位宽M可以选择10、16、20、32、40等数值,本示例中,由于设定并行接口位宽M 的数值需小于采样倍数N的数值,故并行接口位宽M 可以选择的数值为10、16、20、32中任意一个,本实例以并行接口位宽M 为20为例做具体介绍。
结合图5所示,本示例中,AN发送及接收的数据为DME序列,在数据的发送方向上,所述AN发送20个1bit的DME序列,该20个数据以标号1、2、3…18、19表示,对每个数据分别复制采样倍数N份进行传递,本示例中,即将每个数据复制33份进行传递,以在不改变Serdes通信模式的前提下,使AN复用***提供的与PCS相连的Serdes;进一步的,由于Serdes传输的并行接口位宽为M,本示例中,M取值为20,因此,Serdes的一个并行数据对第一个数据复制20份并将其进行发送,当前的并行数据中并没有对第一数据完全复制,故,不会检测到维护指针,发送逻辑会在Serdes的下一个并行数据的前几位继续对AN发出的第一个数据进行复制发送,进一步的,在Serdes的提供的第二个并行数据的前13位,继续对第一个数据进行复制进行发送,而第二个并行数据的后7位对AN发出的第二个数据进行复制发送,依次类推,在所述Serdes的发送第33个并行数据后,上述AN发出的20个数据完全被发送;进一步的,在每个数据被复制33份后,均会检测到维护指针,并在检测到所述维护指针出现时,输出发送端有效数据指示命令。用以表示当前数据复制完成,可以继续复制下一个数据进行输出。
结合6所示,在数据的接收方向上,同样取N=33,M=20,假设传输通道中传递的有效数据为101010…翻转,则Serdes会循环采样33个0,33个1分配到并行接口位宽为20bit的并行数据上,进一步的,本实施方式中,对1/0跳变的边界进行锁定,并在锁定的位置***一边界指针以记录该锁定位置,当检测到该边界指针时,发送一接收端有效数据指示命令,表示当前数据可以进行采样输出;进一步的,为了使至少两个设备的AN进行自协商,同时使AN复用与PCS相连的Serdes,即AN从Serdes中恢复出传递的有效数据,AN仅需要对33个相同的数据中采样其中一个即可。本实施方式中,以靠前的边界指针所在位置为起始点,向后调整?N/2?个数据,即向后调整?33/2?=17个数据,同时,对第17个数据采样进行输出。
结合图3所示,在本发明的一实施方式中,利用高速Serdes实现背板自协商功能的装置包括:AN发送接收模块100、数据处理模块200、速率转换模块Serdes300;
AN发送接收模块100用于发送及接收有效数据;
速率转换模块Serdes300用于转换数据传递的速率;
数据处理模块200用于根据AN的通信速率以及Serdes的传输速率,获取采样倍数。
通常情况下在自协商过程中,AN的通信速率为指定的数值,而连接PCS形态多样,故,所述PCS的传输速率可根据***配置进行设定,进一步的,Serdes的传输速率与所述PCS的传输速率相配合,也可根据***配置进行设定。例如:将AN的通信速率配置为312.5Mhz ,PCS的传输速率配置为10GBase-KX4,对应将Serdes的传输速率灵活配置为3.125GHz,亦或将PCS的传输速率配置为10GBase-KR/40GBase-KR4,对应将Serdes的传输速率灵活配置为10.3125GHz等。
本发明的优选实施方式中,所述采样倍数为所述Serdes的传输速率与所述AN的通信速率的比值。
进一步的,数据处理模块200选取Serdes支持的并行接口位宽,所述并行接口位宽的数值小于采样倍数的数值;
本示例中:以N表示采样倍数,M表示并行接口位宽,即PCS的数据输入位宽,以X表示Serdes的传输速率,以Y表示AN的通信速率,由上述内容可知:N= X/Y,M<N,且所述M、N为正整数。
本实例中,对Serdes支持的并行接口位宽M 进行设定,且设定所述并行接口位宽M 的数值小于采样倍数N的数值,以在数据接收方向上,保证数据接收的准确度。
进一步的,本实施方式中,数据处理模块200包括数据复制单元201,数据复制单元201用于在数据的发送方向上,将发送的数据复制N份后,使其顺序传输进入传输通道;
本发明优选实施方式中,数据处理模块200还包括一维护指针203,当前数据被复制单元201复制N份后,维护指针203指向当前数据和下一个数据的分界点;进一步的,所述数据处理模块200在检测到维护指针203出现时,输出发送端有效数据指示命令,表示当前数据复制完成,并提示可以继续复制下一个数据进行输出。
进一步的,数据处理模块200还包括数据提取单元205,在数据的接收方向上,数据提取单元205从所述传输通道获取每个数据对应的N份中的一份输出到AN上。
本发明优选实施方式中,数据处理模块200中还设置有边界指针207,在数据被复制N份传递过程中,边界指针207对N份相同数据两侧的边界进行锁定。进一步的,数据处理模块200在检测到所述边界指针出现时,输出接收端有效数据指示命令,表示当前数据可以进行采样进行输出。
本实施方式中,在数据被接收过程中,相对每个相同的数据有两个边界指针,且发送方向上,相连的两个有效发送数据之间共用一个边界指针,为了方便描述,在数据的输出方向上,将靠近AN端的边界指针以靠前的边界指针表示,将与所述靠前的边界指针对应的另一边界指针以靠后的边界指针表示;为了使至少两个设备的AN进行自协商,同时使AN复用与PCS相连的Serdes,即AN从Serdes中恢复出传递的有效数据,本实施方式中,数据处理模块200以靠前的边界指针所在位置为起始点,可以采样第1至N中的任意一个数据作为本次AN接收的有效数据。
进一步的,由于数据在传输过程中,多个相同的数据在其中间位置发生跳变的概率最低,故,本发明的优选实施方式中,数据处理模块200在两个边界指针维护的有效数据中,对靠前的边界指针向后调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据输出到AN上;或对靠后的边界指针向前调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据输出到AN上。
进一步的,为了便于理解本发明,以下将列举一具体示例做详细说明。
例如:以AN的传输速率为312.5Mhz,Serdes的传输速率为10.3125GHz为例做具体介绍。
通过N=X/Y可知,N=10.3125GHz/312.5Mhz=33,故本示例中,获取采样倍数N的值为33。
通常情况下,Serdes支持的即PCS的数据输入位宽,可以选择10、16、20、32、40等数值,本示例中,由于设定并行接口位宽M 的数值需小于采样倍数N的数值,故并行接口位宽M 可以选择的数值为10、16、20、32中任意一个,本实例以并行接口位宽M 为20为例做具体介绍。
结合图5所示,本示例中,AN发送接收模块100发送及接收的数据为DME序列,在数据的发送方向上,所述AN发送20个1bit的DME序列,该20个数据以标号1、2、3…18、19表示,对每个数据分别复制采样倍数N份进行传递,本示例中,即数据复制单元201将每个数据复制33份进行传递,以在不改变Serdes通信模式的前提下,使AN复用***提供的与PCS相连的Serdes;进一步的,由于Serdes支持的并行接口位宽为M,本示例中,M取值为20,因此,Serdes的一个并行数据对第一个数据复制20份并将其进行发送,当前的并行数据中并没有对第一数据完全复制,故,不会检测到维护指针203,发送逻辑会在Serdes的下一个并行数据的前几位继续对AN发出的第一个数据进行复制发送,进一步的,在Serdes的提供的第二个并行数据的前13位,继续对第一个数据进行复制进行发送,而第二个并行数据的后7位对AN发出的第二个数据进行复制发送,依次类推,在所述Serdes的发送第33个并行数据后,上述AN发出的20个数据完全被发送;进一步的,在每个数据被复制33份后,均会检测到维护指针203,并在检测到维护指针203出现时,输出发送端有效数据指示命令。用以表示当前数据复制完成,可以继续复制下一个数据进行输出。
结合6所示,在数据的接收方向上,同样取N=33,M=20,假设传输通道中传递的有效数据为101010…翻转,则Serdes会循环采样33个0,33个1分配到并行接口位宽为20bit的并行数据上,进一步的,本实施方式中,对1/0跳变的边界进行锁定,并在锁定的位置***一边界指针207以记录该锁定位置,当检测到该边界指针时,发送一接收端有效数据指示命令,表示当前数据可以进行采样输出;进一步的,为了使至少两个设备的AN进行自协商,同时使AN复用与PCS相连的Serdes,即AN从Serdes中恢复出传递的有效数据,数据提取单元205仅需要对33个相同的数据中采样其中一个即可。本实施方式中,数据提取单元205以靠前的边界指针所在位置为起始点,向后调整?N/2?个数据,即向后调整?33/2?=17个数据,同时,对第17个数据采样进行输出。综上所述,本发明的利用高速Serdes实现背板自协商功能的方法及装置,在数据发送方向上,对数据进行复制,在数据接收方向上,对数据进行采样,进而在不改变高速Serdes通信模式的前提下,使AN复用与PCS相连的高速Serdes,实现至少两个设备之间的自协商,该方法及装置降低了***软件的参与度以及减少硬件开销,节约制造及使用成本。
综上所述,本发明的利用高速Serdes实现背板自协商功能的方法及装置,在数据发送方向上,对数据进行复制,在数据接收方向上,对数据进行采样,进而在不改变高速Serdes通信模式的前提下,支持多种serdes传输速率及并行接口位宽组合,使AN复用与PCS相连的高速Serdes,实现两个设备之间的自协商,该方法及装置降低了***软件的参与度以及减少硬件开销,节约制造及使用成本。
为了描述的方便,描述以上装置时以功能分为各种模块分别描述。在实施本申请时各模块的功能可以在ASIC、FPGA等芯片中实现。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本申请可借助通用硬件平台的方式来实现。
以上所描述的装置实施方式仅仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件是逻辑模块,即可以位于芯片逻辑中的一个模块中,或者也可以分布到芯片内的多个数据处理模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
本申请可用于众多通用或专用的通信芯片中。例如:交换芯片、路由器芯片,服务器芯片等等。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1. 一种利用高速Serdes实现背板自协商功能的方法,其特征在于,所述方法包括:
根据AN的通信速率以及Serdes的传输速率,获取采样倍数N;
选取Serdes支持的并行接口位宽M ,所述并行接口位宽M 的数值小于采样倍数N的数值,M、N均为正整数;
在数据的发送方向上,将发送的数据复制N份后,使其顺序传输进入传输通道;
在数据的接收方向上,从所述传输通道获取每个数据对应的N份中的一份输出到AN上。
2.根据权利要求1所述的利用高速Serdes实现背板自协商功能的方法,其特征在于,所述方法还包括:
所述采样倍数N为所述Serdes的传输速率与所述AN的通信速率的比值。
3.根据权利要求1所述的利用高速Serdes实现背板自协商功能的方法,其特征在于,所述“在数据的发送方向上,对每个数据分别复制N份后,使其顺序传输进入传输通道;”具体包括:
设定一维护指针,当前数据被复制N份后,所述维护指针指向当前数据和下一个数据的分界点,并在检测到所述维护指针出现时,输出发送端有效数据指示命令。
4.根据权利要求1所述的利用高速Serdes实现背板自协商功能的方法,其特征在于,所述“在数据的接收方向上,从所述传输通道获取每份数据对应的N份中的一份输出到AN上”还包括:
设置一边界指针,在数据被复制N份传递过程中,所述边界指针对N份相同数据两侧的边界进行锁定,并在检测到所述边界指针出现时,输出接收端有效数据指示命令。
5.根据权利要求4所述的利用高速Serdes实现背板自协商功能的方法,其特征在于,所述方法还包括:
在两个边界指针维护的有效数据中,对靠前的边界指针向后调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出;
或对靠后的边界指针向前调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出。
6.一种利用高速Serdes实现背板自协商功能的装置,其特征在于,所述装置包括:
AN发送接收模块,用于发送及接收有效数据;
速率转换模块Serdes,用于转换数据传递的速率;
数据处理模块,用于根据AN的通信速率以及Serdes的传输速率,获取采样倍数N;
选取Serdes支持的并行接口位宽M ,所述并行接口位宽M 的数值小于采样倍数N的数值,M、N均为正整数;
所述数据处理模块还包括:数据复制单元及数据提取单元;
所述数据复制单元在数据的发送方向上,将AN发送接收模块发送的数据复制N份后,使其顺序传输进入速率转换模块Serdes;
所述数据提取单元在数据的接收方向上,从所述速率转换模块Serdes获取每个数据对应的N份中的一份输出到AN发送接收模块上。
7.根据权利要求6所述的利用高速Serdes实现背板自协商功能的装置,其特征在于,
所述采样倍数N为所述Serdes的传输速率与所述AN的通信速率的比值。
8.根据权利要求6所述的利用高速Serdes实现背板自协商功能的装置,其特征在于,
所述数据处理模块中还设置有维护指针,所述数据复制单元对当前数据复制N份后,所述维护指针指向当前数据和下一个数据的分界点,并在检测到所述维护指针出现时,所述数据处理模块输出发送端有效数据指示命令。
9.根据权利要求6所述的利用高速Serdes实现背板自协商功能的装置,其特征在于,
所述数据处理模块中还设置有边界指针,在数据被复制N份后在Serdes传递过程中,所述边界指针对N份相同数据两侧的边界进行锁定,并在检测到所述边界指针出现时,所述数据处理模块输出接收端有效数据指示命令。
10.根据权利要求9所述的利用高速Serdes实现背板自协商功能的装置,其特征在于,
所述数据提取单元具体用于:在两个边界指针维护的有效数据中,对靠前的边界指针向后调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出;
或对靠后的边界指针向前调整?N/2?或?N/2?个数据进行采样,并将采样得到的数据进行输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510155379.8A CN104836754A (zh) | 2015-04-03 | 2015-04-03 | 利用高速Serdes实现背板自协商功能的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510155379.8A CN104836754A (zh) | 2015-04-03 | 2015-04-03 | 利用高速Serdes实现背板自协商功能的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104836754A true CN104836754A (zh) | 2015-08-12 |
Family
ID=53814398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510155379.8A Pending CN104836754A (zh) | 2015-04-03 | 2015-04-03 | 利用高速Serdes实现背板自协商功能的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104836754A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108351935A (zh) * | 2015-11-12 | 2018-07-31 | Arm有限公司 | 用于控制有界指针的使用的设备及方法 |
CN114297112A (zh) * | 2021-12-29 | 2022-04-08 | 无锡唐古半导体有限公司 | 数据传输设备、硅基微显示器以及数据传输方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7343425B1 (en) * | 2003-02-21 | 2008-03-11 | Marvell International Ltd. | Multi-speed serial interface for media access control and physical layer devices |
CN102523436A (zh) * | 2011-11-30 | 2012-06-27 | 杭州海康威视数字技术股份有限公司 | 发送终端、接收终端、多路视频光纤传输***及传输方法 |
-
2015
- 2015-04-03 CN CN201510155379.8A patent/CN104836754A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7343425B1 (en) * | 2003-02-21 | 2008-03-11 | Marvell International Ltd. | Multi-speed serial interface for media access control and physical layer devices |
CN102523436A (zh) * | 2011-11-30 | 2012-06-27 | 杭州海康威视数字技术股份有限公司 | 发送终端、接收终端、多路视频光纤传输***及传输方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108351935A (zh) * | 2015-11-12 | 2018-07-31 | Arm有限公司 | 用于控制有界指针的使用的设备及方法 |
CN108351935B (zh) * | 2015-11-12 | 2023-07-14 | Arm有限公司 | 用于控制有界指针的使用的设备及方法 |
CN114297112A (zh) * | 2021-12-29 | 2022-04-08 | 无锡唐古半导体有限公司 | 数据传输设备、硅基微显示器以及数据传输方法 |
CN114297112B (zh) * | 2021-12-29 | 2023-12-19 | 无锡唐古半导体有限公司 | 数据传输设备、硅基微显示器以及数据传输方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10114786B2 (en) | Back channel support for systems with split lane swap | |
CN108270652B (zh) | 一种高速实时总线***及其数据处理方法 | |
US9065644B2 (en) | Full duplex transmission method for high speed backplane system | |
US8934493B2 (en) | Aggregating communication channels | |
US8732375B1 (en) | Multi-protocol configurable transceiver with independent channel-based PCS in an integrated circuit | |
EP2928108B1 (en) | System, method and apparatus for multi-lane auto-negotiation over reduced lane media | |
JPS61146041A (ja) | データコード間でデータ流れを変換するための変換システム | |
CN101366181A (zh) | 高速传输*** | |
CN101242284B (zh) | 基于spi总线的通信方法和网络设备 | |
Carstensen et al. | A converter control field bus protocol for power electronic systems with a synchronization accuracy of±5ns | |
US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
CN101847135B (zh) | 串接通信***及其通信方法 | |
CN104836754A (zh) | 利用高速Serdes实现背板自协商功能的方法及装置 | |
US8995596B1 (en) | Techniques for calibrating a clock signal | |
CN107005508A (zh) | 数据处理方法和数据处理装置 | |
EP1139242A2 (en) | Non-synchronized multiplex data transport across synchronous systems | |
US7042893B1 (en) | Serial media independent interface with double data rate | |
US8750430B2 (en) | Data receiver circuit | |
CN101132337A (zh) | 一种基于e1传输的2m环路网络*** | |
CN108111224B (zh) | 一种异步光纤通信方法、装置及网络 | |
CN104009823B (zh) | 一种SerDes技术中的错位检测与纠错电路 | |
EP3618317A1 (en) | Message sending method and message receiving method and apparatus | |
CN112929121B (zh) | 时钟同步网络、时钟触发网络及实时触发处理方法 | |
CN106506118B (zh) | Usxgmii多通道ipg精确补偿的方法及*** | |
CN110445569B (zh) | 一种具有定时与指令同步功能的集成*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150812 |