CN112542200B - 非易失型闪存上电参数检查方法、装置、存储介质和终端 - Google Patents

非易失型闪存上电参数检查方法、装置、存储介质和终端 Download PDF

Info

Publication number
CN112542200B
CN112542200B CN202011614386.7A CN202011614386A CN112542200B CN 112542200 B CN112542200 B CN 112542200B CN 202011614386 A CN202011614386 A CN 202011614386A CN 112542200 B CN112542200 B CN 112542200B
Authority
CN
China
Prior art keywords
power
test case
parameters
parameter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011614386.7A
Other languages
English (en)
Other versions
CN112542200A (zh
Inventor
张宇
唐维强
张新展
陈胜源
朱雨萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202011614386.7A priority Critical patent/CN112542200B/zh
Publication of CN112542200A publication Critical patent/CN112542200A/zh
Application granted granted Critical
Publication of CN112542200B publication Critical patent/CN112542200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种非易失型闪存上电参数检查方法、装置、存储介质和终端,在芯片上电前,通过脚本文件提取测试用例的上电参数和芯片中默认配置的上电参数进行对比,判断测试用例与芯片是否存在逻辑互斥导致上电失败情况,以代替原来通过仿真波形判断上电参数存在逻辑互斥导致上电失败的情况,在芯片实际上电之前检查排除测试用例发送的非法上电参数,若脚本文件处理结果存在逻辑互斥,则需重新在测试用例中定义与芯片不存在逻辑互斥的上电参数方可进行正常上电工作,以解决芯片在上电过程中上电参数的配置错误导致上电失败、人为查看仿真波形检查上电参数时导致的验证效率低下、验证难度大等问题,提高验证效率,保证芯片上电成功。

Description

非易失型闪存上电参数检查方法、装置、存储介质和终端
技术领域
本发明涉及集成电技术领域,尤其涉及的是一种非易失型闪存上电参数检查方法、装置、存储介质和终端。
背景技术
NorFlash在上电过程中,根据用户需求的不同,需要通过Config配置(计算机***配置)不同的参数来模拟实际的用户需求。在默认情况下,NorFlash在上电过程中会配置默认上电参数,而我们在写测试用例模拟实际的用户需求的时候,通过用例配置的上电参数在发送给芯片的时候,可能会存在用例配置上电参数与芯片中原本设置的默认上电参数存在逻辑互斥关系。当测试用例发送的Config参数与芯片的默认参数存在逻辑互斥的时候,必然会导致上电失败,传统的检查上电失败的方法一般采用检查仿真波形的方式去追踪上电配置的各个默认信号参数,由于用户需求较多,在上电过程中会有不同的上电参数配置需求,测试用例在发送Config参数的时候情况更加复杂,导致上电失败的几率增大。而每次人为的去检查仿真波形判断NorFlash上电情况,会导致验证效率极其低下并且追踪波形信号的情况很复杂,无疑增加了验证工作的效率难度。
因此,现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种非易失型闪存上电参数检查方法、装置、存储介质和终端,旨在解决现有的人为检查NorFlash上电参数的方式,验证效率低下,验证难度大的问题。
本发明的技术方案如下:一种非易失型闪存上电参数检查方法,其中,具体包括以下步骤:
在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;
在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥,
若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据芯片和测试用例中的上电参数关键字对比结果使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;
若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;
在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径,
若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数配置错误的结果;
若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。
所述的非易失型闪存上电参数检查方法,其中,所述在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支,具体包括以下步骤:
s11:利用脚本文件提取并对比芯片和测试用例中对上电参数定义的关键字;
s12:根据上电参数的关键字定义上电参数逻辑互斥分支。
所述的非易失型闪存上电参数检查方法,其中,所述脚本文件采用Perl语言实现。
所述的非易失型闪存上电参数检查方法,其中,所述判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥,具体过程如下:在脚本逻辑代码中,分别对测试用例的关键字和芯片默认配置的上电参数关键字进行逻辑范围的判断。
所述的非易失型闪存上电参数检查方法,其中,所述测试用例中的上电参数即用户需求的上电参数。
一种非易失型闪存上电参数检查装置,其中,包括:
定义模块,在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;
第一判断模块,在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥;
仿真报告文件形成模块,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据芯片和测试用例中的上电参数关键字使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径;若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径;
第二判断模块,在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径;
检查结果输出模块,若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数出错的结果;若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。
所述的非易失型闪存上电参数检查装置,其中,所述定义模块利用脚本文件提取并对比芯片和测试用例中对上电参数定义的关键字。
所述的非易失型闪存上电参数检查装置,其中,所述第一判断模块在脚本逻辑代码中,分别对测试用例的关键字和芯片默认配置的上电参数关键字进行逻辑范围的判断。
一种存储介质,其中,所述存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述任一项所述的方法。
一种终端设备,其特征在于,包括处理器和存储器,所述存储器中存储有计算机程序,所述处理器通过调用所述存储器中存储的所述计算机程序,用于执行上述任一项所述的方法。
本发明的有益效果:本发明通过提供一种非易失型闪存上电参数检查方法、装置、存储介质和终端,在芯片上电之前,通过脚本文件提取测试用例中上电参数关键字和芯片中默认配置的上电参数进行对比,判断测试用例与芯片是否存在逻辑互斥导致上电失败情况,以代替原来通过仿真波形判断上电参数是否存在逻辑互斥导致上电失败的情况,在芯片实际上电之前检查排除测试用例发送上电参数不符合实际芯片的情况,若脚本文件处理的对比结果存在逻辑互斥,则需要在测试用例中重新定义上电参数,直到上电参数对比结果不经过逻辑互斥分支路径时芯片才进行正常上电工作,以解决芯片在上电过程中上电参数的配置错误导致上电失败,人为检查仿真波形查看上电参数时导致的验证效率低下、验证难度大等问题,极大提高验证效率,保证芯片上电成功。
附图说明
图1是本发明中非易失型闪存上电参数检查方法的步骤流程图。
图2是本发明中非易失型闪存上电参数检查装置的示意图。
图3是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图1所示,一种非易失型闪存上电参数检查方法,具体包括以下步骤:
S1:在DUT(device under test,被测器件,在这里指芯片)和测试用例(测试用例简单来说就是设计一种情况,芯片在该情况下,必须能够正常运行或者按照程序设计者期望的那种情况运行并且达到程序所设计的执行结果,假如程序在该请况下不能正常运行,则这种问题会重复发生。简而言之测试用例就是用程序语言编写的输入到芯片中的激励。)中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支。
其中,所述测试用例中的上电参数即用户需求的上电参数。
其中,所述S1具体包括如下步骤:
s11:利用脚本文件(Script,实际上脚本就是程序,一般都是由应用程序提供的编程语言)提取并对比DUT和测试用例中对上电参数定义的关键字;
s12:根据上电参数的关键字定义上电参数逻辑互斥分支。
其中,脚本文件(Script,实际上脚本就是程序,一般都是由应用程序提供的编程语言)可根据实际需要采用不同的程序语言实现,如Perl(一种功能丰富的计算机程序语言)。通过在脚本文件中定义上电参数的关键字,以表明在上电过程中根据不同的用户需求配置的不同的上电参数。
S2:在进行仿真运行过程中在脚本逻辑代码中,分别对测试用例的关键字和芯片默认配置的上电参数关键字进行逻辑范围的判断,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,则跳转至S4,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,则跳转至S5;
S4:根据DUT和测试用例中的上电参数关键字使测试用例中的上电参数经过对应的逻辑互斥分支(逻辑互斥分支:假如测试用例和芯片中的上电参数进行对比,对比结果只有两种可能:1、上电参数对比结果相同,则对比通过,此处为逻辑互斥分之1;2、上电参数对比结果不相同,对比不通过,此处为逻辑互斥分支2;因此只需要判断对比结果经过逻辑互斥分支1还是2即可判断测试用例上电参数是否合法。),记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件。
S5:记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件。
S6:在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径,是则跳转至S7,否则调整至S8;
S7:测试用例中的上电参数出错,需要重新配置测试用例中的上电参数。
S8:测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥,此时可以给芯片正常上电。
本技术方案中,通过在脚本文件中提取上电过程中DUT默认配置的参数和测试用例发送的上电参数的关键字,对提取出的关键字进行比对,在实际上电之前先判断上电参数是否存在逻辑互斥关系,从而再对实际芯片进行上电参数配置使其正常上电。
在Norflash上电之前,直接通过脚本文件中提取出测试用例发送的上电参数关键字和DUT中的默认配置的上电参数进行对比,判断测试用例与DUT是否存在逻辑互斥导致上电失败的情况,以此代替原来通过仿真波形判断上电参数是否存在逻辑互斥的时候导致上电失败的情况,在芯片实际上电之前检查排除测试用例发送上电参数不符合实际芯片的情况,若脚本文件处理的对比结果存在逻辑互斥,则需要在测试用例中重新定义上电参数,直到上电参数对比结果不经过逻辑互斥分支路径时芯片才进行正常上电工作。
在上电之前判断测试用例与芯片默认配置的上电参数是否存在逻辑互斥的情况,可以省略在上电过程中上电失败的时候人为检查波形判断上电参数设置是否存在逻辑互斥的过程,有效的避免测试用例发送的上电参数与芯片默认设置参数存在逻辑互斥的时候导致的上电失败的情况,极大的提高了验证效率。
如图2所示,一种非易失型闪存上电参数检查装置,包括:
定义模块101,在DUT和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;
第一判断模块102,在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥;
仿真报告文件形成模块103,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据DUT和测试用例中的上电参数关键字使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径;若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径;
第二判断模块104,在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径;
检查结果输出模块105,若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数出错的结果;若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。
请参照图3,本发明实施例还提供一种终端。如示,终端300包括处理器301和存储器302。其中,处理器301与存储器302电性连接。处理器301是终端300的控制中心,利用各种接口和线路连接整个终端的各个部分,通过运行或调用存储在存储器302内的计算机程序,以及调用存储在存储器302内的数据,执行终端的各种功能和处理数据,从而对终端300进行整体监控。
在本实施例中,终端300中的处理器301会按照如下的步骤,将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中,并由处理器301来运行存储在存储器302中的计算机程序,从而实现各种功能:在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据芯片和测试用例中的上电参数关键字使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径,若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数出错的结果;若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序,从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质,所述计算机程序被处理器执行时,执行上述实施例的任一可选的实现方式中的方法,以实现以下功能:在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据芯片和测试用例中的上电参数关键字使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径,若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数出错的结果;若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。其中,存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(Static Random Access Memory, 简称SRAM),电可擦除可编程只读存储器(Electrically Erasable Programmable Read-OnlyMemory, 简称EEPROM),可擦除可编程只读存储器(Erasable Programmable Read OnlyMemory, 简称EPROM),可编程只读存储器(Programmable Red-Only Memory, 简称PROM),只读存储器(Read-Only Memory, 简称ROM),磁存储器,快闪存储器,磁盘或光盘。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (8)

1.一种非易失型闪存上电参数检查方法,其特征在于,具体包括以下步骤:
在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;
具体为:
利用脚本文件提取并对比芯片和测试用例中对上电参数定义的关键字;
根据上电参数的关键字定义上电参数逻辑互斥分支;
在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥,
若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据芯片和测试用例中的上电参数关键字对比结果使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;
若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径,形成仿真报告文件;
在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径,
若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数配置错误的结果;
若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。
2.根据权利要求1所述的非易失型闪存上电参数检查方法,其特征在于,所述脚本文件采用Perl语言实现。
3.根据权利要求1所述的非易失型闪存上电参数检查方法,其特征在于,所述判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥,具体过程如下:在脚本逻辑代码中,分别对测试用例的关键字和芯片默认配置的上电参数关键字进行逻辑范围的判断。
4.根据权利要求1所述的非易失型闪存上电参数检查方法,其特征在于,所述测试用例中的上电参数即用户需求的上电参数。
5.一种非易失型闪存上电参数检查装置,其特征在于,包括:
定义模块,在芯片和测试用例中定义上电参数的关键字,并根据上电参数的关键字定义上电参数逻辑互斥分支;具体为:利用脚本文件提取并对比芯片和测试用例中对上电参数定义的关键字;根据上电参数的关键字定义上电参数逻辑互斥分支;
第一判断模块,在进行仿真运行过程中判断测试用例中的上电参数关键字和芯片默认配置的上电参数关键字是否存在逻辑互斥;
仿真报告文件形成模块,若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字存在逻辑互斥,根据芯片和测试用例中的上电参数关键字使测试用例中的上电参数经过对应的逻辑互斥分支,记录测试用例中的上电参数经过的逻辑分支路径;若测试用例中的上电参数关键字和芯片默认配置的上电参数关键字不存在逻辑互斥,记录测试用例中的上电参数经过的逻辑分支路径;
第二判断模块,在仿真结束后判断仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径是否存在逻辑互斥分支路径;
检查结果输出模块,若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径存在逻辑互斥分支路径,则输出测试用例中的上电参数出错的结果;若仿真报告文件中记录的测试用例中的上电参数经过的逻辑分支路径不存在逻辑互斥分支路径,则输出测试用例中的上电参数和芯片默认的上电参数不存在逻辑互斥的结果。
6.根据权利要求5所述的非易失型闪存上电参数检查装置,其特征在于,所述第一判断模块在脚本逻辑代码中,分别对测试用例的关键字和芯片默认配置的上电参数关键字进行逻辑范围的判断。
7.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行权利要求1至4任一项所述的方法。
8.一种终端设备,其特征在于,包括处理器和存储器,所述存储器中存储有计算机程序,所述处理器通过调用所述存储器中存储的所述计算机程序,用于执行权利要求1至4任一项所述的方法。
CN202011614386.7A 2020-12-30 2020-12-30 非易失型闪存上电参数检查方法、装置、存储介质和终端 Active CN112542200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011614386.7A CN112542200B (zh) 2020-12-30 2020-12-30 非易失型闪存上电参数检查方法、装置、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011614386.7A CN112542200B (zh) 2020-12-30 2020-12-30 非易失型闪存上电参数检查方法、装置、存储介质和终端

Publications (2)

Publication Number Publication Date
CN112542200A CN112542200A (zh) 2021-03-23
CN112542200B true CN112542200B (zh) 2021-09-21

Family

ID=75017952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011614386.7A Active CN112542200B (zh) 2020-12-30 2020-12-30 非易失型闪存上电参数检查方法、装置、存储介质和终端

Country Status (1)

Country Link
CN (1) CN112542200B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350583C (zh) * 2003-12-02 2007-11-21 四川南山之桥微电子有限公司 验证代码互斥逻辑的检查方法
CN102736013B (zh) * 2011-04-12 2015-08-05 安凯(广州)微电子技术有限公司 一种SoC芯片的空闲状态测试方法、***及测试装置
CN103577291B (zh) * 2013-11-12 2017-01-11 福建联迪商用设备有限公司 嵌入式***的掉电测试***及方法
US10817490B2 (en) * 2017-04-28 2020-10-27 Microsoft Technology Licensing, Llc Parser for schema-free data exchange format
CN111209182B (zh) * 2018-11-22 2022-06-14 长鑫存储技术有限公司 集成电路上电测试方法、装置、存储介质及电子设备
CN110596636B (zh) * 2019-09-10 2022-04-19 江阴长仪集团有限公司 一种智能电表上电加载校正方法
CN111832236B (zh) * 2020-06-29 2022-03-22 山东云海国创云计算装备产业创新中心有限公司 一种芯片回归测试方法、***、电子设备及存储介质
CN111831563A (zh) * 2020-07-09 2020-10-27 平安国际智慧城市科技股份有限公司 接口自动测试方法、装置及存储介质

Also Published As

Publication number Publication date
CN112542200A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US7152193B2 (en) Embedded sequence checking
CN105469832B (zh) 集成电路和用于集成电路的存储器自我测试方法
CN110704304B (zh) 一种应用程序测试方法、装置、存储介质和服务器
CN111274077A (zh) 一种磁盘阵列可靠性测试方法、***、终端及存储介质
CN112542199B (zh) 检测flash存储出错的方法、电路、存储介质和终端
CN111104246B (zh) 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质
US20050154573A1 (en) Systems and methods for initializing a lockstep mode test case simulation of a multi-core processor design
CN110032515B (zh) 一种界面测试案例生成方法、装置及存储介质
WO2000072145A9 (en) Analyzing an extended finite state machine system model
CN112329273B (zh) 一种提升芯片验证效率的方法、装置、存储介质和终端
CN109522263A (zh) 一种i2c链路监控***
CN112542200B (zh) 非易失型闪存上电参数检查方法、装置、存储介质和终端
CN113127331B (zh) 一种基于故障注入的测试方法、装置及计算机设备
CN107562593A (zh) 一种验证内存ecc功能的自动化测试方法与***
CN112542208B (zh) Sd nand测试方法、装置、存储介质和终端
CN112464500B (zh) 备份cell替换电路验证方法、装置、存储介质和终端
CN115470141A (zh) 一种故障模拟方法、装置及相关设备
CN109215724A (zh) 存储器自动检测和修复的方法及装置
CN114116337A (zh) 基于pcie链路配置的硬盘测试方法、***、终端及存储介质
CN112463633A (zh) 一种片上存储器的地址译码校验方法、装置、设备及介质
CN109522200A (zh) 一种提高多储存盘阵列稳定性的测试方法,***及终端
CN105335177A (zh) 嵌入式***的测试方法、测试装置和测试***
CN111694727A (zh) 一种网卡固件升降级测试方法、***、终端及存储介质
CN112464501B (zh) 非易失芯片强0修复验证方法、装置、存储介质和终端
CN109688025A (zh) 一种基于数字kvm的测试监控方法、装置、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: XTX Technology Inc.

Address before: 518000, Guangdong province Shenzhen Longgang District Henggang street Longgang road 8288, Dayun software town tenth, 1 floor

Applicant before: Paragon Technology (Shenzhen) Ltd.

GR01 Patent grant
GR01 Patent grant