CN112533381A - 母板制作方法 - Google Patents
母板制作方法 Download PDFInfo
- Publication number
- CN112533381A CN112533381A CN202011383660.4A CN202011383660A CN112533381A CN 112533381 A CN112533381 A CN 112533381A CN 202011383660 A CN202011383660 A CN 202011383660A CN 112533381 A CN112533381 A CN 112533381A
- Authority
- CN
- China
- Prior art keywords
- prepreg
- daughter board
- area
- copper
- auxiliary groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种母板制作方法,其包括:提供子板、铜块、半固化片和铜箔,所述铜块的表面形成有有机膜;在所述压接孔区域的周围进行开槽处理,以在所述子板的表面形成辅助槽,所述辅助槽的首尾相接以围成围蔽区域,所述压接孔区域位于所述围蔽区域内;将所述铜块埋入所述辅助槽内;将两块所述子板相互叠置,在每一所述子板的围蔽区域上依次叠放半固化片和铜箔并进行压合处理以形成母板,所述铜箔通过所述半固化片粘结在所述围蔽区域上;对所述母板进行激光开盖处理,以清除压接于所述围蔽区域上方的铜箔;本发明能够增加半固化片与子板之间的化学结合力,有效避免因半固化片脱落而使压接孔受到药水的侵蚀而损坏。
Description
技术领域
本发明涉及电路板加工制作领域,尤其涉及一种母板制作方法。
背景技术
当前双面压接工艺的电路板对于电路板两面压接孔不对称的设计主要采用N+N方式制作,即将两块具有N层芯板的子板进行压合以获得上述电路板的母板。在两块子板压合成母板时,通过使用铜箔+半固化片的方式对压接孔进行保护,避免在对母板进行湿流程等处理时,压接孔因受到药水侵蚀而损坏。由于使用铜箔+半固化片的方式对压接孔进行保护时,压接孔区域已制作完表面处理,半固化片与压接孔区域的金面(锡面、银面、绿油等)之间只存在物理结合力,其结合力较弱。在后续制作过程中,半固化片与压接孔区域之间的结合面容易在外力作用下脱落,从而失去铜箔对压接孔的保护,使压接孔直接暴露于外部环境,容易受到药水的侵蚀而损坏。
因此,亟需一种方法来解决上述问题。
发明内容
本发明的目的是提供一种母板制作方法,能够在半固化片与压接孔区域之间的物理结合力的基础上,增加半固化片与子板之间的化学结合力,有效避免因半固化片脱落而使压接孔受到药水的侵蚀而损坏。
为了实现上有目的,本发明公开了一种母板制作方法,其包括如下步骤:
S1、提供子板、铜块、半固化片和铜箔,所述铜块的表面形成有有机膜,所述有机膜能够与所述半固化片形成化学粘结;
S2、对所述子板进行开孔处理,以在所述子板的表面形成压接孔,所述压接孔在所述子板的表面形成压接孔区域;
S3、在所述压接孔区域的周围进行开槽处理,以在所述子板的表面形成辅助槽,所述辅助槽的首尾相接以围成围蔽区域,所述压接孔区域位于所述围蔽区域内;
S4、将所述铜块埋入所述辅助槽内;
S5、将两块所述子板相互叠置,且每一所述子板具有所述围蔽区域的一面朝外,在每一所述子板的围蔽区域上依次叠放半固化片和铜箔并进行压合处理以形成母板,所述铜箔通过所述半固化片粘结在所述围蔽区域上;
S6、对所述母板进行激光开盖处理,以清除除压合于所述围蔽区域上方的铜箔以外的铜箔;
S7、制作所述母板的外层图形及对所述母板进行铣外形处理;
S8、对所述母板进行激光开盖处理,以清除压合于所述围蔽区域上方的铜箔。
与现有技术相比,本发明通过在压接孔区域的周围设置辅助槽,并将压接孔区域围蔽在辅助槽所围成的围蔽区域内,且辅助槽内埋有铜块,铜块的表面形成有能够与半固化片形成化学粘结的有机膜,一方面,在围蔽区域上依次叠放半固化片和铜箔后进行压合处理时,半固化片与子板表面的围蔽区域产生物理结合力,而铜块表面的有机膜与半固化片的高键合分子发生CuO+H2SO4→CuSO4+H2O及CuSO4+2[R,R’]n→Cu[R,R’]nSO4的化学反应,从而使铜块与半固化片之间产生化学结合力,以使得半固化片能够在物理结合力和化学结合力的双重作用下更牢固地粘合在围蔽区域,从而使压合在半固化片上的铜箔能够更牢固地粘合在围蔽区域上,以保护压接孔免受药水的侵蚀;另一方面,由于铜块具有较佳的导热性能,因此能有效提升母板整体的散热性能。
较佳地,所述步骤(1)之前还包括:
S101、对所述铜块进行棕化处理,以在所述铜块的表面形成所述有机膜。
较佳地,所述步骤(4)进一步包括:
S41、在所述辅助槽内注入粘合材料,以将所述铜块粘合固定在所述辅助槽内。
具体地,所述粘合材料为纯胶。
较佳地,所述铜块的高度与所述辅助槽的槽高相一致,以使所述铜块与辅助槽的槽口相齐平。
较佳地,所述步骤(3)之前还包括:
S301、对所述压接孔区域进行表面处理。
较佳地,所述步骤(301)具体包括:
S3011、对所述压接孔区域进行镀铜处理、镀金处理或有机保焊膜处理。
较佳地,所述步骤(5)之前还包括:
S501、在所述半固化片对应压接孔的位置进行开窗处理。
较佳地,所述子板的表面形成有多个所述压接孔,所述压接孔呈矩阵式分布于所述子板的表面。
较佳地,所述子板由多层芯板压合而成。
较佳地,所述芯板的内层预先印制有电路图形。
附图说明
图1是本发明的母板制作方法的流程图。
图2是本发明的子板开设压接孔后的俯视图。
图3是图2的剖视图。
图4是本发明的子板开设辅助槽后的俯视图。
图5是图4的剖视图。
图6是本发明的辅助槽埋入铜块后的俯视图。
图7是图6的剖视图。
图8是本发明两块所述子板相互叠置并在每一子板对应的围蔽区域上依次叠放半固化片和铜箔后进行压合处理后的剖视图。
图9是本发明的母板清除除压合于所述围蔽区域上方的铜箔以外的铜箔后的剖视图。
图10是本发明的母板清除压合于所述围蔽区域上方的铜箔后的剖视图。
图11是图10中残留的半固化片脱落后的剖视图。
图12是本发明的压接孔区域和围蔽区域的关系示意图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
请参阅图1-图12所示,本发明公开了一种母板制作方法100,适于制作具有双面压接孔11的母板50,本方法包括如下步骤:
S1、提供子板10、铜块20、半固化片30和铜箔40,所述铜块20的表面形成有有机膜,所述有机膜能够与所述半固化片30形成化学粘结。
其中,该子板10具有至少一块芯板13,优选地,该子板10由多层芯板13压合而成,使得由该子板10制成的母板50适于进行多层线路布线,以提升母板50的线路集成率。较佳地,芯板13的内层预先印制有电路图形,不同芯板13根据使用需求印制有特定的电路图形,以便生产出具有多层印制电路图形的母板50。本实施例给出了子板10具有四层芯板13的实施方式,当然,子板10的芯板13数量根据实际生产需求选定,在此不做限定。
S2、对所述子板10进行开孔处理,以在所述子板10的表面形成压接孔11,所述压接孔11在所述子板10的表面形成压接孔区域1。
较佳者,本发明的子板10的表面开设有多个压接孔11,压接孔11之间如图2所示的呈矩阵式分布于所述子板10的表面,以便于后续电子元器件的灵活插接,此时的压接孔区域1呈矩形状。本发明仅示出了子板10上具有一个压接孔区域1的实施方式,在其他实施方式中,子板10可以具有一个以上的压接孔区域1。
S3、在所述压接孔区域1的周围进行开槽处理,以在所述子板10的表面形成辅助槽12,所述辅助槽12的首尾相接以围成围蔽区域2,所述压接孔区域1位于所述围蔽区域2内。
此步骤中,辅助槽12的槽深根据子板10的厚度进行设定,且如图5所示,辅助槽12的槽深需要小于子板10的厚度,以避免因辅助槽12穿透子板10而影响后续操作。由于步骤(2)中的压接孔区域1呈矩形状,因此,这里的围蔽区域2也是呈矩形状。图12示意性地画出了压接孔区域1和围蔽区域2之间的关系示意图。
S4、将所述铜块20埋入所述辅助槽12内。
优选地,所述铜块20的高度与所述辅助槽12的槽高相一致,以使所述铜块20与辅助槽12的槽口如图7所示的相齐平,以便于后续压合操作中,半固化片30能够与铜块20和围蔽区域2同步的接触、压合,避免因铜块20与围蔽区域2接触、压合不同步而影响良品率。
S5、将两块所述子板10相互叠置,且每一所述子板10具有所述围蔽区域2的一面朝外,在每一所述子板10的围蔽区域2上依次叠放半固化片30和铜箔40并进行压合处理以形成母板50,所述铜箔40通过所述半固化片30粘结在所述围蔽区域2上。
具体操作时,半固化片30的尺寸略大于或等于围蔽区域2的尺寸,以节省半固化片30的材料,以及降低后续半固化片30的清理难度。而铜箔40的尺寸一般等于或略大于子板10的尺寸,以便于通过单个铜箔40即可遮盖子板10上所有的围蔽区域2。当然,可以按照不同的围蔽区域2的面积裁切不同尺寸铜箔40以对各个围蔽区域2进行单独遮盖,以节省铜箔40的使用量。由于围蔽区域2呈矩形状,因此,半固化片30也呈矩形状,矩形状的半固化片30便于生产裁切,有效降低制备难度和节约原材料成本。
可以理解为,压合后的两块子板10的全部压接孔11均如图8所示的一一对齐,也可以仅部分压接孔11一一对齐,对齐后的压接孔11形成连通结构,该连通结构连通母板50的上、下表面,以便于后续电子元器件的灵活插接。
压合处理时,半固化片30与铜块20和子板10在围蔽区域2的表面同步的接触、压合,一方面,半固化片30与围蔽区域2对应的子板10表面产生物理结合力,另一方面,由于铜块20表面的有机膜与半固化片30的高键合分子发生CuO+H2SO4→CuSO4+H2O及CuSO4+2[R,R’]n→Cu[R,R’]nSO4的化学反应,从而使铜块20与半固化片30之间产生化学结合力,以使得半固化片30能够在物理结合力和化学结合力的双重作用下更牢固地粘合在围蔽区域2上,从而使压合在半固化片30上的铜箔40能够更好地粘合在围蔽区域2上,以形成对各个压接孔11的孔口的盖合保护,避免药水从压接孔11孔口处渗入而侵蚀压接孔11。
S6、对所述母板50进行激光开盖处理,以清除除压合于所述围蔽区域2上方铜箔40以外的铜箔40,以使母板50的其余部分暴露于外部环境以供制作外层图形。
此时,如图9所示,每个压接孔11上,均盖有铜箔40,即每个压接孔11均受到铜箔40的保护。
S7、制作所述母板50的外层图形及对所述母板50进行铣外形处理。
由于步骤(6)清除了除压合于所述围蔽区域2上方铜箔40以外的铜箔40,以使母板50的上、下表面除围蔽区域2外均暴露于外部环境,以供进行母板50的外层图形制作和铣外形处理。
另外,本步骤中的外层图形制作和/或铣外形处理会涉及到对母板50的湿流程处理,由于此时的每个压接孔11上方均盖合有铜箔40,而铜箔40的抗腐蚀能力强,铜箔40在半固化片30的作用下密封压接孔11的孔口,避免湿流程处理中的药水从孔口渗入压接孔11而导致的压接孔11损坏。
S8、对所述母板50进行激光开盖处理,以清除压合于所述围蔽区域2上方的铜箔40。
至此,以完成母板50的双压接孔11处理制作,得到如图8所示的成品母板50。
较佳地,所述步骤(1)之前还包括:
S101、对所述铜块20进行棕化处理,以在所述铜块20的表面形成所述有机膜。
其中,铜块20棕化的化学反应机理为2Cu+H2SO4+H2O2+nR1+nR2→CuSO4+2H2O+Cu(R1+R2),铜块20在H2O2的微蚀作用下,其表面立即沉积上一层簿薄的有机膜(该有机膜为金属薄膜),以增加半固化片30与铜块20表面的结合力。铜块20的棕化处理工艺为电路板制作领域的常用工艺,这里不对其具体处理过程不做详细赘述。
较佳地,所述步骤(4)进一步包括:
S41、在所述辅助槽12内注入粘合材料,以将所述铜块20粘合固定在所述辅助槽12内。
具体地,所述粘合材料为诸如纯树脂等纯胶,该类纯胶能够有效将铜块20粘合在辅助槽12内。铜块20通过粘合材料进一步固定在辅助槽12内,进一步避免铜块20因晃动而脱落。当然,粘合材料还可以为其他能够将铜块20固定在辅助槽12内的材料,在此不对粘合材料进行限定。
较佳地,所述步骤(3)之前还包括:
S301、对所述压接孔区域1进行表面处理。
较佳地,所述步骤(301)具体包括:
S3011、对所述压接孔区域1进行镀铜处理、镀金处理或有机保焊膜处理。经过此步骤的处理,完成压接孔区域1的表面化处理,由于表面化处理后的压接孔区域表面与半固化片30的粘结能力较差,因此,在步骤(8)后半固化片30容易自然或在外力作用下脱落而得到如图11所示的母板50。
值得注意的是,本实施例所涉及的半固化片30优选为无流动量半固化片30(NO-FLOW-PP),当然,也可以为低流动量半固化片30(LOW-FLOW-PP)或者其他能与芯板13、金属铜和棕化后的金属铜粘合的材料,半固化片30为制作多层电路板的常规材料,在此不做赘述。
较佳地,所述步骤(5)之前还包括:
S501、在所述半固化片30对应压接孔11的位置进行开窗处理。此步骤的目的在于避免因压接孔11上方存在半固化片30,半固化片30在压合时渗入压接孔11内而污染压接孔11。
结合图1-图12,本发明的母板制作方法100通过在压接孔区域1的周围设置辅助槽12,并将压接孔区域1围蔽在辅助槽12所围成的围蔽区域2内,且辅助槽12内埋有棕化后的铜块20,一方面,在围蔽区域2上依次叠放半固化片30和铜箔40后进行压合处理时,半固化片30与子板10表面的围蔽区域2产生物理结合力,而由于棕化后的铜块20表面具有一层有机膜,该有机膜能够与半固化片30的高键合分子发生CuO+H2SO4→CuSO4+H2O及CuSO4+2[R,R’]n→Cu[R,R’]nSO4的化学反应,从而使铜块20与半固化片30之间产生化学结合力,以使得半固化片30能够在物理结合力和化学结合力的双重结合力下更牢固地粘合在围蔽区域2,从而使压合在半固化片30上的铜箔40能够更好地粘合在围蔽区域2上,以保护压接孔11免受药水的侵蚀;另一方面,在子板10上埋入铜块20,由于铜块20的导热性更强,有效提升母板50的整体散热性能。
以上所揭露的仅为本发明的优选实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明申请专利范围所作的等同变化,仍属本发明所涵盖的范围。
Claims (10)
1.一种母板制作方法,其特征在于,包括如下步骤:
提供子板、铜块、半固化片和铜箔,所述铜块的表面形成有有机膜,所述有机膜能够与所述半固化片形成化学粘结;
对所述子板进行开孔处理,以在所述子板的表面形成压接孔,所述压接孔在所述子板的表面形成压接孔区域;
在所述压接孔区域的周围进行开槽处理,以在所述子板的表面形成辅助槽,所述辅助槽的首尾相接以围成围蔽区域,所述压接孔区域位于所述围蔽区域内;
将所述铜块埋入所述辅助槽内;
将两块所述子板相互叠置,且每一所述子板具有所述围蔽区域的一面朝外,在每一所述子板的围蔽区域上依次叠放半固化片和铜箔并进行压合处理以形成母板,所述铜箔通过所述半固化片粘结在所述围蔽区域上;
对所述母板进行激光开盖处理,以清除除压合于所述围蔽区域上方的铜箔以外的铜箔;
制作所述母板的外层图形及对所述母板进行铣外形处理;
对所述母板进行激光开盖处理,以清除压合于所述围蔽区域上方的铜箔。
2.如权利要求1所述的母板制作方法,其特征在于,所述提供子板、铜块、半固化片和铜箔,所述铜块的表面形成有有机膜,所述有机膜能够与所述半固化片形成化学粘结,之前还包括:
对所述铜块进行棕化处理,以在所述铜块的表面形成所述有机膜。
3.如权利要求1所述的母板制作方法,其特征在于,所述将所述铜块埋入所述辅助槽内,进一步包括:
在所述辅助槽内注入粘合材料,以将所述铜块粘合固定在所述辅助槽内。
4.如权利要求1所述的母板制作方法,其特征在于,所述铜块的高度与所述辅助槽的槽高相一致,以使所述铜块与辅助槽的槽口相齐平。
5.如权利要求1所述的母板制作方法,其特征在于,所述在所述压接孔区域的周围进行开槽处理,以在所述子板的表面形成辅助槽,所述辅助槽的首尾相接以围成围蔽区域,所述压接孔区域位于所述围蔽区域内,之前还包括:
对所述压接孔区域进行表面处理。
6.如权利要求5所述的母板制作方法,其特征在于,所述对所述压接孔区域进行表面处理,具体包括:
对所述压接孔区域进行镀铜处理、镀金处理或有机保焊膜处理。
7.如权利要求1所述的母板制作方法,其特征在于,所述将两块所述子板相互叠置,且每一所述子板具有所述围蔽区域的一面朝外,在每一所述子板的围蔽区域上依次叠放半固化片和铜箔并进行压合处理以形成母板,所述铜箔通过所述半固化片粘结在所述围蔽区域上,之前还包括:
在所述半固化片对应压接孔的位置进行开窗处理。
8.如权利要求1所述的母板制作方法,其特征在于,所述子板的表面形成有多个所述压接孔,所述压接孔呈矩阵式分布于所述子板的表面。
9.如权利要求1所述的母板制作方法,其特征在于,所述子板由多层芯板压合而成。
10.如权利要求9所述的母板制作方法,其特征在于,所述芯板的内层预先印制有电路图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011383660.4A CN112533381B (zh) | 2020-12-01 | 2020-12-01 | 母板制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011383660.4A CN112533381B (zh) | 2020-12-01 | 2020-12-01 | 母板制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112533381A true CN112533381A (zh) | 2021-03-19 |
CN112533381B CN112533381B (zh) | 2022-02-15 |
Family
ID=74995766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011383660.4A Active CN112533381B (zh) | 2020-12-01 | 2020-12-01 | 母板制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112533381B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113225940A (zh) * | 2021-04-30 | 2021-08-06 | 生益电子股份有限公司 | Pcb的制作方法及pcb |
CN118175760A (zh) * | 2024-03-14 | 2024-06-11 | 四川英创力电子科技股份有限公司 | 一种多阶台阶槽的加工方法及印制电路板 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030010529A1 (en) * | 2001-07-13 | 2003-01-16 | Hrl Laboratories, Llc | Molded high impedance surface and a method of making same |
KR20120004211A (ko) * | 2010-07-06 | 2012-01-12 | (주)기가레인 | 연질의 신호 전송 기판 |
CN103118507A (zh) * | 2013-01-31 | 2013-05-22 | 明光瑞智电子科技有限公司 | 多层印制电路板的制作方法 |
CN104795400A (zh) * | 2015-02-12 | 2015-07-22 | 合肥鑫晟光电科技有限公司 | 阵列基板制造方法、阵列基板和显示装置 |
CN105491793A (zh) * | 2014-09-15 | 2016-04-13 | 深南电路有限公司 | 一种电路板的加工方法及电路板 |
CN109195303A (zh) * | 2018-07-30 | 2019-01-11 | 生益电子股份有限公司 | 一种降低高速pcb信号***损耗的内层表面处理方法 |
CN109451655A (zh) * | 2018-11-16 | 2019-03-08 | 深圳市正基电子有限公司 | 一种生产pcb板控制板体尺寸以及翘曲的方法及其结构 |
CN110996520A (zh) * | 2019-12-19 | 2020-04-10 | 珠海杰赛科技有限公司 | 一种双面电路板嵌入铜块的制作方法 |
CN111050495A (zh) * | 2018-10-12 | 2020-04-21 | 擎声自动化科技(上海)有限公司 | 多层厚铜板的内层制作方法 |
CN111867275A (zh) * | 2020-07-31 | 2020-10-30 | 国网河南省电力公司西峡县供电公司 | 一种提高印刷电路板层间结合力的棕化方法 |
-
2020
- 2020-12-01 CN CN202011383660.4A patent/CN112533381B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030010529A1 (en) * | 2001-07-13 | 2003-01-16 | Hrl Laboratories, Llc | Molded high impedance surface and a method of making same |
KR20120004211A (ko) * | 2010-07-06 | 2012-01-12 | (주)기가레인 | 연질의 신호 전송 기판 |
CN103118507A (zh) * | 2013-01-31 | 2013-05-22 | 明光瑞智电子科技有限公司 | 多层印制电路板的制作方法 |
CN105491793A (zh) * | 2014-09-15 | 2016-04-13 | 深南电路有限公司 | 一种电路板的加工方法及电路板 |
CN104795400A (zh) * | 2015-02-12 | 2015-07-22 | 合肥鑫晟光电科技有限公司 | 阵列基板制造方法、阵列基板和显示装置 |
CN109195303A (zh) * | 2018-07-30 | 2019-01-11 | 生益电子股份有限公司 | 一种降低高速pcb信号***损耗的内层表面处理方法 |
CN111050495A (zh) * | 2018-10-12 | 2020-04-21 | 擎声自动化科技(上海)有限公司 | 多层厚铜板的内层制作方法 |
CN109451655A (zh) * | 2018-11-16 | 2019-03-08 | 深圳市正基电子有限公司 | 一种生产pcb板控制板体尺寸以及翘曲的方法及其结构 |
CN110996520A (zh) * | 2019-12-19 | 2020-04-10 | 珠海杰赛科技有限公司 | 一种双面电路板嵌入铜块的制作方法 |
CN111867275A (zh) * | 2020-07-31 | 2020-10-30 | 国网河南省电力公司西峡县供电公司 | 一种提高印刷电路板层间结合力的棕化方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113225940A (zh) * | 2021-04-30 | 2021-08-06 | 生益电子股份有限公司 | Pcb的制作方法及pcb |
CN113225940B (zh) * | 2021-04-30 | 2022-06-21 | 生益电子股份有限公司 | Pcb的制作方法 |
CN118175760A (zh) * | 2024-03-14 | 2024-06-11 | 四川英创力电子科技股份有限公司 | 一种多阶台阶槽的加工方法及印制电路板 |
Also Published As
Publication number | Publication date |
---|---|
CN112533381B (zh) | 2022-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2592915B1 (en) | Manufacturing method for laminated wiring board | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US9439282B2 (en) | Method for manufacturing printed circuit board | |
US9357647B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20100126765A1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
JP2011199077A (ja) | 多層配線基板の製造方法 | |
CN103458628A (zh) | 多层电路板及其制作方法 | |
CN109618509B (zh) | 一种pcb的制造方法 | |
CN112533381B (zh) | 母板制作方法 | |
KR101874992B1 (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
CN103871996A (zh) | 封装结构及其制作方法 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
JP2017126740A (ja) | プリント回路基板 | |
JP5302927B2 (ja) | 多層配線基板の製造方法 | |
KR20090121676A (ko) | 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR20120036044A (ko) | 칩 매립형 다층회로 인쇄회로기판 제조방법 | |
CN110891377A (zh) | 电路板及其制造方法 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
KR101886297B1 (ko) | 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |