CN112530802B - 刻蚀控制方法 - Google Patents
刻蚀控制方法 Download PDFInfo
- Publication number
- CN112530802B CN112530802B CN202011377774.8A CN202011377774A CN112530802B CN 112530802 B CN112530802 B CN 112530802B CN 202011377774 A CN202011377774 A CN 202011377774A CN 112530802 B CN112530802 B CN 112530802B
- Authority
- CN
- China
- Prior art keywords
- etching
- lower electrode
- phase
- rate
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 215
- 238000000034 method Methods 0.000 title claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000007704 transition Effects 0.000 claims abstract description 7
- 230000003247 decreasing effect Effects 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 9
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- 239000007789 gas Substances 0.000 description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请提供一种刻蚀控制方法,该刻蚀控制方法,包括:主刻蚀步骤,向半导体工艺设备的工艺腔室内通入刻蚀气体,向工艺腔室内的下电极施加功率,将刻蚀气体激发为等离子体,以对待刻蚀件进行刻蚀,直至达到预定刻蚀深度;过渡刻蚀步骤,在持续通入刻蚀气体的情况下调节下电极电源的相位,以降低刻蚀气体对待刻蚀件的刻蚀速率,直至达到预定刻蚀速率;过刻蚀步骤,维持当前刻蚀速率继续对待刻蚀件进行刻蚀。应用本申请,可以减少对底部金属层的损伤,防止金属溅射至侧壁。
Description
技术领域
本发明涉及半导体工艺技术领域,具体地,涉及一种的刻蚀控制方法。
背景技术
在半导体光电器件制作过程中,为有效利用发光层正面发射的光,会对LED芯片进行倒装(衬底基板朝上),使其出光面在蓝宝石一侧,且需要在电极所在的面制备一层反射镜面层。
现有技术中,通常采用Ni/Ag/Au复合金属做反射镜面层,但其吸光严重,且工艺复杂,在蓝光波段的反射率还低于90%,对光的反射效果不是很好。为了提高光的利用率,增强反射效果,人们研发设计了DBR(Distributed Bragg Reflector,分布式布拉格反射镜),DBR是由两种不同折射率的材料以ABAB的方式交替排列组成的周期结构,每层材料的光学厚度为中心反射波长的1/4,DBR可以改变材料的折射率或者厚度调整能隙位置,同时没有金属反射镜的吸收问题,反射率可达99%以上。但是,采用DBR得到的芯片,经常出现芯片电性能差的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种刻蚀控制方法,以减少对底部金属层的损伤,防止金属溅射至侧壁。
为实现本发明的目的,提供一种刻蚀控制方法,包括:
主刻蚀步骤,向所述半导体工艺设备的工艺腔室内通入刻蚀气体,向所述工艺腔室内的下电极施加功率,将所述刻蚀气体激发为等离子体,以对待刻蚀件进行刻蚀,直至达到预定刻蚀深度;
过渡刻蚀步骤,在持续通入所述刻蚀气体的情况下调节下电极电源的相位,以降低所述刻蚀气体对所述待刻蚀件的刻蚀速率,直至达到预定刻蚀速率;
过刻蚀步骤,维持当前刻蚀速率继续对所述待刻蚀件进行刻蚀。
可选地,所述过渡刻蚀步骤包括:
保持施加在所述下电极上的功率不变,连续调节所述下电极电源的相位。
可选地,所述过渡刻蚀步骤包括交替执行的以下步骤,以使得所述过渡刻蚀结束后,所述刻蚀速率达到所述预定刻蚀速率:
保持施加在所述下电极上的功率不变,不断降低或升高所述下电极电源的相位,使所述刻蚀气体对所述待刻蚀件的刻蚀速率降低至当前功率下的最小刻蚀速率;
保持所述最小刻蚀速率不变,不断升高或降低所述下电极电源的相位,并降低施加在所述下电极上的功率,直至施加在所述下电极上的功率达到保持所述最小刻蚀速率的最小功率,其中,
每次降低或升高所述下电极电源的相位的步骤中获得的最小刻蚀速率都不小于所述预定刻蚀速率。
可选地,在所述不断降低或升高所述下电极电源的相位之前,所述方法还包括:
确定所有能够满足所述主刻蚀步骤中施加在所述下电极上的功率的相位值,形成相位集合[θj,θi];
所述不断升高或降低所述下电极电源的相位,包括:将所述相位从θi连续调至θj。
可选地,所述待刻蚀件包括本体和设置在所述本体一个表面上的金属层,
所述刻蚀控制方法中,沿所述本体的远离所述金属层的表面向靠近所述金属层的表面进行刻蚀。
可选地,所述预定刻蚀深度为刻蚀至所述本体的剩余厚度为1μm-2μm。
可选地,当所述刻蚀气体对所述本体的刻蚀速率达到所述预定刻蚀速率时,所述刻蚀气体对所述金属层和所述主体的选择比小于或等于0.3。
可选地,所述本体为布拉格反射镜,所述预定刻蚀速率的取值范围为50nm/min-120nm/min。
可选地,所述主刻蚀步骤中,向所述下电极施加的功率的取值范围为300W-500W。
可选地,所述过刻蚀步骤中,向所述下电极施加的功率小于或等于50W。
本申请具有以下有益效果:
本申请提供的刻蚀控制方法,采用分步刻蚀,主刻蚀步骤可采用较高的刻蚀速率,以实现高效刻蚀,过渡刻蚀步骤通过连续变化相位,降低刻蚀速率,使侧壁形貌实现连续过渡,过刻蚀步骤在预定刻蚀速率对应的条件下完成刻蚀,降低对金属层的刻蚀选择比,减少对底部金属层的损伤,防止金属溅射至侧壁,对提升倒装芯片的出光具有重要意义。
附图说明
图1为本申请实施例提供的刻蚀控制方法的流程示意图;
图2为现有技术中刻蚀图形的侧壁角度出现拐角的示意图;
图3为下偏压和刻蚀速率与相位的线性关系示意图。
具体实施方式
下面详细描述本申请,本申请的实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外,如果已知技术的详细描述对于示出的本申请的特征是不必要的,则将其省略。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例对采用DBR制备的芯片电性能差的原因进行了研究分析,研究发现:通常在DBR靠近衬底基板的一侧设置金属层,需要对DBR进行刻蚀以露出金属电极层。但是,在DBR刻蚀过程中,容易对金属层造成刻蚀损伤,且刻蚀掉的金属溅射至刻蚀图形的侧壁,从而影响芯片的电性能。
本实施例提供的一种刻蚀控制方法,可应用在等离子体刻蚀机上,用于对待刻蚀件的刻蚀过程进行控制,可防止对待刻蚀件的刻蚀图形下面的部分进行过刻蚀。尤其适用于对包括本体和设置在本体一个表面上的金属层的待刻蚀件进行刻蚀控制,以使得在刻蚀结束后,本体被刻穿,显露金属层,并防止对金属层造成刻蚀损伤,以避免金属溅射至侧壁,影响芯片的电性能等。其中,本体可以是DBR,该DBR可以但不限于为二氧化硅和氧化钛(SiO2和TiO2)组成的膜层交替结构。
如图1所示,为本实施例提供的刻蚀控制方法的流程图,可应用于半导体工艺设备,下面以应用在电感耦合等离子体(ICP)刻蚀机(以下简称ICP刻蚀机)上,对上述包括本体和设置在本体一个表面上的金属层的待刻蚀件进行刻蚀控制为例进行详细说明,该刻蚀控制方法可以包括以下步骤:
主刻蚀步骤S1,向半导体工艺设备的工艺腔室内通入刻蚀气体,向工艺腔室内的下电极施加功率,将刻蚀气体激发为等离子体,以对待刻蚀件进行刻蚀,直至达到预定刻蚀深度。
其中,刻蚀气体可以是任意能够进行等离子体刻蚀的一种或几种气体,如四氟化碳(CF4)、溴(Ar)、三氯化硼(BCl3)及氧气(O2)等。待刻蚀件的本体具体可以(但不限于)为布拉格反射镜,该布拉格反射镜可以包括二氧化硅和氧化钛(SiO2/TiO2)组成的膜层交替结构(下面均以该布拉格反射镜为例进行详细说明书)。需要说明的是,本实施例并不限定布拉格反射镜的具体膜层的材质,例如,其也可以是二氧化硅和氧化钽(SiO2/Ta2O5)组成的膜层交替结构。
在主刻蚀步骤S1中,可以通过ICP刻蚀机的控制***控制进气口打开(当然也可以人工打开,本实施例对此不作具体限定),以向ICP刻蚀机的工艺腔室内通入刻蚀气体,并开启上电极电源,向上电极施加一定功率,对刻蚀气体进行等离子化。以及开启下电极电源(偏压电源),并向下电极施加偏压功率,以使等离子体向下(向待刻蚀件)运动,实现对待刻蚀件的刻蚀。其中,向下电极施加的功率可以大于或等于250W,以获得较高的刻蚀速率,提高生产效率;且可以使SiO2与TiO2两者的刻蚀速率接近,从而实现刻蚀图形的平滑的侧壁形貌。
经本实施例研究发现,采用较高(如280W)的下电极功率对布拉格反射镜进行刻蚀,刻蚀至底部时,由于较高的下电极功率下刻蚀速率较大,若刻蚀到金属层,则会出现上述金属溅射的问题。为了降低对底部金属层的损伤,本实施例进行了不同下电极功率的对比实验,发现降低下电极功率,可以降低刻蚀气体对金属层的刻蚀速率,以及金属层相对DBR的刻蚀选择比,如表1所示,因此降低下电极功率可以降低对底部金属层的损伤。但研究还发现:降低下电极功率,也会降低DBR相对光胶的刻蚀选择比,如表2所示,进而影响刻蚀图形的侧壁角度,容易出现侧壁拐角,如图2中侧壁圈出部位,侧壁角度会先倾斜,后垂直,出现侧壁角度不连续变化。因此为了降低对底部金属层的损伤,同时保证刻蚀图形的侧壁形貌平滑无拐角,本实施例在主刻蚀步骤刻蚀至剩余约1μm-2um时,进行过渡刻蚀步骤及过刻步骤,即上述预定刻蚀深度可以为刻蚀至待刻蚀件的剩余厚度为1μm-2μm。
表1不同BRF下金属/DBR选择比
表2不同BRF下DBR/光胶选择比
过渡刻蚀步骤S2,在持续通入刻蚀气体的情况下调节下电极电源的相位,以降低刻蚀气体对待刻蚀件的刻蚀速率,直至达到预定刻蚀速率。
基于上述研究发现,可通过调节施加在下电极上的功率和下电极电源的相位进行刻蚀速率的调节,且下电极电源的相位与刻蚀速率具有一一对应的关系。而下电极电源的相位可以连续调节,所以通过调节下电极电源的相位,可实现连续降低刻蚀气体对待刻蚀件的刻蚀速率,以避免出现上述侧壁拐角。
于本实施例一具体实施方式中,在通过一次调节下电极的相位无法达到预定刻蚀速率时,可以通过交替执行的以下步骤来进一步减低刻蚀速率:
保持施加在下电极上的功率不变,不断降低或升高下电极电源的相位,使刻蚀气体对待刻蚀件的刻蚀速率降低至当前功率下的最小刻蚀速率;
保持最小刻蚀速率不变,不断升高或降低下电极电源的相位,并降低施加在下电极上的功率,直至施加在下电极上的功率达到保持最小刻蚀速率的最小功率,其中,每次降低或升高下电极电源的相位的步骤中获得的最小刻蚀速率都不小于预定刻蚀速率。
通过交替执行上述两个步骤,在不断降低或升高(可称作沿第一方向调节)下电极电源的相位获得当前功率下的最小刻蚀速率后,再进行速率匹配,即反向调节(可称作沿第二方向调节),即不断升高或降低下电极电源的相位,并降低施加在下电极上的功率,直至再次获得上述最小刻蚀速率,若该最小刻蚀速率依然没达到上述预定刻蚀速率,则再重复上述不断降低或升高下电极电源的相位获得当前功率下的最小刻蚀速率,如此交替循环进行速率降低和速率匹配,从而实现连续降低刻蚀气体对布拉格反射镜的刻蚀速率,保证了侧壁形貌平滑无拐角,并可使得过渡刻蚀结束后,刻蚀速率达到预定刻蚀速率,以实现下述过刻蚀步骤S3。
进一步地,经本实施例研究发现,偏压功率和刻蚀速率均与相位具有一定的线性关系,如图3所示,随着相位角度的增大,偏压功率和刻蚀速率均会增加。可以在沿上述第一方向连续调节下电极电源的相位中,确定所有能够满足下电极上的功率的相位值,并形成相位集合[θj,θi],作为后续通过相位调节刻蚀速率的参考,例如,在某次实施过程中,上述相位集合[θj,θi]可以为[90°,300°]。然后再向与第一方向相反的第二方向连续调节下电极电源的相位中,可以直接将相位从θj调至θi,并保持最小刻蚀速率,降低施加在下电极上的功率,直至能够保持最小刻蚀速率的最小功率,即实现了上述速率匹配,使得可以连续调节刻蚀气体对布拉格反射镜的刻蚀速率。具体地,可以在向与第一方向相反的第二方向连续调节下电极电源的相位之前,先测试在下电极功率为上述主刻蚀步骤S1中的功率(可记作P1)、终点相位值为θj时的刻蚀速率,然后将相位值θj调至θi,并在θi时降低下电极功率至P2,使刻蚀速率与下电极功率为上述主刻蚀步骤S1中的功率、相位值为θj时的刻蚀速率一致。然后保持下电极功率P2,再缓慢连续调节相位,可依然从θi调至θj。如此,交替执行上述相位调节和速率匹配两个步骤,直至达到预定刻蚀速率,调节过程中相位可以连续变化,使得过渡刻蚀部分与主刻蚀部分的侧壁形貌实现连续变化,从而获得平滑的侧壁形貌。需要说明的是,本实施例对上述P1和P2的具体数值不做具体限定,本领域技术人员可以根据需要进行设定。
需要说明的是,该相位集合[θj,θi]只是本实施例一次具体实施方式中的实际数值,并不是对本实施例的限定,其中θi和θj可以取0°-360°之间的任意不同的两个数值(θj<θi)。且当上电极电源的正反极连接关系改变时,也可能是随着相位角度的增大,偏压功率和刻蚀速率均会减少,本实施例对此不作具体限定。
于本实施例另一具体实施方式中,预定刻蚀速率的取值范围可以为50nm/min-120nm/min,该刻蚀速率下,既可以降低对金属层的刻蚀选择比,减少对底部金属层的损伤,防止金属溅射至刻蚀图形的侧壁影响基片性能等,又可保证一定的刻蚀速率,继而保证生产效率。并具体可以控制在达到预定刻蚀速率时,使刻蚀气体对金属层和DBR的选择比小于或等于0.3,以减少对金属层的刻蚀。
过刻蚀步骤S3,维持当前刻蚀速率继续对待刻蚀件进行刻蚀。在该较小的刻蚀速率下完成刻蚀,降低对金属的刻蚀选择比,减少刻蚀过程对底部金属的损伤,防止金属溅射至侧壁,对提升倒装芯片的出光性能具有重要意义。
于本实施例一典型实施方式的具体工艺参数如下:
主刻蚀步骤S1:控制工艺腔室的压力为3mT-5mT,上电极功率为600W-1000W,下电极功率为300W-500W,相位值为上述θi,刻蚀气体包括四氟化碳和氧气,其中,四氟化碳的流量的取值范围为50sccm-150sccm,氧气的流量的取值范围为10sccm-20sccm。
过渡刻蚀步骤S2(相位调节):持续向工艺腔室内通入刻蚀气体,控制工艺腔室的压力为3mT-5mT,上电极功率为600W-1000W,下电极功率为300W-500W,相位值从θi调节至θj,刻蚀气体包括四氟化碳和氧气,其中,四氟化碳的流量的取值范围为50sccm-150sccm,氧气的流量的取值范围为10sccm-20sccm。
过渡刻蚀步骤S2(速率匹配):持续向工艺腔室内通入刻蚀气体,控制工艺腔室的压力为3mT-5mT,上电极功率为600W-1000W,下电极功率为200W-400W,相位值θi,刻蚀气体包括四氟化碳和氧气,其中,四氟化碳的流量的取值范围为50sccm-150sccm,氧气的流量的取值范围为10sccm-20sccm。
过渡刻蚀步骤S2(相位调节):控制工艺腔室的压力为3mT-5mT,上电极功率为600W-1000W,下电极功率为200W-400W,相位值从θi调节至θj,刻蚀气体包括四氟化碳和氧气,其中,四氟化碳的流量的取值范围为50sccm-150sccm,氧气的流量的取值范围为10sccm-20sccm。
如此,重复执行上述相位调节和速率匹配步骤,直到达到预定刻蚀速率(对应下电极功率Px,相位θx)。
过刻蚀步骤S3:维持当前刻蚀速率,并控制工艺腔室的压力为3mT-5mT,上电极功率为600W-1000W,下电极功率为Px,相位值θx,刻蚀气体包括四氟化碳和氧气,其中,四氟化碳的流量的取值范围为50sccm-150sccm,氧气的流量的取值范围为10sccm-20sccm。其中,Px可以小于或等于50W,以保证较小的刻蚀速率。
综上,本实施例提供的刻蚀控制方法,采用分步刻蚀,主刻蚀步骤S1可采用交高的下电极功率使TiO2与SiO2刻蚀速率接近,获得平滑的侧壁。过渡刻蚀步骤S2通过连续变化相位,降低刻蚀速率,使侧壁形貌实现连续过渡,速率降低至预定刻蚀速率。过刻蚀步骤S3在预定刻蚀速率对应的条件下完成刻蚀,降低对金属层的刻蚀选择比,减少对底部金属层的损伤,防止金属溅射至侧壁,对提升倒装芯片的出光具有重要意义。
基于上述刻蚀控制方法相同的构思,本实施例还提供一种基片,该基片由上述刻蚀控制方法所获得。
本实施例提供的基片,由上述刻蚀控制方法所获得,具有平滑、连续过渡的侧壁,底部金属层的损伤较小,避免了金属溅射至侧壁,对提升倒装芯片的出光具有重要意义。
可以理解的是,以上实施方式仅仅是为了说明本申请的原理而采用的示例性实施方式,然而本申请并不局限于此。对于本领域内的普通技术人员而言,在不脱离本申请的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本申请的保护范围。
在本申请的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (9)
1.一种刻蚀控制方法,应用于半导体工艺设备,其特征在于,包括:
主刻蚀步骤,向所述半导体工艺设备的工艺腔室内通入刻蚀气体,向所述工艺腔室内的下电极施加功率,将所述刻蚀气体激发为等离子体,以对待刻蚀件进行刻蚀,直至达到预定刻蚀深度;
过渡刻蚀步骤,在持续通入所述刻蚀气体的情况下调节下电极电源的相位,以降低所述刻蚀气体对所述待刻蚀件的刻蚀速率,直至达到预定刻蚀速率;
过刻蚀步骤,维持当前刻蚀速率继续对所述待刻蚀件进行刻蚀;
在所述过渡刻蚀步骤中,交替降低和升高所述下电极电源的相位,或交替升高和降低所述下电极电源的相位。
2.根据权利要求1所述的刻蚀控制方法,其特征在于,所述过渡刻蚀步骤包括交替执行的以下步骤,以使得所述过渡刻蚀步骤结束后,所述刻蚀速率达到所述预定刻蚀速率:
保持施加在所述下电极上的功率不变,不断降低或升高所述下电极电源的相位,使所述刻蚀气体对所述待刻蚀件的刻蚀速率降低至当前功率下的最小刻蚀速率;
保持所述最小刻蚀速率不变,不断升高或降低所述下电极电源的相位,并降低施加在所述下电极上的功率,直至施加在所述下电极上的功率达到保持所述最小刻蚀速率的最小功率,其中,
每次降低或升高所述下电极电源的相位的步骤中获得的最小刻蚀速率都不小于所述预定刻蚀速率。
3.根据权利要求2所述的刻蚀控制方法,其特征在于,在所述不断降低或升高所述下电极电源的相位之前,所述方法还包括:
确定所有能够满足所述主刻蚀步骤中施加在所述下电极上的功率的相位值,形成相位集合[θj,θi];
所述不断升高或降低所述下电极电源的相位,包括:将所述相位从θi连续调至θj。
4.根据权利要求1-3任意一项所述的刻蚀控制方法,其特征在于,所述待刻蚀件包括本体和设置在所述本体一个表面上的金属层,
所述刻蚀控制方法中,沿所述本体的远离所述金属层的表面向靠近所述金属层的表面进行刻蚀。
5.根据权利要求4所述的刻蚀控制方法,其特征在于,所述预定刻蚀深度为刻蚀至所述本体的剩余厚度为1μm-2μm。
6.根据权利要求4所述的刻蚀控制方法,其特征在于,当所述刻蚀气体对所述本体的刻蚀速率达到所述预定刻蚀速率时,所述刻蚀气体对所述金属层和所述本体的选择比小于或等于0.3。
7.根据权利要求4所述的刻蚀控制方法,其特征在于,所述本体为布拉格反射镜,所述预定刻蚀速率的取值范围为50nm/min-120nm/min。
8.根据权利要求1-3任意一项所述的刻蚀控制方法,其特征在于,所述主刻蚀步骤中,向所述下电极施加的功率的取值范围为300W-500W。
9.根据权利要求1-3任意一项所述的刻蚀控制方法,其特征在于,所述过刻蚀步骤中,向所述下电极施加的功率小于或等于50W。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011377774.8A CN112530802B (zh) | 2020-11-30 | 2020-11-30 | 刻蚀控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011377774.8A CN112530802B (zh) | 2020-11-30 | 2020-11-30 | 刻蚀控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112530802A CN112530802A (zh) | 2021-03-19 |
CN112530802B true CN112530802B (zh) | 2024-06-21 |
Family
ID=74995431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011377774.8A Active CN112530802B (zh) | 2020-11-30 | 2020-11-30 | 刻蚀控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112530802B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116169226B (zh) * | 2022-12-08 | 2024-05-14 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片中布拉格反射层通孔的刻蚀方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108899275A (zh) * | 2018-07-20 | 2018-11-27 | 北京北方华创微电子装备有限公司 | 一种等离子体刻蚀方法 |
CN109638131A (zh) * | 2018-11-30 | 2019-04-16 | 广东德力光电有限公司 | 一种dbr倒装芯片的制作方法 |
CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1328767C (zh) * | 2003-12-18 | 2007-07-25 | 上海华虹Nec电子有限公司 | 一种金属配线的多步干法刻蚀方法 |
JP5154260B2 (ja) * | 2008-02-26 | 2013-02-27 | パナソニック株式会社 | ドライエッチング方法及びドライエッチング装置 |
CN103915308B (zh) * | 2012-12-31 | 2016-06-29 | 中微半导体设备(上海)有限公司 | 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置 |
CN104425237B (zh) * | 2013-08-20 | 2018-05-08 | 北京北方华创微电子装备有限公司 | 基片刻蚀方法 |
-
2020
- 2020-11-30 CN CN202011377774.8A patent/CN112530802B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108899275A (zh) * | 2018-07-20 | 2018-11-27 | 北京北方华创微电子装备有限公司 | 一种等离子体刻蚀方法 |
CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
CN109638131A (zh) * | 2018-11-30 | 2019-04-16 | 广东德力光电有限公司 | 一种dbr倒装芯片的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112530802A (zh) | 2021-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100669142B1 (ko) | 발광 소자와 이의 제조 방법 | |
CN109149361A (zh) | 一种基于电介质布拉格反射镜的垂直腔面发射硅衬底GaN激光器及其制备方法 | |
JP2006253172A (ja) | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 | |
CN112530802B (zh) | 刻蚀控制方法 | |
TWI823150B (zh) | 半導體結構及其應用 | |
JP2008227002A (ja) | 窒化物半導体レーザ素子 | |
CN102130256A (zh) | 发光二极管及其制造方法 | |
CN102064245A (zh) | 发光二极管制造方法 | |
CN104969366A (zh) | Led元件及其制造方法 | |
CN103746057A (zh) | 一种线偏振出光发光二极管 | |
TW202213760A (zh) | 單片式led陣列及其前驅物 | |
CN113659434A (zh) | 一种无Mesa台面的VCSEL芯片的制作方法 | |
CN107942425A (zh) | 掩埋金属型宽带反射光栅及其制作方法 | |
CN110246934B (zh) | 发光二极管芯片的制作方法及发光二极管芯片 | |
CN109585625A (zh) | 一种透明导电膜、其制备方法及含此透明导电膜的led芯片 | |
EP4185901A1 (en) | Method for deposition of depth-varying refractive index films | |
TW201126597A (en) | Plasma etching method | |
CN103887375B (zh) | 一种pss图形化衬底刻蚀方法 | |
CN217214665U (zh) | 一种半导体结构 | |
CN105097496A (zh) | 刻蚀的方法 | |
CN110176527A (zh) | 一种基于mim结构的三维超材料的制备方法及其应用 | |
CN116759307B (zh) | 一种圆角顶角的多晶硅刻蚀方法 | |
CN216849876U (zh) | 一种半导体设备 | |
Gao et al. | Research On Etching of Distributed Bragg Reflector | |
CN116741908A (zh) | 一种led芯片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |